JP2002299267A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JP2002299267A
JP2002299267A JP2002059204A JP2002059204A JP2002299267A JP 2002299267 A JP2002299267 A JP 2002299267A JP 2002059204 A JP2002059204 A JP 2002059204A JP 2002059204 A JP2002059204 A JP 2002059204A JP 2002299267 A JP2002299267 A JP 2002299267A
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
forming
material layer
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002059204A
Other languages
English (en)
Other versions
JP4213896B2 (ja
Inventor
Kyo-Yeol Lee
▲きょう▼ 烈 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Precision Materials Co Ltd
Original Assignee
Samsung Corning Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Corning Co Ltd filed Critical Samsung Corning Co Ltd
Publication of JP2002299267A publication Critical patent/JP2002299267A/ja
Application granted granted Critical
Publication of JP4213896B2 publication Critical patent/JP4213896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 半導体基板の製造方法を提供する。 【解決手段】 ベース基板を準備する第１段階と、前記
準備されたベース基板上に第１緩衝層を形成する第２段
階と、前記第１緩衝層上に半導体層を形成する第３段階
と、前記ベース基板を分離する第４段階とを含む半導体
基板の製造方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体基板の製造方
法に係り、詳細にはＩＩＩ−Ｖ族化合物半導体基板の製
造方法に関する。
【０００２】
【従来の技術】レーザダイオードや光放出ダイオードな
どのような半導体素子の性能及び寿命は、当該素子を構
成する様々な要素により決定されるが、特に素子が載せ
られるベース基板により多くの影響を受ける。これによ
り、良質の半導体基板製造のための様々な方法が提示さ
れており、なかでもＩＩＩ−Ｖ族化合物半導体基板に対
する関心が高まりつつある。特に近年、ＩＩＩ−Ｖ族化
合物半導体基板を代表するＧａＮ基板製造に対する関心
が高まっている。
【０００３】高品質のＧａＮ基板を得るためのカギは、
ＧａＮ基板を形成するにあたり欠陥密度を最小化しつつ
製造コストを下げて製造工程を単純化することである。
【０００４】一般的に、ＧａＮ基板はサファイア基板上
にＧａＮ層を成長させた後で、サファイア基板を除去す
る方法により製造されており、サファイア基板上に成長
するＧａＮ層が厚いほどＧａＮ層内の欠陥密度は小さく
なる傾向がある。従って、サファイア基板上でＧａＮ層
はできる限り厚く成長させる必要がある。
【０００５】サファイア基板上でＧａＮ層を厚く成長さ
せるための方法として、相対的に成長率の高いＨＶＰＥ
（ハイドライド気相成長法；Hydride Vapor Phase Epit
axy）法、昇華法、ＭＯＣＶＤ（有機金属化学蒸着；Met
al Organic Chemical VaporDeposition）法があるが、
ＭＯＣＶＤ法は高品質のＧａＮ薄膜を得られるにもかか
わらず、薄膜成長率が遅いために、数十μｍ〜数百μｍ
程度の厚みを有するＧａＮ層を成長させることはほとん
ど不可能である。
【０００６】またＨＶＰＥ法を用いた従来のＧａＮ基板
製造方法は、サファイア基板上にシリコン酸化膜をマス
クとして形成した後で、ＧａＮ層を成長させるＥＬＯ
（Epitaxial Lateral Overgrowth）方式を適用した方法
（第１方法）と、図１に示すようなマスクなしにサファ
イア基板１０上に直接厚いＧａＮ層１２を成長させる方
法（第２方法）とに大別できる。
【０００７】しかしながら上記第１方法の場合、サファ
イア基板上に成長するＧａＮ層全体に生じる応力の分布
が均一ではないために、厚くて広い面積のＧａＮ層を形
成し難い問題がある。
【０００８】また第２方法の場合、図２に示すように、
サファイア基板１０とＧａＮ層１２との間の熱膨張係数
差により両者に相異なる様相の応力が分布してしまう。
１０ａはサファイア基板１０に分布する引張応力を、１
２ａはＧａＮ層１２に分布する、引張応力と反対になる
性質の圧縮応力を象徴的に示したものである。このよう
に互いに反対になる性質の応力分布により、サファイア
基板１０及びＧａＮ層１２がクラックされる問題が生じ
る。また、ＧａＮ層１２が伝導性を有するためにシリコ
ンがドーピングされるが、これによりＧａＮ層１２の内
部に応力が生じ、結局はＧａＮ層１２がクラックされる
結果を招く。
【０００９】
【発明が解決しようとする課題】従って本発明の目的
は、前述の従来技術の問題点を改善するために、基板を
成長させる過程において応力の発生を最小化でき、従っ
て基板がクラックされることを防止できる化合物半導体
基板の製造方法を提供することである。
【００１０】
【課題を解決するための手段】すなわち本発明の上記目
的は、ベース基板を準備する第１段階と、前記ベース基
板上に第１緩衝層を形成する第２段階と、前記第１緩衝
層上に半導体層を形成する第３段階と、前記ベース基板
を分離する第４段階と、を含むことを特徴とする半導体
基板の製造方法によって達成される。
【００１１】さらに本発明は、第３段階と第４段階との
間に、前記半導体層上に第２緩衝層を形成する段階をさ
らに含むことを特徴とする前記製造方法である。
【００１２】さらに本発明は、前記ベース基板は、サフ
ァイア基板または炭化珪素基板であることを特徴とする
前記製造方法である。
【００１３】さらに本発明は、前記第２緩衝層は、前記
第１緩衝層と同一の構成で形成される、前記第１緩衝層
のドーピング濃度分布と対称的なドーピング濃度分布を
有するように形成される、または、前記第１緩衝層のド
ーピング濃度分布と非対称的なドーピング濃度分布を有
するように形成されることを特徴とする前記製造方法で
ある。
【００１４】さらに本発明は、前記第１緩衝層は、ドー
ピング濃度が相異なる複数の半導体物質層より形成され
ることを特徴とする前記製造方法である。
【００１５】さらに本発明は、前記複数の半導体物質層
を形成する段階は、前記ベース基板上にドープ半導体物
質層を形成する段階と、前記ドープ半導体物質層上にア
ンドープ半導体物質層を形成する段階と、を含むことを
特徴とする前記製造方法である。
【００１６】さらに本発明は、前記アンドープ半導体物
質層上に、ドープ半導体物質層とアンドープ半導体物質
層とをこの順番で少なくとも一回形成する段階をさらに
含むことを特徴とする前記製造方法である。
【００１７】さらに本発明は、前記複数の半導体物質層
を形成する段階は、前記ベース基板上にアンドープ半導
体物質層を形成する段階と、前記アンドープ半導体物質
層上にドープ半導体物質層を形成する段階と、を含むこ
とを特徴とする前記製造方法である。
【００１８】さらに本発明は、前記ドープ半導体物質層
上に、前記アンドープ半導体物質層と前記ドープ半導体
物質層とをこの順番で少なくとも一回形成する段階をさ
らに含むことを特徴とする前記製造方法である。
【００１９】さらに本発明は、前記第１緩衝層は、ドー
ピング濃度が順次濃くなる半導体物質層より形成される
ことを特徴とする前記製造方法である。
【００２０】さらに本発明は、前記ドーピング濃度が順
次濃くなる半導体物質層を形成する段階は、前記ベース
基板上にアンドープ半導体物質層を形成する段階と、前
記アンドープ半導体物質層上に、ドーピング濃度が順次
濃くなるようにドープ半導体物質層を形成する段階と、
を含むことを特徴とする前記製造方法である。
【００２１】さらに本発明は、ドーピング濃度が順次濃
くなるように形成された前記ドープ半導体物質層は、異
なるドーピング濃度を有する複数の半導体物質層をドー
ピング濃度の薄い順に積層することにより形成されるこ
とを特徴とする前記製造方法である。
【００２２】さらに本発明は、前記第２緩衝層は、前記
半導体層上に、ドーピング濃度が相異なる複数の半導体
物質層より形成されることを特徴とする前記製造方法で
ある。
【００２３】さらに本発明は、前記複数の半導体物質層
を形成する段階は、前記半導体層上にドープ半導体物質
層を形成する段階と、前記ドープ半導体物質層上にアン
ドープ半導体物質層を形成する段階と、を含むことを特
徴とする前記製造方法である。
【００２４】さらに本発明は、前記アンドープ半導体物
質層上に、ドープ半導体物質層とアンドープ半導体物質
層とをこの順番で少なくとも一回形成する段階をさらに
含むことを特徴とする前記製造方法である。
【００２５】さらに本発明は、前記複数の半導体物質層
を形成する段階は、前記半導体層上にアンドープ半導体
物質層を形成する段階と、前記アンドープ半導体物質層
上にドープ半導体物質層を形成する段階と、を含むこと
を特徴とする前記製造方法である。
【００２６】さらに本発明は、前記ドープ半導体物質層
上に、アンドープ半導体物質層とドープ半導体物質層と
をこの順番で少なくとも一回形成することを特徴とする
前記製造方法である。
【００２７】さらに本発明は、前記第２緩衝層は、前記
半導体層上で、ドーピング濃度が順次濃くなる半導体物
質層より形成されることを特徴とする前記製造方法であ
る。
【００２８】さらに本発明は、前記ドーピング濃度が順
次濃くなる半導体物質層を形成する段階は、前記半導体
層上にアンドープ半導体物質層を形成する段階と、前記
アンドープ半導体物質層上に、ドーピング濃度が順次濃
くなるようにドープ半導体物質層を形成する段階と、を
含むことを特徴とする前記製造方法である。
【００２９】さらに本発明は、ドーピング濃度が順次濃
くなるように形成された前記ドープ半導体物質層は、異
なるドーピング濃度を有する複数の半導体物質層をドー
ピング濃度の薄い順に積層することにより形成されるこ
とを特徴とする前記製造方法である。
【００３０】さらに本発明は、前記第２緩衝層は、前記
半導体層上で、ドーピング濃度が順次薄くなる半導体物
質層より形成されることを特徴とする前記製造方法であ
る。
【００３１】さらに本発明は、前記ドーピング濃度が順
次薄くなる半導体物質層を形成する段階は、前記半導体
層上に、ドーピング濃度が順次薄くなるようにドープ半
導体物質層を形成する段階と、前記ドープ半導体物質層
上にアンドープ半導体物質層を形成する段階と、を含む
ことを特徴とする前記製造方法である。
【００３２】さらに本発明は、ドーピング濃度が順次薄
くなるように形成された前記ドープ半導体物質層は、異
なるドーピング濃度を有する複数の半導体物質層をドー
ピング濃度の高い順に積層することにより形成されるこ
とを特徴とする前記製造方法である。
【００３３】さらに本発明は、前記半導体層は、伝導性
を有するＩＩＩ−Ｖ族化合物半導体層より形成され、特
に好ましくはシリコンドーピングされるＧａＮ層で形成
されることを特徴とする前記製造方法である。
【００３４】このような本発明の製造方法を用いること
によって、成長する化合物半導体基板の応力を最小化で
き、クラックの危険性を最小化した高品質の化合物半導
体基板を得ることができる。
【００３５】
【発明の実施の形態】以下、本発明の半導体基板の製造
方法を、添付された図面を参照して詳細に説明する。こ
の過程において、図面に示された層や領域の厚みは明細
書の明確性のために誇張されて示してある。
【００３６】図３を参照すれば、ベース基板４０上に第
１緩衝層４２が形成される。該緩衝層４２は、半導体層
にかかる応力を緩和するために設置されるものである。
第１緩衝層は、半導体層にかかる応力を緩和する効果を
有する全ての物質で製造することができ、好ましくは濃
度調節可能なドープ半導体物質であり、より好ましくは
ドープＩＩＩ−Ｖ族化合物半導体、特に好ましくはシリ
コンドープＧａＮである。ドーピングに用いられるドー
プ剤としては、当業界で用いられる物質であればいずれ
も使用可能であり、例えばシリコン、窒素などである。
【００３７】なお、ベース基板４０は、第１緩衝層４２
が形成される前に表面処理してもよい。表面処理は、例
えばＮＨ3ガス及びＨＣｌガスを使用して処理すること
が好ましい。
【００３８】ベース基板４０は、その上に製造する半導
体層の種類に応じて適切なものを選ぶことが好ましく、
なかでも、サファイア基板またはＳｉＣ基板より形成さ
れることが好ましい。ベース基板の厚さは特には限定さ
れないが、一般的には３３０〜４３０μｍである。
【００３９】続いて、第１緩衝層４２上に半導体層４４
を形成する。該半導体層４４は、後続工程においてベー
ス基板４０から分離される。従って、結晶欠陥の成長を
最小化するためにできる限り厚く形成されることが好ま
しい。
【００４０】本発明において半導体層４４は、化合物半
導体層または非化合物半導体層のいずれでもよい。本発
明において化合物半導体層は、伝導性を付与するため
に、化合物半導体層４４を形成しつつ導電性不純物をイ
オン注入することが好ましく、該導電性不純物としては
シリコンが好ましい。また化合物半導体層を構成する物
質は、化合物半導体を形成し得る物質であればどのよう
なものでも使用可能である。化合物半導体としては、例
えば、III族のＢ，Ａｌ，Ｇａ，ＩｎとＶ族のＮ，Ｐ，
Ａｓ，Ｓｂとが化合してなるＩＩＩ−Ｖ族化合物半導
体、ＺｎＯやＣｄＳなどのＩＩ−ＶＩ化合物半導体、Ｉ
ＴＯ（Indium-tin-Oxide）、ＰｂＳ、ＰｂＴｅとＳｎＴ
ｅとの固溶系であるＰｂ1-xＳｎxＴｅ、Ｂｉ2Ｔｅ3、Ｉ
ｎＡｓxＰ1-x、ＧａＡｓxＳｂ1-xなどが挙げられる。な
かでも、ＩＩＩ−Ｖ族化合物半導体が好ましく、特にＧ
ａＮ層が好ましい。また非化合物半導体層は、例えばＳ
ｉ，Ｇｅ，Ｓｅ，Ｔｅなどからなる単体半導体、アモル
ファス半導体などから構成される層である。
【００４１】半導体層の厚みは特には限定されないが、
好ましくは２００〜３００μｍ、より好ましくは２２５
〜２７５μｍである。
【００４２】以下、半導体層４４を化合物半導体層４４
として説明する。しかし、このような説明は、化合物半
導体層に限られたものではなく、非化合物半導体層にも
同様に適用できる。
【００４３】化合物半導体層４４が形成された後、ベー
ス基板４０を分離する。ここで分離されたベース基板４
０以外の層が、化合物半導体層４４からなる電気伝導性
を有する化合物半導体基板となる（図４）。この時、化
合物半導体層４４の全面が露出するまで第１緩衝層４２
も除去されることが好ましい。
【００４４】さらに、第１緩衝層上に半導体層を形成す
る段階と、前記ベース基板を分離する段階との間に、化
合物半導体層４４上に、第２緩衝層４６を形成すること
が好ましい。第１緩衝層とともに第２緩衝層を形成する
ことによって、ベース基板と化合物半導体層間に生じる
応力分布差をより効果的に最小化することができ、その
結果として分布差に起因するクラック発生を最小化する
ことができる。第２緩衝層４６は選択的に形成されうる
ものであり、化合物半導体層４４上に第２緩衝層４６が
形成されてもよいし、形成されなくてもよい。また第２
緩衝層を構成する物質は、上記第１緩衝層と同様であ
る。
【００４５】第１緩衝層および第２緩衝層の厚みは特に
は限定されないが、好ましくは２０〜４０μｍ、より好
ましくは２７〜３３μｍである。
【００４６】本発明において、第１緩衝層および第２緩
衝層は、以下に示すような様々な方法によって形成され
ることが好ましい。なお、以下の説明において、半導体
層として化合物半導体層を用い、該化合物半導体層をド
ーピングするドープ剤としてＳｉを用いた場合を用いた
が、もちろん、ここで説明される各方法は、他の半導体
層やドープ剤を用いた場合も同様に適用される。
【００４７】まず第１緩衝層の様々な形成方法について
説明する。
【００４８】＜第１方法＞第１方法において、第１緩衝
層は、ドーピング濃度が相異なる複数の半導体物質層よ
り形成される。ここで前記ドーピング濃度が相異なる複
数の半導体物質層として、応力緩和用のドープ半導体物
質層およびアンドープ半導体物質層を用いて説明する。
以下図を参照しながら詳述する。
【００４９】具体的に図５を参照すれば、ベース基板４
０上にドープ化合物半導体層４２ａ（第１層）を形成す
る。
【００５０】続いて、図６に示すように第１層４２ａ上
にアンドープ化合物半導体層４２ｂ（第２層）を形成す
る。
【００５１】図７を参照すれば、第２層４２ｂ上に、さ
らに第１層および第２層をこの順番で交互に積層しても
よい。このような第１層および第２層の積層をさらに繰
り返し、結果的に図８に示すように、３層の化合物半導
体層と、３層の半導体層とが交互に３回積層された第１
緩衝層４２が形成される。
【００５２】＜第２方法＞第２方法において、第１緩衝
層は、ドーピング濃度が相異なる複数の半導体物質層よ
り形成される。ここで前記ドーピング濃度が相異なる複
数の半導体物質層として、応力緩和用のドープ半導体物
質層およびアンドープ半導体物質層を用いて説明する。
第２方法は、第１緩衝層を、複数のドープ化合物半導体
層４２ａ及びアンドープ化合物半導体層４２ｂが交互に
積層して形成する点では、上記第１方法と同一である
が、ドープ化合物半導体層４２ａ及びアンドープ化合物
半導体層４２ｂの初めの形成順序が異なるものである。
以下図を参照しながら詳述する。
【００５３】具体的に説明すると、図９に示すようにベ
ース基板４０上にアンドープ化合物半導体層４２ｂ（第
２層）をまず形成した後で、ドープ化合物半導体層４２
ａ（第１層）を形成する。その後、第２層および第１層
の積層をこの順番でさらに繰り返し、結果的に図１０に
示すように、３層の化合物半導体層と、３層の半導体層
とが交互に３回積層された第１緩衝層４８が形成され
る。
【００５４】上記第１方法および第２方法においては、
第１層および第２層を、ベース基板上に、第１層および
第２層の順番で、または、第２層および第１層の順番
で、積層することによって、応力の発生を最小化でき、
基板がクラックされることを防止できる。
【００５５】上記第１方法および第２方法においては、
第１層及び第２層はそれぞれドープＩＩＩ−Ｖ族化合物
半導体層及びアンドープＩＩＩ−Ｖ族化合物半導体層で
あることが好ましく、例えばシリコンドープＧａＮ層及
びアンドープＧａＮ層より形成されることが特に好まし
い。また、ドーピング濃度を異ならせた２層を入れ替わ
り形成してもよい。
【００５６】＜第３方法＞第３方法において、第１緩衝
層は、ドーピング濃度が順次濃くなる半導体物質層より
形成される。前記ドーピング濃度が順次濃くなる半導体
物質層を形成する方法の一例としては、まず前記ベース
基板上にアンドープ半導体物質層を形成し、前記アンド
ープ半導体物質層上に、ドーピング濃度が順次濃くなる
ようにドープ半導体物質層を形成することによる方法が
挙げられる。なお、当該方法において、ドーピング濃度
が順次濃くなるように形成された前記ドープ半導体物質
層は、異なるドーピング濃度を有する複数の半導体物質
層をドーピング濃度の薄い順に積層することにより形成
されることが好ましい。以下図を参照しながら詳述す
る。
【００５７】図１１を参照すれば、ベース基板４０上に
まず、第１ドーピング濃度を有する応力緩和のための化
合物半導体層４２ｃ（以下、第１ドープ化合物半導体層
４２ｃ）が形成される。第１ドープ化合物半導体層４２
ｃ上に第２〜第５ドープ化合物半導体層４２ｄ，４２
ｅ，４２ｆ，４２ｇが順次にさらに形成される。この
時、第１〜第５ドープ化合物半導体層４２ｃ，４２ｄ，
４２ｅ，４２ｆ，４２ｇは積層される順序によりドーピ
ング濃度もまた順次濃くなるように形成されることが好
ましい。
【００５８】従って、第３方法により形成された第１緩
和層５０はドーピング濃度が順次濃くなる勾配を有す
る。
【００５９】次に第２緩衝層の様々な形成方法について
説明する。
【００６０】＜第４方法＞第４方法において、第２緩衝
層は、ドーピング濃度が相異なる複数の半導体物質層よ
り形成される。ここで前記ドーピング濃度が相異なる複
数の半導体物質層として、応力緩和用のドープ半導体物
質層およびアンドープ半導体物質層を用いて説明する。
詳細な形成方法は、形成される下部層がベース基板４０
ではなく化合物半導体層４４という点を除外すれば、上
記第１緩衝層の第１方法（図５〜図７）の形成方法と同
じ方法で形成される。
【００６１】＜第５方法＞第５方法において、第２緩衝
層は、ドーピング濃度が相異なる複数の半導体物質層よ
り形成される。ここで前記ドーピング濃度が相異なる複
数の半導体物質層として、応力緩和用のドープ半導体物
質層およびアンドープ半導体物質層を用いて説明する。
【００６２】すなわち第５方法は、第２緩衝層を、複数
のドープ化合物半導体層４２ａ及びアンドープ化合物半
導体層４２ｂが交互に積層して形成する点では、上記第
４方法と同一であるが、ドープ化合物半導体層４２ａ及
びアンドープ化合物半導体層４２ｂの初めの形成順序が
異なるものである。詳細な形成方法は、形成される下部
層がベース基板４０ではなく化合物半導体層４４という
点を除外すれば、上記第１緩衝層の第２方法（図９〜図
１０）の形成方法と同じ方法で形成される。
【００６３】例えば図３に示すような構造において、第
２緩衝層を当該第４または第５方法により形成し、第１
緩衝層４２を前述の第１方法（図５〜８）または第２方
法（図９〜１０）により形成した場合、化合物半導体層
４４を中心にして、前記第２緩衝層は、前記第２緩衝層
は、前記第１緩衝層と同一の構成で形成される。このよ
うな構成によって、ベース基板と化合物半導体層間に現
れる応力分布差が最小化され、その結果として前記分布
差に起因するクラック発生が最小化することができる。
【００６４】＜第６方法＞第６方法において、第２緩衝
層は、ドーピング濃度が順次濃くなる半導体物質層より
形成される。前記ドーピング濃度が順次濃くなる半導体
物質層を形成する方法の一例としては、まず前記ベース
基板上にアンドープ半導体物質層を形成し、前記アンド
ープ半導体物質層上に、ドーピング濃度が順次濃くなる
ようにドープ半導体物質層を形成することによる方法が
挙げられる。なお、当該方法において、ドーピング濃度
が順次濃くなるように形成された前記ドープ半導体物質
層は、異なるドーピング濃度を有する複数の半導体物質
層をドーピング濃度の薄い順に積層することにより形成
されることが好ましい。詳細な形成方法は、形成される
下部層がベース基板４０ではなく化合物半導体層４４と
いう点を除外すれば、上記第１緩衝層の第３方法（図１
１）の形成方法と同じ方法で形成される。すなわち、第
１緩衝層５０と非対称になるべくドーピング濃度が積層
される順序により順次濃くなるように形成される。
【００６５】例えば図３に示すような構造において、第
２緩衝層を当該第６方法により形成され、第１緩衝層４
２が前述の第３方法（図１１）により形成された場合、
化合物半導体層４４を中心にして、前記第２緩衝層は、
前記第１緩衝層のドーピング濃度分布と非対称的なドー
ピング濃度分布を有するように形成される。
【００６６】＜第７方法＞第７方法において、第２緩衝
層は、第３方法と反対に形成される。すなわち、ドーピ
ング濃度が順次薄くなる半導体物質層より形成される。
前記ドーピング濃度が順次薄くなる半導体物質層を形成
する方法の一例としては、まず前記ベース基板上にアン
ドープ半導体物質層を形成し、前記アンドープ半導体物
質層上に、ドーピング濃度が順次薄くなるようにドープ
半導体物質層を形成することによる方法が挙げられる。
なお、当該方法において、ドーピング濃度が順次薄くな
るように形成された前記ドープ半導体物質層は、異なる
ドーピング濃度を有する複数の半導体物質層をドーピン
グ濃度の濃い順に積層することにより形成されることが
好ましい。
【００６７】図１２を参照すれば、化合物半導体層４４
上に第１〜第５ドープ化合物半導体層４２ｃ，４２ｄ，
４２ｅ，４２ｆ，４２ｇより構成される第２緩衝層５２
が形成されるが、ドーピング濃度の最も濃い第５ドープ
化合物半導体層４２ｇが化合物半導体層４４上にまず形
成された後で、第４、第３、第２及び第１ドープ化合物
半導体層４２ｆ，４２ｅ，４２ｄ，４２ｃの順に形成さ
れる。
【００６８】例えば図３に示すような構造において、第
２緩衝層を当該第７方法により形成され、第１緩衝層４
２が前述の第３方法（図１１）により形成された場合、
化合物半導体層４４を中心にして、前記第２緩衝層は、
前記第１緩衝層のドーピング濃度分布と対称的なドーピ
ング濃度分布を有するように形成される。
【００６９】以上説明した、第１および第２緩衝層を、
化合物半導体層４４を中心にして対称または非対称に形
成する実施形態以外にも、第１緩衝層は第１または第２
方法で説明したようなドープ（アンドープ）及びアンド
ープ（ドープ）半導体物質層を交互に形成し、第２緩衝
層は第６または第７方法で説明したような順次にドーピ
ング濃度が濃く（薄く）なる半導体物質層より形成す
る、という組み合わせも可能である。
【００７０】以上述べたような第１および第２緩衝層の
構成によって、ベース基板と化合物半導体層間に現れる
応力分布差が最小化され、その結果として前記分布差に
起因するクラック発生が最小化することができる。
【００７１】また、ベース基板と化合物半導体層４４と
の間に形成される第１緩衝層として、形成後にベース基
板と共に除去する条件で、化合物半導体層を構成する物
質と異なる物質からなる層を形成しても良い。
【００７２】以下本発明の製造方法を、半導体基板、第
１緩衝層、および第２緩衝層としてＧａＮ基板を、ドー
パントとしてシリコンを用いた場合を例にとってさらに
具体的に説明する。
【００７３】以下、第２緩衝層が、第１緩衝層と同一の
構成で形成されることを特徴とする半導体基板の形成方
法について説明する。
【００７４】ＧａＮ層形成のための前駆体としてＧａ金
属とＮＨ3を使用し、キャリアガスとしてはＮ2ガスを使
用する。また、成長法としてはＨＰＶＥ法を適用し、成
長のためのファーネスとしては水平オープンフローリア
クタを使用する。
【００７５】まず基板（例えばサファイア基板）をリア
クタ内にローディングした後で、必要に応じて基板の表
面を処理する。例えばＮＨ3ガス及びＨＣｌガスを使用
した表面処理が挙げられる。その後、第１緩衝層（図３
の４２）として、厚さ２７〜３３μｍのＧａＮ層を連続
的に形成した後で、化合物半導体層（図３の４４）とし
てシリコンドーピングされたＧａＮ層を２２５〜２７５
μｍの厚みに形成する。ここで化合物半導体層は、時間
当り６０μｍほどの成長速度でシリコンをドーピングし
つつ形成することが好ましい。続いて、得られたシリコ
ンドープＧａＮ層上に第２緩衝層（図３の４６）として
シリコンドーピングされたＧａＮ層を厚さ１８〜２２μ
ｍに形成する。その後、所定時間、ＧａＮ層が形成され
た基板をリアクタから取り出して、ベース基板を分離し
ＧａＮ基板を得る。
【００７６】ここで、第１緩衝層として形成されたＧａ
Ｎ層を形成する過程を詳細に説明する。まず基板上にＧ
ａＮ層を形成した後で、形成されたＧａＮ層上に、ドー
パントソースガスとしてＳｉＨ2Ｃｌ2を所定流量でフロ
ーさせて、シリコンドーピングされたＧａＮ層を２μｍ
さらに形成する。所望の層厚さになるまで、これら２層
を交互に積層する。
【００７７】上記第１緩衝層と同様の方法で第２緩衝層
としてのＧａＮ層を形成することができる。
【００７８】次に、第２緩衝層は、第１緩衝層のドーピ
ング濃度分布と対称的なドーピング濃度分布を有するこ
とを特徴とする半導体基板の形成方法について説明す
る。基本的に、上述した第１および第２緩衝層が同一の
構成で形成される基板の形成方法と同じ条件で実施され
るが、第１および第２緩衝層として形成されるＧａＮ層
は異なる過程により形成される。
【００７９】まず、第１緩衝層として形成されたＧａＮ
層は、ＧａＮ層５層（以下、第１〜第５ＧａＮ層）を順
次に連続して形成する方法により形成されるが、各層の
ドーピング濃度を異ならせる。
【００８０】具体的に、第１ＧａＮ層はドーパントドー
ピングなしに形成され、第２ＧａＮ層はドーパントソー
スガスとしてＳｉＨ2Ｃｌ2を化合物半導体層４４上にフ
ローさせながら形成される。同様に、第３〜第５ＧａＮ
層もそれぞれ順次のドーパントソースガスのドーパント
濃度を濃くしながらフローさせて形成される。このよう
にして、第１〜第５ＧａＮ層、すなわち第１緩衝層がド
ーピング濃度が順次濃くなるドーピング濃度勾配を有す
べく形成される。もちろん、第５ＧａＮ層にとどまら
ず、所望の濃度勾配が得られるようにさらに積層しても
よい。
【００８１】一方、第２緩衝層においては、ＧａＮ層５
層（以下、第６〜第１０ＧａＮ層）をドーピング濃度が
順次薄くなるように形成する。具体的に、化合物半導体
層４４上に先ずに形成される第６ＧａＮ層は、化合物半
導体層４４上にドーピング濃度が最も濃くなるようにド
ーピングソースガスをフローしながら形成する。以降、
第７〜第９ＧａＮ層を、それぞれドーピング濃度が順次
薄くなるようにドーピングソースガスをフローさせつつ
形成し、第１０ＧａＮ層をドーピングなしに形成する。
もちろん、第９ＧａＮ層にとどまらず、所望の濃度勾配
が得られるようにさらに積層してもよい。
【００８２】
【実施例】＜実施例１＞本発明者はＩＩＩ−Ｖ族化合物
半導体基板の一つとしてＧａＮ基板を形成するために、
次のような実験をした。この時、ＧａＮ層形成のための
前駆体としてＧａ金属とＮＨ3を使用し、キャリアガス
としてはＮ2ガスを使用した。また、成長法としてはＨ
ＰＶＥ法を適用し、成長のためのファーネスとしては水
平オープンフローリアクタを使用した。
【００８３】具体的な過程を説明すれば、まずサファイ
ア基板をリアクタ内にローディングした後で、ＮＨ3ガ
ス及びＨＣｌガスを使用して前記サファイア基板の表面
を処理する。その後、第１緩衝層（図３の４２）とし
て、厚さ３０μｍのシリコンドーピングされたＧａＮ層
を連続的に形成した後で、ドープ化合物半導体層（図３
の４４）としてシリコンドーピングされたＧａＮ層を２
５０μｍほどの厚みに形成する。続いて、前記２５０μ
ｍ厚みのＧａＮ層上に第２緩衝層（図３の４６）として
シリコンドーピングされたＧａＮ層を２０μｍほどの厚
みに形成する。その後、１時間かけて前記ＧａＮ層が形
成されたサファイア基板を前記リアクタから取り出して
ＧａＮ基板を得た。このようにして形成されたＧａＮ基
板は、クラックが最小化されていた。
【００８４】ここで、第１緩衝層として形成された厚さ
３０μｍのＧａＮ層が形成された過程をさらに具体的に
説明すれば、まずサファイア基板上に厚さ３μｍ程度に
ＧａＮ層を形成し、形成されたＧａＮ層上に、ＳｉＨ2
Ｃｌ2を１ｓｃｃｍほどの割合でフローさせて、シリコ
ンドーピングされたＧａＮ層を２μｍさらに形成する。
このような２層（すなわちアンドープＧａＮ層およびシ
リコンドープＧａＮ層）を交互に積層することによっ
て、６層のＧａＮ層が形成されて３０μｍのＧａＮ層が
形成された。
【００８５】また、前記２層を入れ替わり積層する方法
で４層のＧａＮ層が形成されて前記２０μｍ厚みのＧａ
Ｎ層（第２緩衝層）が形成された。
【００８６】また、前記２５０μｍ厚みのＧａＮ層（化
合物半導体層）は時間当り６０μｍほどの成長速度でシ
リコンをドーピングしつつ形成された。
【００８７】サファイア基板を分離し、本発明の半導体
基板を得た。
【００８８】＜実施例２＞第１実験例と同じ条件下で実
施されるが、第１段階及び第２緩衝層として形成された
３０μｍのＧａＮ層及び２０μｍ厚みのＧａＮ層は第１
実験例と異なる過程により形成された。
【００８９】まず、第１緩衝層として形成された前記３
０μｍのＧａＮ層は６μｍ厚みのＧａＮ層５層（以下、
第１ないし第５ＧａＮ層という）を順次に連続して形成
する方法により形成されるが、各層のドーピング濃度を
異ならせた。
【００９０】具体的に、第１ＧａＮ層はドーパントドー
ピングなしに形成され、第２ＧａＮ層はドーパントソー
スガスとして０．１ｓｃｃｍほどＳｉＨ2Ｃｌ2を化合物
半導体層４４上にフローさせつつ、第３ないし第５Ｇａ
Ｎ層はそれぞれ０．２、０．３、０．４ｓｃｃｍほどの
ＳｉＨ2Ｃｌ2がフローされつつ形成され、第１ないし第
５ＧａＮ層、すなわち３０μｍのＧａＮ層がドーピング
濃度が順次濃くなるドーピング濃度勾配を有するように
形成された。
【００９１】一方、第２緩衝層として化合物半導体層４
４上に形成された前記２０μｍ厚みのＧａＮ層は４μｍ
厚みのＧａＮ層５層（以下、第６ないし第１０ＧａＮ層
という）を順次に連続して形成する方法により形成され
るが、前記３０μｍ厚みのＧａＮ層（第１緩衝層）と同
様に各層のドーピング濃度を異ならせる方法で形成され
た。ただし、前記第１ないし第５ＧａＮ層を形成する時
とは反対に各ＧａＮ層のドーピング濃度勾配が反対に、
すなわちドーピング濃度が順次薄くなるように形成され
た。
【００９２】具体的に、化合物半導体層４４上に先ずに
形成される第６ＧａＮ層は、化合物半導体層４４上に
０．４ｓｃｃｍ程度のＳｉＨ2Ｃｌ2がフローされつつ形
成されてドーピング濃度が最も濃くなり、第７ないし第
９ＧａＮ層はそれぞれ０．３、０．２、０．１ｓｃｃｍ
程度のＳｉＨ2Ｃｌ2が化合物半導体層４４上にフローさ
れつつ形成されて各層のドーピング濃度が順次薄くな
り、第１０ＧａＮ層はドーピングなしに形成された。そ
の後の過程は第１実験例と同一に進められた。
【００９３】図１３は、本発明の実施例により形成され
た直径２インチ、厚さ３００μｍのＧａＮ基板の表面状
態を確認できる写真であり、図１４は従来の方法で形成
された同じ直径及び厚さで形成されたＧａＮ基板の表面
状態を確認できる写真である。
【００９４】図１３及び図１４で確認できるように、本
発明により形成されたＧａＮ基板にはクラックが生じて
いないが、従来の方法により形成されたＧａＮ基板には
クラック１００が生じていた。
【００９５】前述の説明において多くの事項が具体的に
記載されているが、それらは発明の範囲を限定するもの
というより、好ましい実施形態の例示として解釈さるべ
きである。
【００９６】
【発明の効果】前述の如く、ベース基板及びメインの基
板である化合物半導体層間に応力緩和のための緩衝層が
形成された後で、化合物半導体層が形成されることによ
って、好ましくは化合物半導体層上に第２の緩衝層がさ
らに形成されることによって、ベース基板と化合物半導
体層間に生じる応力分布差が最小化され、その結果とし
て前記分布差に起因するクラック発生が最小化され、高
品質の化合物半導体基板、例えば高品質のＩＩＩ−Ｖ族
化合物半導体としてＧａＮ基板を得ることができる。
【図面の簡単な説明】
【図１】 従来技術によるＧａＮ基板製造方法を説明す
るための断面図である。
【図２】 図１に示された従来技術によるＧａＮ基板製
造方法の問題点を説明するための断面図であって、矢印
は応力をあらわす。
【図３】 本発明の製造方法によって製造される半導体
基板の断面図である。
【図４】 本発明において、ベース基板を分離した状態
の電気伝導性を有する化合物半導体基板である。
【図５】 本発明の製造方法における、第１緩衝層の第
１形成方法を段階別に示す断面図である。
【図６】 本発明の製造方法における、第１緩衝層の第
１形成方法を段階別に示す断面図である。
【図７】 本発明の製造方法における、第１緩衝層の第
１形成方法を段階別に示す断面図である。
【図８】 本発明の製造方法における、第１緩衝層の第
１形成方法を段階別に示す断面図である。
【図９】 本発明の製造方法における、第１緩衝層の第
２形成方法を段階別に示す断面図である。
【図１０】 本発明の製造方法における、第１緩衝層の
第２形成方法を段階別に示す断面図である。
【図１１】 本発明の製造方法における、第２緩衝層の
第６形成方法を段階別に示す断面図である。
【図１２】 本発明の製造方法における、第２緩衝層の
第７形成方法を段階別に示す断面図である。
【図１３】 本発明の実施例により形成された、直径２
インチ、厚さ３００μｍのＧａＮ基板の表面状態を示し
た写真である。
【図１４】 従来技術により形成された、直径２イン
チ、厚さ３００μｍのＧａＮ基板の表面状態を示した写
真である。
【符号の説明】
１０ サファイア基板、 １２ ＧａＮ層 １２ａ 圧縮応力 １０ａ 引張応力 ４０ ベース基板 ４２、４８、５０ 第１緩衝層 ４２ａ ドープ化合物半導体層 ４２ｂ アンドープ化合物半導体層 ４２ｃ〜４２ｇ 第１〜第５ドープ化合物半導体層 ４４ 半導体層 ４６、５２ 第２緩衝層 １００ クラック
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4G077 AA03 BE15 DB01 EB01 EF03 EF04 FJ03 TB03 TC14 TC16 TK01 TK11 5F045 AA04 AB14 AC19 AF02 AF09 BB12 CA10 CA12 CB02 DA53

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 ベース基板を準備する第１段階と、 前記ベース基板上に第１緩衝層を形成する第２段階と、 前記第１緩衝層上に半導体層を形成する第３段階と、 前記ベース基板を分離する第４段階とを含むことを特徴
    とする半導体基板の製造方法。
  2. 【請求項２】 第３段階と第４段階との間に、前記半導
    体層上に第２緩衝層を形成する段階をさらに含むことを
    特徴とする請求項１に記載の製造方法。
  3. 【請求項３】 前記ベース基板は、サファイア基板また
    は炭化珪素基板であることを特徴とする請求項１または
    ２に記載の製造方法。
  4. 【請求項４】 前記第２緩衝層は、前記第１緩衝層と同
    一の構成で形成されることを特徴とする請求項２または
    ３に記載の製造方法。
  5. 【請求項５】 前記第２緩衝層は、前記第１緩衝層のド
    ーピング濃度分布と対称的なドーピング濃度分布を有す
    るように形成されることを特徴とする請求項２または３
    に記載の製造方法。
  6. 【請求項６】 前記第２緩衝層は、前記第１緩衝層のド
    ーピング濃度分布と非対称的なドーピング濃度分布を有
    するように形成されることを特徴とする請求項２または
    ３に記載の製造方法。
  7. 【請求項７】 前記第１緩衝層は、ドーピング濃度が相
    異なる複数の半導体物質層より形成されることを特徴と
    する請求項１〜６のいずれか一項に記載の製造方法。
  8. 【請求項８】 前記複数の半導体物質層を形成する段階
    は、 前記ベース基板上にドープ半導体物質層を形成する段階
    と、 前記ドープ半導体物質層上にアンドープ半導体物質層を
    形成する段階とを含むことを特徴とする請求項７に記載
    の製造方法。
  9. 【請求項９】 前記アンドープ半導体物質層上に、ドー
    プ半導体物質層とアンドープ半導体物質層とをこの順番
    で少なくとも一回形成する段階をさらに含むことを特徴
    とする請求項８に記載の製造方法。
  10. 【請求項１０】 前記複数の半導体物質層を形成する段
    階は、 前記ベース基板上にアンドープ半導体物質層を形成する
    段階と、 前記アンドープ半導体物質層上にドープ半導体物質層を
    形成する段階とを含むことを特徴とする請求項７に記載
    の製造方法。
  11. 【請求項１１】 前記ドープ半導体物質層上に、前記ア
    ンドープ半導体物質層と前記ドープ半導体物質層とをこ
    の順番で少なくとも一回形成する段階をさらに含むこと
    を特徴とする請求項１０に記載の製造方法。
  12. 【請求項１２】 前記第１緩衝層は、ドーピング濃度が
    順次濃くなる半導体物質層より形成されることを特徴と
    する請求項１〜６のいずれか一項に記載の製造方法。
  13. 【請求項１３】 前記ドーピング濃度が順次濃くなる半
    導体物質層を形成する段階は、 前記ベース基板上にアンドープ半導体物質層を形成する
    段階と、 前記アンドープ半導体物質層上に、ドーピング濃度が順
    次濃くなるようにドープ半導体物質層を形成する段階と
    を含むことを特徴とする請求項１２に記載の製造方法。
  14. 【請求項１４】 ドーピング濃度が順次濃くなるように
    形成された前記ドープ半導体物質層は、異なるドーピン
    グ濃度を有する複数の半導体物質層をドーピング濃度の
    薄い順に積層することにより形成されることを特徴とす
    る請求項１３に記載の製造方法。
  15. 【請求項１５】 前記第２緩衝層は、前記半導体層上
    に、ドーピング濃度が相異なる複数の半導体物質層より
    形成されることを特徴とする請求項２〜６のいずれか一
    項に記載の製造方法。
  16. 【請求項１６】 前記複数の半導体物質層を形成する段
    階は、 前記半導体層上にドープ半導体物質層を形成する段階
    と、 前記ドープ半導体物質層上にアンドープ半導体物質層を
    形成する段階とを含むことを特徴とする請求項１５に記
    載の製造方法。
  17. 【請求項１７】 前記アンドープ半導体物質層上に、ド
    ープ半導体物質層とアンドープ半導体物質層とをこの順
    番で少なくとも一回形成する段階をさらに含むことを特
    徴とする請求項１６に記載の製造方法。
  18. 【請求項１８】 前記複数の半導体物質層を形成する段
    階は、 前記半導体層上にアンドープ半導体物質層を形成する段
    階と、 前記アンドープ半導体物質層上にドープ半導体物質層を
    形成する段階とを含むことを特徴とする請求項１５に記
    載の製造方法。
  19. 【請求項１９】 前記ドープ半導体物質層上に、アンド
    ープ半導体物質層とドープ半導体物質層とをこの順番で
    少なくとも一回形成することを特徴とする請求項１８に
    記載の製造方法。
  20. 【請求項２０】 前記第２緩衝層は、前記半導体層上
    で、ドーピング濃度が順次濃くなる半導体物質層より形
    成されることを特徴とする請求項２〜１９のいずれか一
    項に記載の製造方法。
  21. 【請求項２１】 前記ドーピング濃度が順次濃くなる半
    導体物質層を形成する段階は、 前記半導体層上にアンドープ半導体物質層を形成する段
    階と、 前記アンドープ半導体物質層上に、ドーピング濃度が順
    次濃くなるようにドープ半導体物質層を形成する段階と
    を含むことを特徴とする請求項２０に記載の製造方法。
  22. 【請求項２２】 ドーピング濃度が順次濃くなるように
    形成された前記ドープ半導体物質層は、異なるドーピン
    グ濃度を有する複数の半導体物質層をドーピング濃度の
    薄い順に積層することにより形成されることを特徴とす
    る請求項２１に記載の製造方法。
  23. 【請求項２３】 前記第２緩衝層は、前記半導体層上
    で、ドーピング濃度が順次薄くなる半導体物質層より形
    成されることを特徴とする請求項２〜１９のいずれか一
    項に記載の製造方法。
  24. 【請求項２４】 前記ドーピング濃度が順次薄くなる半
    導体物質層を形成する段階は、 前記半導体層上に、ドーピング濃度が順次薄くなるよう
    にドープ半導体物質層を形成する段階と、 前記ドープ半導体物質層上にアンドープ半導体物質層を
    形成する段階とを含むことを特徴とする請求項２３に記
    載の製造方法。
  25. 【請求項２５】 ドーピング濃度が順次薄くなるように
    形成された前記ドープ半導体物質層は、異なるドーピン
    グ濃度を有する複数の半導体物質層をドーピング濃度の
    高い順に積層することにより形成されることを特徴とす
    る請求項２４に記載の製造方法。
  26. 【請求項２６】 前記半導体層は、伝導性を有するＩＩ
    Ｉ−Ｖ族化合物半導体層より形成されることを特徴とす
    る請求項１〜２５のいずれか一項に記載の製造方法。
  27. 【請求項２７】 前記ＩＩＩ−Ｖ族化合物半導体層は、
    シリコンドーピングされたＧａＮ層であることを特徴と
    する請求項２６に記載の製造方法。
JP2002059204A 2001-03-05 2002-03-05 半導体基板の製造方法 Expired - Fee Related JP4213896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-011153 2001-03-05
KR10-2001-0011153A KR100438820B1 (ko) 2001-03-05 2001-03-05 Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법

Publications (2)

Publication Number Publication Date
JP2002299267A true JP2002299267A (ja) 2002-10-11
JP4213896B2 JP4213896B2 (ja) 2009-01-21

Family

ID=19706467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002059204A Expired - Fee Related JP4213896B2 (ja) 2001-03-05 2002-03-05 半導体基板の製造方法

Country Status (3)

Country Link
US (1) US6933213B2 (ja)
JP (1) JP4213896B2 (ja)
KR (1) KR100438820B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006143581A (ja) * 2004-11-23 2006-06-08 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜およびその製造方法
WO2009090840A1 (ja) * 2008-01-18 2009-07-23 Sumitomo Electric Industries, Ltd. 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法
JP2011126745A (ja) * 2009-12-18 2011-06-30 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体基板及びその製造方法
JP2011162407A (ja) * 2010-02-12 2011-08-25 Hitachi Cable Ltd 窒化物半導体結晶、窒化物半導体自立基板の製造方法および窒化物半導体デバイス
JP2013227222A (ja) * 2013-07-23 2013-11-07 Hitachi Cable Ltd 窒化物半導体結晶
JP2015096453A (ja) * 2013-11-15 2015-05-21 古河機械金属株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法
JP7491942B2 (ja) 2019-11-21 2024-05-28 日本碍子株式会社 １３族元素窒化物結晶層、自立基板および機能素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5560528B2 (ja) * 2008-01-28 2014-07-30 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶インゴットの製造方法、及びｉｉｉ族窒化物単結晶基板の製造方法
WO2010064590A1 (en) * 2008-12-01 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8749030B2 (en) * 2009-05-29 2014-06-10 Soraa, Inc. Surface morphology of non-polar gallium nitride containing substrates

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161922A (ja) * 1989-11-20 1991-07-11 Nec Corp 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP2685030B2 (ja) * 1995-05-26 1997-12-03 日本電気株式会社 半導体装置及びその製造方法
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
US5905275A (en) * 1996-06-17 1999-05-18 Kabushiki Kaisha Toshiba Gallium nitride compound semiconductor light-emitting device
DE19653646A1 (de) * 1996-12-20 1998-06-25 Hoechst Ag Substituierte Purinderivate, Verfahren zu deren Herstellung, sie enthaltende Mittel und deren Verwendung
US5927995A (en) * 1997-04-09 1999-07-27 Hewlett-Packard Company Reduction of threading dislocations by amorphization and recrystallization
KR100450781B1 (ko) * 1997-08-20 2004-11-16 삼성전자주식회사 Gan단결정제조방법
KR100450785B1 (ko) * 1997-12-23 2004-11-16 삼성전기주식회사 질화갈륨후막제조방법
KR100610360B1 (ko) * 1998-09-28 2006-11-10 유지범 갈륨나이트라이드 기판 및 그 제조방법
JP2954203B1 (ja) * 1998-09-30 1999-09-27 株式会社東芝 光導波素子の製造方法
KR100304881B1 (ko) * 1998-10-15 2001-10-12 구자홍 Gan계화합물반도체및그의결정성장방법
KR100358428B1 (ko) * 1999-02-22 2002-10-25 주식회사 옵토웨이퍼테크 질화물계 화합물 반도체기판의 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006143581A (ja) * 2004-11-23 2006-06-08 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜およびその製造方法
JP4682328B2 (ja) * 2004-11-23 2011-05-11 サムスンコーニング精密素材株式会社 窒化ガリウム単結晶厚膜およびその製造方法
WO2009090840A1 (ja) * 2008-01-18 2009-07-23 Sumitomo Electric Industries, Ltd. 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法
JP2011126745A (ja) * 2009-12-18 2011-06-30 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体基板及びその製造方法
JP2011162407A (ja) * 2010-02-12 2011-08-25 Hitachi Cable Ltd 窒化物半導体結晶、窒化物半導体自立基板の製造方法および窒化物半導体デバイス
JP2013227222A (ja) * 2013-07-23 2013-11-07 Hitachi Cable Ltd 窒化物半導体結晶
JP2015096453A (ja) * 2013-11-15 2015-05-21 古河機械金属株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法
JP7491942B2 (ja) 2019-11-21 2024-05-28 日本碍子株式会社 １３族元素窒化物結晶層、自立基板および機能素子

Also Published As

Publication number Publication date
KR20020071180A (ko) 2002-09-12
JP4213896B2 (ja) 2009-01-21
US6933213B2 (en) 2005-08-23
US20020123157A1 (en) 2002-09-05
KR100438820B1 (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
JP5135501B2 (ja) 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
JP2006523033A (ja) シリコン上に単結晶ＧａＮを成長させる方法
US8119499B2 (en) Semiconductor substrate fabrication by etching of a peeling layer
JP2007067077A (ja) 窒化物半導体素子およびその製造方法
JP2014513035A (ja) 半導体装置およびその製造方法
TW200419652A (en) Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
JP2002525255A5 (ja)
JP2008034834A (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP5192785B2 (ja) 窒化物半導体装置の製造方法
JP4213896B2 (ja) 半導体基板の製造方法
JP2004107114A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2002053399A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
US20210159314A1 (en) Single crystal semiconductor structure and method of fabricating the same
JP2011254068A (ja) 半導体基板
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
JP2001200366A (ja) ヒドリド気相エピタクシー成長法による無クラックガリウムナイトライド厚膜の製造方法
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
JPH10303510A (ja) Ｉｉｉ 族窒化物半導体素子およびその製造方法
US20150087137A1 (en) Nitride thin film stucture and method of forming the same
JPH10229218A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP2014216474A (ja) 窒化物半導体基板
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JP2010278470A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070815

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080512

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080613

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080620

TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080826

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4213896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees