JP2014216474A - 窒化物半導体基板 - Google Patents
窒化物半導体基板 Download PDFInfo
- Publication number
- JP2014216474A JP2014216474A JP2013092515A JP2013092515A JP2014216474A JP 2014216474 A JP2014216474 A JP 2014216474A JP 2013092515 A JP2013092515 A JP 2013092515A JP 2013092515 A JP2013092515 A JP 2013092515A JP 2014216474 A JP2014216474 A JP 2014216474A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- single crystal
- nitride semiconductor
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 123
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 98
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000013078 crystal Substances 0.000 claims abstract description 60
- 239000002019 doping agent Substances 0.000 claims abstract description 22
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 description 17
- 239000007789 gas Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000011156 evaluation Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 5
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 5
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】Ｓｉ基板上に厚膜の窒化物半導体層を形成する際の基板の反りやクラックの発生が抑制された、高耐圧パワーデバイスに好適な窒化物半導体基板を提供する。
【解決手段】Ｓｉ単結晶基板の一主面上に、いずれも１３族窒化物からなるバッファ層３、半導体動作層４が順次積層され、Ｓｉ単結晶基板２が、一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し、バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり、裏面にＳｉＯ2膜を備え、バッファ層３と半導体動作層４の合計厚さが４〜１０μｍである窒化物半導体基板１を作製する。
【選択図】図１
【解決手段】Ｓｉ単結晶基板の一主面上に、いずれも１３族窒化物からなるバッファ層３、半導体動作層４が順次積層され、Ｓｉ単結晶基板２が、一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し、バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり、裏面にＳｉＯ2膜を備え、バッファ層３と半導体動作層４の合計厚さが４〜１０μｍである窒化物半導体基板１を作製する。
【選択図】図１
Description
本発明は、高耐圧の半導体パワーデバイスに好適に用いられる１３族窒化物からなる窒化物半導体基板に関する。
ＧａＮをはじめとした１３族窒化物半導体は、次世代半導体パワーデバイス材料として注目されている。中でも、サファイアやシリコン等の異種材料からなる基板上に、１３族窒化物半導体結晶をエピタキシャル成長させた窒化物半導体基板は、デバイス特性と製造コストとのバランス面でのメリットが多く、特に、６インチの大口径化が可能であるＳｉ単結晶基板を用いたものは産業上の有用性が非常に高い。
しかしながら、窒化物半導体は、Ｓｉ単結晶よりも熱膨張係数が大きいため、高温下でＳｉ単結晶基板上にエピタキシャル成長させた窒化物半導体層は、室温まで冷却する際にクラックが生じたり、また、Ｓｉとの結晶格子定数の差異により、結晶欠陥を生じたりする場合があった。
これに対しては、窒化物半導体層の堆積の際に、高濃度ドープＳｉ基板を用いたり、Ｓｉ基板上にバッファ層を設けたりする等の改善策が採られている。さらに、バッファ層を良好に形成するために、例えば、特許文献１においては、バッファ層が堆積されるＳｉ単結晶基板の主面の面方位を、（１１１）ジャスト面又は（１１１）面から±４°の範囲内で傾いている面とすることが提案されている。
また、特許文献２には、（１１１）面から０．１°以下のオフ角度で傾斜した面を主面とするＳｉ基板の主面に接して、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下のＡｌＮ層、その上にＧａＮ系半導体層を設けることにより、窒化物半導体の結晶性が向上し、半導体装置の特性を改善することができることが記載されている。
上記特許文献２に記載されているように、Ｓｉ基板主面のオフ角は、その上に堆積形成される窒化物半導体層の結晶性や平坦性に対して影響を及ぼすものであることが知られている。
また、上記特許文献１には、Ｓｉ単結晶基板の面方位及び傾き（オフ角）が、バッファ層及び半導体領域の結晶表面の原子ステップを低減させることを目的として規定されており、このため、エピタキシャル成長層が比較的厚い場合には、多少のステップは問題にならない旨記載されている。
ところで、近年、高電子移動度トランジスタ（ＨＥＭＴ）素子等のパワーデバイスにおいては、６００Ｖを超える電圧にも耐え得る高耐圧化が求められており、このような高耐圧デバイスにおいては、窒化物層は合計で４μｍを超える厚さが必要とされている。
したがって、このような厚い窒化物層においては、該窒化物層表面のステップの低減化、すなわち、平坦性の向上を図るために、特許文献１，２に記載されているような、比較的オフ角の小さい面方位のＳｉ単結晶基板を適用する必要はないと考えられていた。
したがって、このような厚い窒化物層においては、該窒化物層表面のステップの低減化、すなわち、平坦性の向上を図るために、特許文献１，２に記載されているような、比較的オフ角の小さい面方位のＳｉ単結晶基板を適用する必要はないと考えられていた。
しかしながら、上記のように窒化物層を厚膜化させると、エピタキシャル成長の際に窒化物半導体基板にクラックや反りが発生するという課題を生じていた。特に、近年の製造効率向上のための基板の大口径化が進み、６インチ基板が製造されるようになり、このような大口径基板における反り制御の困難さが増している。
このような課題に対して、従来は、バッファ層の多層化構造によって応力を緩和したり、転位発生を抑制する方法、あるいはまた、下地のＳｉ単結晶基板の不純物濃度の制御により基板全体の反りを抑制する方法等によって対処していたが、大口径基板においては、これらの技術を適用した場合であっても、反りの抑制は非常に困難であった。
そこで、本発明者らは、上記のような厚膜のバッファ層を備えた高耐圧パワーデバイス用の基板において種々の検討を重ねた結果、Ｓｉ単結晶基板において、特定の裏面形態、バルク特性及び表面のオフ角の組み合わせの適正化によって、良好な結晶性を維持しつつ、窒化物半導体基板の反りやクラックの発生を効果的に抑制することができることを見出した。
本発明は、上記知見に基づいてなされたものであり、Ｓｉ基板上に厚膜の窒化物半導体層を形成する際の基板の反りやクラックの発生が抑制され、高耐圧パワーデバイスに好適な窒化物半導体基板を提供することを目的とするものである。
本発明に係る窒化物半導体基板は、Ｓｉ単結晶基板の一主面上に、いずれも１３族窒化物からなるバッファ層、半導体動作層が順次積層された窒化物半導体基板であって、前記Ｓｉ単結晶基板は、一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し、バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり、裏面にＳｉＯ2膜を備え、前記バッファ層と前記半導体動作層の合計厚さが４〜１０μｍであることを特徴とする。
窒化物層が厚膜である場合においても、このような所定の面方位を有するＳｉ単結晶基板の一主面上に堆積形成させることにより、基板の反りやクラックの発生を抑制することができる。
窒化物層が厚膜である場合においても、このような所定の面方位を有するＳｉ単結晶基板の一主面上に堆積形成させることにより、基板の反りやクラックの発生を抑制することができる。
前記窒化物半導体基板においては、前記ドーパントがボロンであることが好ましい。
また、前記ＳｉＯ2膜は、成長温度４００〜６００℃で形成され、厚さ１０〜１０００ｎｍであることが好ましい。
このような構成とすることにより、反りの抑制効果をより向上させることができる。
また、前記ＳｉＯ2膜は、成長温度４００〜６００℃で形成され、厚さ１０〜１０００ｎｍであることが好ましい。
このような構成とすることにより、反りの抑制効果をより向上させることができる。
本発明によれば、Ｓｉ基板上に厚膜の窒化物半導体層を形成する際の基板の反りやクラックの発生が抑制された窒化物半導体基板が得られる。
したがって、本発明に係る窒化物半導体基板は、高耐圧パワーデバイスの基板として好適に用いることができる。
したがって、本発明に係る窒化物半導体基板は、高耐圧パワーデバイスの基板として好適に用いることができる。
以下、本発明を、図面を参照してより詳細に説明する。
図１に、本発明に係る窒化物半導体基板の概略を示す。図１に示す窒化物半導体基板１は、Ｓｉ単結晶基板２の一主面上に、バッファ層３、半導体動作層４が順次積層された構成を備えている。これらのバッファ層３及び半導体動作層４は、いずれも１３族窒化物からなる。そして、Ｓｉ単結晶基板２は、前記一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し、バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり、裏面にＳｉＯ2膜７を備えている。バッファ層３は、例えば、互いに格子定数の異なる１３族窒化物が交互に積層された複合層を含む構成からなり、また、窒化物層１０であるバッファ層３と半導体動作層４の合計厚さは４〜１０μｍである。
図１に、本発明に係る窒化物半導体基板の概略を示す。図１に示す窒化物半導体基板１は、Ｓｉ単結晶基板２の一主面上に、バッファ層３、半導体動作層４が順次積層された構成を備えている。これらのバッファ層３及び半導体動作層４は、いずれも１３族窒化物からなる。そして、Ｓｉ単結晶基板２は、前記一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し、バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり、裏面にＳｉＯ2膜７を備えている。バッファ層３は、例えば、互いに格子定数の異なる１３族窒化物が交互に積層された複合層を含む構成からなり、また、窒化物層１０であるバッファ層３と半導体動作層４の合計厚さは４〜１０μｍである。
図２に、図１に示した窒化物半導体基板を用いた電子デバイスの一例の概略を示す。図２に示す電子デバイスにおいては、窒化物半導体基板１の上面及び下面それぞれに、デバイスの使用目的及び用途に応じた電極５，６が形成されている。なお、Ｓｉ単結晶基板２の裏面に形成されたＳｉＯ2膜７は、電極形成時に剥離される。
上記のように、本発明に係る窒化物半導体基板１は、所定のオフ角、バルクの平均ドーパント濃度を有し、かつ、裏面にＳｉＯ2膜を備えたＳｉ単結晶基板２の一主面上に、合計厚さが４〜１０μｍの窒化物層１０が形成されているものである。
このように、本発明に係る窒化物半導体基板１は、主に、下地となるＳｉ単結晶基板２の構成に特徴を有している。このため、Ｓｉ単結晶基板２自体で、窒化物半導体基板１の反りの制御性をほぼ確保することができ、基板の大口径化にも簡易かつ適切に対応し得る。
このように、本発明に係る窒化物半導体基板１は、主に、下地となるＳｉ単結晶基板２の構成に特徴を有している。このため、Ｓｉ単結晶基板２自体で、窒化物半導体基板１の反りの制御性をほぼ確保することができ、基板の大口径化にも簡易かつ適切に対応し得る。
Ｓｉ単結晶基板２の一主面のオフ角は、主に、窒化物層１０であるバッファ層３と半導体動作層４の平坦性や結晶性に影響を及ぼすものであり、バルクのドーパント濃度は基板の反りに影響し、また、裏面膜は前記窒化物層の純度や結晶性に影響すると考えられる。
これらのオフ角、バルクのドーパント濃度及び裏面膜の各３要素による相互作用のメカニズムは必ずしも明らかではないが、本発明は、これらを所定の条件範囲とすることにより、窒化物半導体基板における窒化物層の結晶性と平坦性を維持しつつ、反りを制御することを可能としたものである。
これらのオフ角、バルクのドーパント濃度及び裏面膜の各３要素による相互作用のメカニズムは必ずしも明らかではないが、本発明は、これらを所定の条件範囲とすることにより、窒化物半導体基板における窒化物層の結晶性と平坦性を維持しつつ、反りを制御することを可能としたものである。
ここで、１３族窒化物とは、具体的には、ホウ素、アルミニウム、ガリウム、インジウム又はタリウムの窒化物であり、各１元素の窒化物に限られず、２元素以上を含む複合窒化物であってもよい。代表的なものとしては、ＡｌＮ、ＧａＮ、ＡｌＧａＮ等が挙げられ、各構成元素は種々の組成比とすることができる。
前記１３族窒化物からなるバッファ層３は、互いに格子定数の異なる１３族窒化物が交互に積層された複合層を含む構成とすることが好ましい。具体的には、ＡｌＮ層とＧａＮ層を１組としてこれを繰り返し積層したり、さらに、これらの複数組の積層の間にＡｌＧａＮ層を挿入したりする等の構成が挙げられるが、前記複合層の構成は、これに限定されるものではない。
このような複合層は、Ｓｉ単結晶基板上に形成される半導体動作層の転位等による結晶欠陥を抑制する役割を果たすものである。
このような複合層は、Ｓｉ単結晶基板上に形成される半導体動作層の転位等による結晶欠陥を抑制する役割を果たすものである。
本発明においては、窒化物層１０を堆積形成するＳｉ単結晶基板２の一主面を、（１１１）面に対するオフ角が０．１〜１°又は−１〜−０．１°である面とする。
Ｓｉ単結晶基板２の一主面が上記のようなオフ角を有していることにより、オフ角を有していない場合に比べて、ステップの規則性が保持され、平坦性が良好な窒化物層１０を形成することができる。一方、オフ角が大きすぎると、大きなステップ段差の影響により、窒化物層１０の平坦性が損なわれる。
また、上記のような微小オフ角は、大きなオフ角又はオフ角ゼロの場合とは、順次堆積される窒化物層１０への応力伝播状態が微妙に異なり、厚さ４μｍ以上の比較的厚膜の窒化物層１０が持つ応力分布との相互作用により、基板全体の反りが抑制されるものと考えられる。
Ｓｉ単結晶基板２の一主面が上記のようなオフ角を有していることにより、オフ角を有していない場合に比べて、ステップの規則性が保持され、平坦性が良好な窒化物層１０を形成することができる。一方、オフ角が大きすぎると、大きなステップ段差の影響により、窒化物層１０の平坦性が損なわれる。
また、上記のような微小オフ角は、大きなオフ角又はオフ角ゼロの場合とは、順次堆積される窒化物層１０への応力伝播状態が微妙に異なり、厚さ４μｍ以上の比較的厚膜の窒化物層１０が持つ応力分布との相互作用により、基板全体の反りが抑制されるものと考えられる。
（１１１）面に対するオフ角の絶対値が１°より大きいと、ステップ段差の影響によるバッファ層３の平坦性悪化により、バッファ層内での応力緩和効果が低下し、結果として、反りを十分に抑制することが困難となる。一方、オフ角の絶対値が０．１°よりも小さい場合又は（１１１）面ジャストの場合は、特に、厚い窒化物層１０を形成する際に、ステップの規則性が十分に得られず、平坦性が悪化するおそれがある。
前記オフ角の絶対値は、好ましくは０．２〜０．８°である。
前記オフ角の絶対値は、好ましくは０．２〜０．８°である。
また、Ｓｉ単結晶基板２のバルクの平均ドーパント濃度は、１×１０18〜１×１０21ｃｍ-3である。
Ｓｉ単結晶基板２のバルクの平均ドーパント濃度を高くすることにより、Ｓｉ単結晶基板２の強度が向上し、窒化物半導体基板１全体の反りを抑制することができる。
また、高ドーパント濃度である場合、ドーパントの格子間侵入による歪の影響により、微小オフ角を有するＳｉ単結晶基板２のステップテラスの表面状態が低ドーパント濃度の場合とは異なり、この異なる表面状態によって、厚さ４μｍ以上の窒化物層１０の高い応力下での結晶性の低下が抑制されると考えられる。
Ｓｉ単結晶基板２のバルクの平均ドーパント濃度を高くすることにより、Ｓｉ単結晶基板２の強度が向上し、窒化物半導体基板１全体の反りを抑制することができる。
また、高ドーパント濃度である場合、ドーパントの格子間侵入による歪の影響により、微小オフ角を有するＳｉ単結晶基板２のステップテラスの表面状態が低ドーパント濃度の場合とは異なり、この異なる表面状態によって、厚さ４μｍ以上の窒化物層１０の高い応力下での結晶性の低下が抑制されると考えられる。
なお、前記バルクの平均ドーパント濃度とは、例えばＳｉ単結晶基板２一主面上の中心点と外周上の１点の表面部を、二次イオン質量分析法（ＳＩＭＳ法）で測定した値の平均値として求めることができる。もちろん、多点測定した値の平均値を適用してもよい。
前記平均ドーパント濃度が１×１０18ｃｍ-3未満では、強度を十分保つことができない。一方、１×１０21ｃｍ-3超では、ドーパント過多により結晶歪みが大きくなり、基板が脆くなるおそれがある。
前記平均ドーパント濃度は、好ましくは５×１０18〜１×１０20ｃｍ-3である。
前記平均ドーパント濃度は、好ましくは５×１０18〜１×１０20ｃｍ-3である。
なお、前記ドーパントとしては、ｎタイプ、ｐタイプに対応する各種のドーパントを適用することができる。例えば、ボロン、ヒ素、リン、アンチモン等が挙げられるが、強度に優れ、窒化物層とのマッチングの観点から、特に、ボロンが好ましい。
また、Ｓｉ単結晶基板２は、裏面にＳｉＯ2膜７を備えている。
Ｓｉ単結晶基板２の窒化物層が堆積形成される一主面とは反対側の面である裏面に、ＳｉＯ2膜７を形成することにより、窒化物層１０からＳｉ単結晶基板２への１３族窒化物のオートドーピングが抑制され、また、Ｓｉ単結晶基板２の裏面からＳｉ原子及びドーパントが外方拡散し、窒化物層１０にオートドーピングされることを抑制することができる。このため、前記微小オフ角による作用との相乗効果により、窒化物層１０の良好な結晶性が保持され、また、異種元素の混入による悪影響を抑制することができる。
また、必ずしも顕著ではないが、厚さ４μｍ以上の窒化物層１０が堆積された状態では、このＳｉＯ2膜７は、応力を緩和させる作用を奏するものと推測される。
Ｓｉ単結晶基板２の窒化物層が堆積形成される一主面とは反対側の面である裏面に、ＳｉＯ2膜７を形成することにより、窒化物層１０からＳｉ単結晶基板２への１３族窒化物のオートドーピングが抑制され、また、Ｓｉ単結晶基板２の裏面からＳｉ原子及びドーパントが外方拡散し、窒化物層１０にオートドーピングされることを抑制することができる。このため、前記微小オフ角による作用との相乗効果により、窒化物層１０の良好な結晶性が保持され、また、異種元素の混入による悪影響を抑制することができる。
また、必ずしも顕著ではないが、厚さ４μｍ以上の窒化物層１０が堆積された状態では、このＳｉＯ2膜７は、応力を緩和させる作用を奏するものと推測される。
前記ＳｉＯ2膜７は、例えば、常圧ＣＶＤ法により、成長温度４００〜６００℃で形成されることが好ましい。
このような方法で形成されたＳｉＯ2膜７は、オートドーピングに対する保護能力を維持するのに好適な緻密さを保持しつつ、後工程での剥離性に優れているという利点を有している。なお、剥離性のよい膜を形成可能であれば、熱酸化法、スピンコート法等の他の方法を適用しても差し支えない。
このような方法で形成されたＳｉＯ2膜７は、オートドーピングに対する保護能力を維持するのに好適な緻密さを保持しつつ、後工程での剥離性に優れているという利点を有している。なお、剥離性のよい膜を形成可能であれば、熱酸化法、スピンコート法等の他の方法を適用しても差し支えない。
前記ＳｉＯ2膜７は、上述したように、オートドーピング抑制のための保護膜として機能することから、その厚さは、少なくとも１０ｎｍは必要である。ただし、１０００ｎｍ超であると、膜の部分欠落による発塵のおそれがあるため好ましくない。
前記ＳｉＯ2膜７の厚さは、より好ましくは１００〜７００ｎｍ、さらに好ましくは３００〜６００ｎｍである。
なお、このＳｉＯ2膜は、半導体動作層４を形成した後の工程において、必要に応じて剥離除去してもよい。剥離方法は、フッ酸を含む酸溶液によるエッチングが好適である。
前記ＳｉＯ2膜７の厚さは、より好ましくは１００〜７００ｎｍ、さらに好ましくは３００〜６００ｎｍである。
なお、このＳｉＯ2膜は、半導体動作層４を形成した後の工程において、必要に応じて剥離除去してもよい。剥離方法は、フッ酸を含む酸溶液によるエッチングが好適である。
また、Ｓｉ単結晶基板２の厚さは、高耐圧化を図るために堆積形成する窒化物層１０の厚さ等を考慮し、基板の反りやクラックの発生の抑制の観点から、６００〜１０００μｍであることが好ましい。
なお、Ｓｉ単結晶基板２は、その製造方法は特に限定されない。チョクラルスキー（ＣＺ）法により製造されたものであっても、フローティングゾーン（ＦＺ）法により製造されたものであってもよく、また、これらのＳｉ単結晶基板に気相成長法によりＳｉ単結晶層をエピタキシャル成長させたもの（Ｓｉエピ基板）であってもよい。
Ｓｉ単結晶基板上に窒化物半導体をエピタキシャル成長させて窒化物半導体基板を作製すれば、従来のＳｉ半導体製造プロセスで用いられている装置や技術を利用することができ、大口径化や低コスト化を図ることができるため、製造効率の点で有利である。
Ｓｉ単結晶基板上に窒化物半導体をエピタキシャル成長させて窒化物半導体基板を作製すれば、従来のＳｉ半導体製造プロセスで用いられている装置や技術を利用することができ、大口径化や低コスト化を図ることができるため、製造効率の点で有利である。
本発明に係る窒化物半導体基板１おいては、ＨＥＭＴ等のパワーデバイス、特に、６００Ｖを超える電圧にも耐え得るような高耐圧のデバイスを得るためには、バッファ層３及び半導体動作層４を合わせた窒化物層１０の合計厚さは最低でも４μｍ必要であり、通常４〜１０μｍの厚さで形成される。
窒化物層１０の合計厚さが１０μｍ超の場合には、応力が非常に大きくなり、応力制御性を維持することが困難となる。前記厚さは、好ましくは４〜６μｍであり、例えば、６インチのＳｉ単結晶基板で６００〜８００Ｖの耐圧を得る場合には、耐圧と応力制御性のバランスから、厚さ４．５〜５．５μｍで形成されることがより好ましい。
窒化物層１０の合計厚さが１０μｍ超の場合には、応力が非常に大きくなり、応力制御性を維持することが困難となる。前記厚さは、好ましくは４〜６μｍであり、例えば、６インチのＳｉ単結晶基板で６００〜８００Ｖの耐圧を得る場合には、耐圧と応力制御性のバランスから、厚さ４．５〜５．５μｍで形成されることがより好ましい。
前記半導体動作層４は、本発明においては特に限定されるものではなく、電子走行層や電子供給層、さらに、変調ドープ層やスペーサ層等の他の層を含む構成とすることができる。また、半導体動作層４の上には、デバイス作製時の目的や用途に応じて、キャップ層やパッシベーション層等の他の層を形成してもよい。
窒化物半導体基板１の各層は、通常、エピタキシャル成長により堆積形成されるが、その方法は、特に限定されるものではなく、一般的に用いられる方法でよく、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）やＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)を始めとしたＣＶＤ法、レーザービームを用いた蒸着法、雰囲気ガスを用いたスパッタ法、高真空における分子線を用いたＭＢＥ(Molecular Beam Epitaxy)、ＭＯＣＶＤとＭＢＥの複合であるＭＯＭＢＥ(Metal Organic Molecular Beam Epitaxy)等を用いることができる。また、各層をエピタキシャル成長させる際に用いられる原料も、下記実施例で用いられているものに限定されるものではなく、例えば、炭素を含有させるための原料ガスは、メタン以外に、アセチレン、エタン、プロパン、トリメチルアルミニウム、トリメチルガリウムであってもよい。
また、上記のような本発明に係る窒化物半導体基板を用いて、窒化物半導体デバイスを作製する際の電極の形成や加工は、特に限定されるものではなく、一般的な方法で行うことができ、例えば、真空蒸着やリソグラフィにより、前記基板の表面及び裏面に、公知の材料で電極形成を行うことができる。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
［実験１］オフ角
（１）窒化物半導体基板の作製
図１に示すような層構造からなる窒化物半導体基板１において、Ｓｉ単結晶基板２の一主面の（１１１）面に対するオフ角を下記表１の各試料に示すように設定した基板を、以下の工程により作製した。
まず、直径６インチ、厚さ６７５μｍ、ボロン濃度１×１０19ｃｍ-3、（１１１）面に対して下記表１に示す所定のオフ角を有し、かつ、常圧ＣＶＤ法により成長温度４５０℃で、裏面に厚さ５００ｎｍのＳｉＯ2膜を形成したＳｉ単結晶基板２を用意した。
このＳｉ単結晶基板２をＭＯＣＶＤ装置にセットし、水素ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ3）を用い、１０００℃での気相成長により、厚さ２０ｎｍのＡｌＮ単結晶層を形成し、その上に、原料ガスとしてトリメチルガリウム（ＴＭＧ）、ＴＭＡガス、ＮＨ3ガスを用い、１０００℃での気相成長により、厚さ８０ｎｍのＧａＮ単結晶層を積層させ、このＡｌＮ単結晶層とＧａＮ単結晶層とを対として、同様の工程を交互に繰り返し、対の層を１０層、各層の合計２０層を積層させた複合層を形成した。さらに、その上に、厚さ５００ｎｍのＧａＮ層を形成して、多層構造のバッファ層３を形成した。
そして、このバッファ層３上に、原料ガスとしてＴＭＧガス及びＮＨ3ガスを用い、１０００℃での気相成長により、厚さ３０００ｎｍのＧａＮからなる電子走行層を積層し、さらに、ＴＭＧガス、ＴＭＡガス、ＮＨ3ガスを用い、１０００℃での気相成長により、厚さ３０ｎｍのＡｌ0.25Ｇａ0.75Ｎ単結晶による電子供給層を積層させて、半導体動作層４を形成し、窒化物半導体基板１を得た。
なお、気相成長により形成した各層の厚さの調整は、ガス流量および供給時間の調整により行った。
（１）窒化物半導体基板の作製
図１に示すような層構造からなる窒化物半導体基板１において、Ｓｉ単結晶基板２の一主面の（１１１）面に対するオフ角を下記表１の各試料に示すように設定した基板を、以下の工程により作製した。
まず、直径６インチ、厚さ６７５μｍ、ボロン濃度１×１０19ｃｍ-3、（１１１）面に対して下記表１に示す所定のオフ角を有し、かつ、常圧ＣＶＤ法により成長温度４５０℃で、裏面に厚さ５００ｎｍのＳｉＯ2膜を形成したＳｉ単結晶基板２を用意した。
このＳｉ単結晶基板２をＭＯＣＶＤ装置にセットし、水素ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ3）を用い、１０００℃での気相成長により、厚さ２０ｎｍのＡｌＮ単結晶層を形成し、その上に、原料ガスとしてトリメチルガリウム（ＴＭＧ）、ＴＭＡガス、ＮＨ3ガスを用い、１０００℃での気相成長により、厚さ８０ｎｍのＧａＮ単結晶層を積層させ、このＡｌＮ単結晶層とＧａＮ単結晶層とを対として、同様の工程を交互に繰り返し、対の層を１０層、各層の合計２０層を積層させた複合層を形成した。さらに、その上に、厚さ５００ｎｍのＧａＮ層を形成して、多層構造のバッファ層３を形成した。
そして、このバッファ層３上に、原料ガスとしてＴＭＧガス及びＮＨ3ガスを用い、１０００℃での気相成長により、厚さ３０００ｎｍのＧａＮからなる電子走行層を積層し、さらに、ＴＭＧガス、ＴＭＡガス、ＮＨ3ガスを用い、１０００℃での気相成長により、厚さ３０ｎｍのＡｌ0.25Ｇａ0.75Ｎ単結晶による電子供給層を積層させて、半導体動作層４を形成し、窒化物半導体基板１を得た。
なお、気相成長により形成した各層の厚さの調整は、ガス流量および供給時間の調整により行った。
（２）窒化物半導体基板の評価
上記のようにして作製した各窒化物半導体基板について、以下に示す各種評価を行った。
反り及びクラックの発生（基板外周を除く）を、レーザ変位計及び光学顕微鏡の暗視野像により評価した。なお、反りは、エピタキシャル成長前の基板裏面が基板厚さ方向に変位した距離の最大値と最小値の差により求め、５０μｍ以下を〇、５０μｍ超８０μｍ以下を△、８０μｍ超を×として判定した。
また、結晶性の評価を、Ｘ線回折法によるＧａＮ（００２）面の回折半値幅の測定値ににより行い、０．２０ｄｅｇ．以下を〇、０．２０ｄｅｇ．超を×として判定した。
上記のようにして作製した各窒化物半導体基板について、以下に示す各種評価を行った。
反り及びクラックの発生（基板外周を除く）を、レーザ変位計及び光学顕微鏡の暗視野像により評価した。なお、反りは、エピタキシャル成長前の基板裏面が基板厚さ方向に変位した距離の最大値と最小値の差により求め、５０μｍ以下を〇、５０μｍ超８０μｍ以下を△、８０μｍ超を×として判定した。
また、結晶性の評価を、Ｘ線回折法によるＧａＮ（００２）面の回折半値幅の測定値ににより行い、０．２０ｄｅｇ．以下を〇、０．２０ｄｅｇ．超を×として判定した。
（３）ＨＥＭＴ素子の作製及び評価
また、上記において作製した各窒化物半導体基板を用いて、図２に示すような層構造からなる電子デバイスを作製した。
具体的には、窒化物半導体基板１の裏面のＳｉＯ2膜７を除去した後、リセスゲート領域及び素子分離領域の溝をドライエッチングにより形成し、半導体動作層４側に、ゲート電極としてＰｄ／Ｔｉ／Ａｕ電極を、ソース及びドレイン電極としてＴｉ／Ａｌ／Ｎｉ／Ａｕ電極の各電極５を、また、裏面電極６としてＡｌ電極を、それぞれ真空蒸着により形成し、ＨＥＭＴ素子を作製した。
得られた各ＨＥＭＴ素子について、カーブトレーサーを用いて、耐圧を測定し、６００Ｖ以上を〇、６００Ｖ未満を×として判定した。なお、各素子試料において、表中に記載した以外の条件は、いずれも試料１と同様である。
これらの評価結果を表１にまとめて示す。
また、上記において作製した各窒化物半導体基板を用いて、図２に示すような層構造からなる電子デバイスを作製した。
具体的には、窒化物半導体基板１の裏面のＳｉＯ2膜７を除去した後、リセスゲート領域及び素子分離領域の溝をドライエッチングにより形成し、半導体動作層４側に、ゲート電極としてＰｄ／Ｔｉ／Ａｕ電極を、ソース及びドレイン電極としてＴｉ／Ａｌ／Ｎｉ／Ａｕ電極の各電極５を、また、裏面電極６としてＡｌ電極を、それぞれ真空蒸着により形成し、ＨＥＭＴ素子を作製した。
得られた各ＨＥＭＴ素子について、カーブトレーサーを用いて、耐圧を測定し、６００Ｖ以上を〇、６００Ｖ未満を×として判定した。なお、各素子試料において、表中に記載した以外の条件は、いずれも試料１と同様である。
これらの評価結果を表１にまとめて示す。
表１に示した評価結果から分かるように、（１１１）面に対するオフ角が０．１°〜１°であるＳｉ単結晶基板を用いた窒化物半導体基板（試料１，３〜７）は、反りが抑制され、クラックの発生も見られず、また、６００Ｖ超の耐圧を有するＨＥＭＴ素子を構成することができることが認められた。特に、オフ角が０．２°〜０．８°の場合（試料１，４〜６）、反りが６０μｍ以下とより抑制され、オフ角が０．５°と０．６°の場合（試料１，５）、反りが５０μｍ以下とさらに抑制されていることが認められた。
一方、オフ角が０°の場合（試料２）は、ステップの規則性が低く、他の試料よりも結晶性が劣り、また、オフ角が１°超の場合（試料８）は、基板の反りが１００μｍを超え、クラックが発生し、ＨＥＭＴ素子の作製は困難であった。
一方、オフ角が０°の場合（試料２）は、ステップの規則性が低く、他の試料よりも結晶性が劣り、また、オフ角が１°超の場合（試料８）は、基板の反りが１００μｍを超え、クラックが発生し、ＨＥＭＴ素子の作製は困難であった。
［実験２］ドーパント濃度
上記の試料１を基準として、Ｓｉ単結晶基板２のボロン濃度を下記表２に示す各濃度に変更し、それ以外については、実験１と同様にして、各窒化物半導体基板を作製し、さらに、これらを用いてＨＥＭＴ素子を作製し、評価した。
これらの評価結果を表２にまとめて示す。
上記の試料１を基準として、Ｓｉ単結晶基板２のボロン濃度を下記表２に示す各濃度に変更し、それ以外については、実験１と同様にして、各窒化物半導体基板を作製し、さらに、これらを用いてＨＥＭＴ素子を作製し、評価した。
これらの評価結果を表２にまとめて示す。
表２に示した評価結果から分かるように、ボロン濃度が１×１０18〜１×１０21ｃｍ-3の場合（試料１，１０〜１２）は、反りやクラック発生が抑制され、Ｓｉ単結晶基板２自体にもクラックの発生が見られなかった。特に、ボロン濃度が５×１０18〜１×１０20ｃｍ-3の場合（試料１，１０，１１）は、反りが５０μｍ以下とより抑制されていることが認められた。
なお、ボロン濃度が１×１０21ｃｍ-3超の場合（試料１３）は、クラックが発生し、ＨＥＭＴ素子の作製は困難であった。
なお、ボロン濃度が１×１０21ｃｍ-3超の場合（試料１３）は、クラックが発生し、ＨＥＭＴ素子の作製は困難であった。
［実験３］裏面ＳｉＯ2膜
上記の試料１を基準として、Ｓｉ単結晶基板２の裏面に形成するＳｉＯ2膜を、下記表３に示す各膜厚に変更し、それ以外については、実験１と同様にして、各窒化物半導体基板を作製し、さらに、これらを用いてＨＥＭＴ素子を作製し、評価した。
これらの評価結果を表３にまとめて示す。
上記の試料１を基準として、Ｓｉ単結晶基板２の裏面に形成するＳｉＯ2膜を、下記表３に示す各膜厚に変更し、それ以外については、実験１と同様にして、各窒化物半導体基板を作製し、さらに、これらを用いてＨＥＭＴ素子を作製し、評価した。
これらの評価結果を表３にまとめて示す。
表３に示した評価結果から分かるように、厚さ１０〜１０００ｎｍのＳｉＯ2膜を形成した場合（試料１，１５〜２０）は、いずれも良好な結晶性を維持しつつ、反りが抑制されていることが認められた。特に、ＳｉＯ2膜の厚さが１００〜７００ｎｍの場合（試料１，１６〜１９）、ＨＥＭＴ素子の耐圧を損なうことなく、反りがより抑制され、ＳｉＯ2膜の厚さが３００〜６００ｎｍの場合（試料１，１７，１８）、反りが６０μｍ以下とさらに抑制されていることが認められた。
なお、ＳｉＯ2膜の厚さが１０００ｎｍ超の場合（試料２１）は、裏面からのＳｉＯ2膜の剥離による発塵が見られ、ＨＥＭＴ素子の製造プロセスには適さないものであった。
なお、ＳｉＯ2膜の厚さが１０００ｎｍ超の場合（試料２１）は、裏面からのＳｉＯ2膜の剥離による発塵が見られ、ＨＥＭＴ素子の製造プロセスには適さないものであった。
［実験４］窒化物層の厚さ
上記の試料１を基準として、ＧａＮ層（電子走行層）の膜厚を変更することにより、窒化物層（バッファ層３及び半導体動作層４）の合計厚さを、下記表４に示す各厚さに変更し、それ以外については、実験１と同様にして、各窒化物半導体基板を作製し、さらに、これらを用いてＨＥＭＴ素子を作製し、評価した。
なお、厚さが８μｍ以上の場合は、ＭＯＣＶＤ法により成膜時間が長くなるため、応力の数値計算シミュレーションにより、反り及びクラックの発生を評価した。
これらの評価結果を表４にまとめて示す。
上記の試料１を基準として、ＧａＮ層（電子走行層）の膜厚を変更することにより、窒化物層（バッファ層３及び半導体動作層４）の合計厚さを、下記表４に示す各厚さに変更し、それ以外については、実験１と同様にして、各窒化物半導体基板を作製し、さらに、これらを用いてＨＥＭＴ素子を作製し、評価した。
なお、厚さが８μｍ以上の場合は、ＭＯＣＶＤ法により成膜時間が長くなるため、応力の数値計算シミュレーションにより、反り及びクラックの発生を評価した。
これらの評価結果を表４にまとめて示す。
表４に示した評価結果から分かるように、窒化物層の厚さが４〜１０μｍの場合（試料１，２３〜２７）は、いずれも良好な結晶性を維持しつつ、反りが抑制されていることが認められた。特に、厚さが４〜６μｍの場合（試料１，２３〜２５）、反りが６０μｍ以下とより抑制され、厚さが４．５〜５．５μｍの場合（試料１，２４）、反りが５０μｍ以下とさらに抑制されていることが認められた。
なお、窒化物層の厚さが４μｍ未満の場合（試料２２）は、耐圧不足であり、また、厚さが１０μｍ超の場合（試料２８）は、クラックが発生し、ＨＥＭＴ素子の作製は困難であった。
なお、窒化物層の厚さが４μｍ未満の場合（試料２２）は、耐圧不足であり、また、厚さが１０μｍ超の場合（試料２８）は、クラックが発生し、ＨＥＭＴ素子の作製は困難であった。
１ 窒化物半導体基板
２ Ｓｉ単結晶基板
３ バッファ層
４ 半導体動作層
５，６ 電極
７ ＳｉＯ2膜
１０ 窒化物層
２ Ｓｉ単結晶基板
３ バッファ層
４ 半導体動作層
５，６ 電極
７ ＳｉＯ2膜
１０ 窒化物層
Claims (3)
- Ｓｉ単結晶基板の一主面上に、いずれも１３族窒化物からなるバッファ層、半導体動作層が順次積層された窒化物半導体基板であって、
前記Ｓｉ単結晶基板は、一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し、バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり、裏面にＳｉＯ2膜を備え、
前記バッファ層と前記半導体動作層の合計厚さが４〜１０μｍであることを特徴とする窒化物半導体基板。 - 前記ドーパントがボロンであることを特徴とする請求項１に記載の窒化物半導体基板。
- 前記ＳｉＯ2膜は、成長温度４００〜６００℃で形成され、厚さ１０〜１０００ｎｍであることを特徴とする請求項１又は２に記載の窒化物半導体基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013092515A JP6108609B2 (ja) | 2013-04-25 | 2013-04-25 | 窒化物半導体基板 |
| EP14165376.6A EP2797108A1 (en) | 2013-04-25 | 2014-04-22 | Nitride semiconductor substrate |
| US14/258,181 US9536955B2 (en) | 2013-04-25 | 2014-04-22 | Nitride semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013092515A JP6108609B2 (ja) | 2013-04-25 | 2013-04-25 | 窒化物半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014216474A true JP2014216474A (ja) | 2014-11-17 |
| JP6108609B2 JP6108609B2 (ja) | 2017-04-05 |
Family
ID=50513111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013092515A Active JP6108609B2 (ja) | 2013-04-25 | 2013-04-25 | 窒化物半導体基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9536955B2 (ja) |
| EP (1) | EP2797108A1 (ja) |
| JP (1) | JP6108609B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016195241A (ja) * | 2015-03-31 | 2016-11-17 | クアーズテック株式会社 | 窒化物半導体基板 |
| JP2017076687A (ja) * | 2015-10-14 | 2017-04-20 | クアーズテック株式会社 | 化合物半導体基板 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590247A (ja) * | 1991-09-26 | 1993-04-09 | G T C:Kk | 絶縁膜を形成する方法および装置 |
| JPH06132281A (ja) * | 1992-10-15 | 1994-05-13 | Sony Corp | 酸化シリコン膜の製造方法 |
| JPH08111409A (ja) * | 1994-10-12 | 1996-04-30 | Rohm Co Ltd | 半導体装置の製法 |
| JPH0945680A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 半導体装置の製造方法 |
| JP2003037287A (ja) * | 2001-07-26 | 2003-02-07 | Sanken Electric Co Ltd | 発光素子 |
| JP2003218031A (ja) * | 2002-01-28 | 2003-07-31 | Toshiba Ceramics Co Ltd | 半導体ウェーハの製造方法 |
| JP2006281766A (ja) * | 2005-03-09 | 2006-10-19 | National Central Univ | 熱応力補償の構造体及び方法 |
| US20090246944A1 (en) * | 2006-11-15 | 2009-10-01 | The Regents Of The University Of California | METHOD FOR HETEROEPITAXIAL GROWTH OF HIGH-QUALITY N-FACE GaN, InN, AND AlN AND THEIR ALLOYS BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION |
| JP2010016366A (ja) * | 2008-06-05 | 2010-01-21 | Sumco Corp | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP2010272781A (ja) * | 2009-05-25 | 2010-12-02 | Sharp Corp | 半導体積層構造体の製造方法 |
| JP2011016680A (ja) * | 2009-07-08 | 2011-01-27 | Hitachi Cable Ltd | Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス |
| JP2011119715A (ja) * | 2009-11-04 | 2011-06-16 | Dowa Electronics Materials Co Ltd | Ｉｉｉ族窒化物エピタキシャル積層基板 |
| JP2011165962A (ja) * | 2010-02-10 | 2011-08-25 | Dowa Electronics Materials Co Ltd | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 |
| JP2012015304A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2012051774A (ja) * | 2010-09-03 | 2012-03-15 | Covalent Materials Corp | 化合物半導体基板 |
| WO2012049792A1 (ja) * | 2010-10-15 | 2012-04-19 | 三菱電機株式会社 | 炭化珪素半導体素子の製造方法 |
| JP2012186268A (ja) * | 2011-03-04 | 2012-09-27 | Ngk Insulators Ltd | エピタキシャル基板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680634B2 (ja) | 1989-01-26 | 1994-10-12 | 信越半導体株式会社 | エピタキシャルウェーハおよびその製造方法 |
| JP3336866B2 (ja) * | 1996-08-27 | 2002-10-21 | 信越半導体株式会社 | 気相成長用シリコン単結晶基板の製造方法 |
| JP2003059948A (ja) | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2003086837A (ja) | 2001-09-14 | 2003-03-20 | Sharp Corp | 窒化物半導体素子とその製造方法 |
| US7910937B2 (en) * | 2005-02-02 | 2011-03-22 | Agency For Science, Technology And Research | Method and structure for fabricating III-V nitride layers on silicon substrates |
| KR100827443B1 (ko) * | 2006-10-11 | 2008-05-06 | 삼성전자주식회사 | 손상되지 않은 액티브 영역을 가진 반도체 소자 및 그 제조방법 |
| US7615386B2 (en) * | 2006-12-29 | 2009-11-10 | Texas Instruments Incorporated | Thick oxide film for wafer backside prior to metalization loop |
| JP4519196B2 (ja) | 2008-11-27 | 2010-08-04 | Ｄｏｗａエレクトロニクス株式会社 | 電子デバイス用エピタキシャル基板およびその製造方法 |
| WO2011136052A1 (ja) * | 2010-04-28 | 2011-11-03 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
| JP2012038973A (ja) * | 2010-08-09 | 2012-02-23 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| US9136337B2 (en) * | 2012-10-12 | 2015-09-15 | Sumitomo Electric Industries, Ltd. | Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same |
-
2013
- 2013-04-25 JP JP2013092515A patent/JP6108609B2/ja active Active
-
2014
- 2014-04-22 EP EP14165376.6A patent/EP2797108A1/en not_active Withdrawn
- 2014-04-22 US US14/258,181 patent/US9536955B2/en active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590247A (ja) * | 1991-09-26 | 1993-04-09 | G T C:Kk | 絶縁膜を形成する方法および装置 |
| JPH06132281A (ja) * | 1992-10-15 | 1994-05-13 | Sony Corp | 酸化シリコン膜の製造方法 |
| JPH08111409A (ja) * | 1994-10-12 | 1996-04-30 | Rohm Co Ltd | 半導体装置の製法 |
| JPH0945680A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 半導体装置の製造方法 |
| JP2003037287A (ja) * | 2001-07-26 | 2003-02-07 | Sanken Electric Co Ltd | 発光素子 |
| JP2003218031A (ja) * | 2002-01-28 | 2003-07-31 | Toshiba Ceramics Co Ltd | 半導体ウェーハの製造方法 |
| JP2006281766A (ja) * | 2005-03-09 | 2006-10-19 | National Central Univ | 熱応力補償の構造体及び方法 |
| US20090246944A1 (en) * | 2006-11-15 | 2009-10-01 | The Regents Of The University Of California | METHOD FOR HETEROEPITAXIAL GROWTH OF HIGH-QUALITY N-FACE GaN, InN, AND AlN AND THEIR ALLOYS BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION |
| JP2010016366A (ja) * | 2008-06-05 | 2010-01-21 | Sumco Corp | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP2010272781A (ja) * | 2009-05-25 | 2010-12-02 | Sharp Corp | 半導体積層構造体の製造方法 |
| JP2011016680A (ja) * | 2009-07-08 | 2011-01-27 | Hitachi Cable Ltd | Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス |
| JP2011119715A (ja) * | 2009-11-04 | 2011-06-16 | Dowa Electronics Materials Co Ltd | Ｉｉｉ族窒化物エピタキシャル積層基板 |
| JP2011165962A (ja) * | 2010-02-10 | 2011-08-25 | Dowa Electronics Materials Co Ltd | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 |
| JP2012015304A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2012051774A (ja) * | 2010-09-03 | 2012-03-15 | Covalent Materials Corp | 化合物半導体基板 |
| WO2012049792A1 (ja) * | 2010-10-15 | 2012-04-19 | 三菱電機株式会社 | 炭化珪素半導体素子の製造方法 |
| JP2012186268A (ja) * | 2011-03-04 | 2012-09-27 | Ngk Insulators Ltd | エピタキシャル基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016195241A (ja) * | 2015-03-31 | 2016-11-17 | クアーズテック株式会社 | 窒化物半導体基板 |
| JP2017076687A (ja) * | 2015-10-14 | 2017-04-20 | クアーズテック株式会社 | 化合物半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9536955B2 (en) | 2017-01-03 |
| JP6108609B2 (ja) | 2017-04-05 |
| EP2797108A1 (en) | 2014-10-29 |
| US20140319535A1 (en) | 2014-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5188545B2 (ja) | 化合物半導体基板 | |
| US9966259B2 (en) | Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device | |
| US9748410B2 (en) | N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device | |
| WO2011161975A1 (ja) | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 | |
| JP5912383B2 (ja) | 窒化物半導体基板 | |
| JP5787417B2 (ja) | 窒化物半導体基板 | |
| WO2013168371A1 (ja) | エピタキシャル基板、半導体装置及び半導体装置の製造方法 | |
| KR20150007952A (ko) | 반도체장치의 제조방법 | |
| JP2017147464A (ja) | 半導体基板 | |
| JP6239017B2 (ja) | 窒化物半導体基板 | |
| TWI699462B (zh) | Iii族氮化物半導體基板的製造方法 | |
| JP2012051774A (ja) | 化合物半導体基板 | |
| JP5378128B2 (ja) | 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板 | |
| JP6108609B2 (ja) | 窒化物半導体基板 | |
| US20130171811A1 (en) | Method for manufacturing compound semiconductor | |
| WO2020137501A1 (ja) | 化合物半導体基板 | |
| KR20140137795A (ko) | 에피택셜 웨이퍼 | |
| JP2014022698A (ja) | 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法 | |
| JP6101565B2 (ja) | 窒化物半導体エピタキシャルウェハ | |
| WO2015115126A1 (ja) | 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置 | |
| JP6527667B2 (ja) | 窒化物半導体基板の製造方法 | |
| US9923050B2 (en) | Semiconductor wafer and a method for producing the semiconductor wafer | |
| JP5230560B2 (ja) | 化合物半導体基板とその製造方法 | |
| JP2014192246A (ja) | 半導体基板およびそれを用いた半導体素子 | |
| JP2006216576A (ja) | 化合物半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141015 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20141017 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20141127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150609 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150616 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170306 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6108609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |