JP5230560B2

JP5230560B2 - 化合物半導体基板とその製造方法

Info

Publication number: JP5230560B2
Application number: JP2009185105A
Authority: JP
Inventors: 晃吉田; 俊一鈴木; 純小宮山; 芳久阿部; 浩司大石; 健一江里口
Original assignee: Covalent Materials Corp
Current assignee: Coorstek KK
Priority date: 2009-08-07
Filing date: 2009-08-07
Publication date: 2013-07-10
Anticipated expiration: 2029-08-07
Also published as: JP2011040500A

Description

本発明は、高速又は高耐圧の半導体デバイスに用いられる化合物半導体基板及びその製造方法に関する。

ＧａＮやＡｌＮ等の化合物半導体を用いた半導体デバイスは、高耐圧化および高周波化が可能であり、ＨＥＭＴ(Ｈｉｇｈ＿Ｅｌｅｃｔｒｏｎ＿Ｍｏｂｉｌｉｔｙ＿Ｔｒａｎｓｉｓｔｏｒ)やＦＥＴ(Ｆｉｅｌｄ＿Ｅｆｆｅｃｔ＿Ｔｒａｎｓｉｓｔｏｒ)の用途に用いられる。このような半導体デバイスは、一例としてＳｉまたはＳｉＣの単結晶基板上に化合物半導体層からなる中間層を介して化合物半導体の活性層が形成され、さらにその化合物半導体の活性層上に電極等を形成することで作製される。

このような半導体デバイスにおいては、電力損失低減や応答速度向上の点から、電極が形成された化合物半導体の活性層のシート抵抗は低いほうが望ましい。このシート抵抗を下げる手法はいくつかあるが、その一つとして化合物半導体活性層と電極との間にパッシベーション膜を形成する方法が知られている。

例えば、特許文献１には、特性の安定性が高い電界効果トランジスタ及びその製造方法を提供する方法として、基板上にバッファ層、アンドープＧａＮ層、ＡｌＧａＮ層及びＳｉＣ層をこの順に形成し、ＳｉＣ層のキャリア濃度は１×１０^１７ｃｍ^−３以上、抵抗率は１０ｍΩｃｍ（ミリオーム・センチメートル）以下とし、ＳｉＣ層に対してＳＦ_６ガスにより反応性イオンエッチングを施し、ＳｉＣ層をパターニングして、ＡｌＧａＮ層上に保護膜を形成した後、ＳｉＣ層上にソース電極及びドレイン電極を形成し、ＡｌＧａＮ層上にゲート電極を形成するという技術が開示されている。

また、特許文献２には、ｉｎ−ｓｉｔｕプロセスで作製可能なノーマリオフ型のIII族窒化物系半導体トランジスタを提供する目的で、Ａｌ_Ｘ１Ｉｎ_Ｙ１Ｇａ_{１−Ｘ１−Ｙ１}Ｎ（０＜Ｘ１≦１、０≦Ｙ１≦１）からなる第１のバリア層が窒化ガリウム系半導体層上に設けられ、また、第１のバリア層の主面は第１および第２のエリアを含み、ゲート電極が第１のバリア層の第２のエリア上に設けられ、窒化ガリウム系半導体層と第１のバリア層とは二次元電子ガスのためのヘテロ接合を形成することが記載されている。なお、ここでいうバリア層が実質的にパッシベーション膜として機能していると考えられる。

特開２００８−１１８０４４号公報特開２００９−１０２１６号公報

しかし、特許文献１に記載されている構成は、シート抵抗の低減のためのパッシベーション膜の形成において、電極間の層としてＡｌＧａＮとＳｉＣの２種類の膜を形成する必要があり、さらにエッチング等の工程を必要とするので、工程が長く複雑になり高コスト化するので、実用性が問題となる。

一方、特許文献２に記載されている構成は、ｉｎ−ｓｉｔｕプロセスで作製可能な点や、構造が比較的簡単な点では、コスト的に優位な手法といえる。しかし、特許文献２の実施の形態にはバリア層を１０５０℃のＡｌＧａＮが５ｎｍの膜厚からなる層で形成していることが記載されているが、このようにシート抵抗を低減する目的に用いる層が窒化物の単結晶層で形成されていると、十分なシート抵抗の低減が図れないという特性上の問題点があった。

本発明は、上記技術的課題を解決するためになされたものであり、化合物半導体のシート抵抗を低減でき、かつ、この効果によるオン電流値を向上させた化合物半導体基板を低コストで提供することを目的とするものである。

本発明の一態様に係る化合物半導体基板は、下地となる基板と、基板の主面上に形成された中間層と、中間層の主面上に形成された化合物半導体層と、化合物半導体層の主面上に形成された電極と、化合物半導体層の主面と電極との間に形成され、化合物半導体層の主面側から順に単結晶相、多結晶相、非晶質相の形態を有する窒化物のパッシベーション膜とを備えることを特徴とする。このような構成をとることで、化合物半導体層のシート抵抗を低減することができ、かつ、この基板を用いたデバイスのオン電流値を高くすることが可能となる。

また、本発明の一態様にかかる化合物半導体基板においては、パッシベーション膜は膜厚が１０ｎｍ以上５０ｎｍ以下であることが好ましい。このような構成をとることで、より確実にシート抵抗を低減することが可能となる。

さらに、本発明の一態様にかかる化合物半導体基板の製造方法は、下地となる基板の主面上に気相成長法により順次中間層と化合物半導体層とを成膜する工程と、前記中間層と前記化合物半導体層とを成膜した同一装置内において、引き続き前記化合物半導体層の成膜完了時点の成膜温度から３００℃以上６００℃以下の降温完了温度までの降温レートを１５℃／分以上６０℃／分以下に制御し、かつ、原料ガスの供給流量を、前記化合物半導体層を成膜する工程での前記原料ガスの流量の１／１００以上１／２５以下で供給して、前記化合物半導体層の主面側から順に単結晶相、多結晶相、非晶質相の形態を有する窒化物のパッシベーション膜を成膜する工程と、を備えることを特徴とする。このような製造方法によって、本発明のパッシベーション膜を簡易にかつ精度よく作製することが可能となる。

本発明によれば、化合物半導体層のシート抵抗を低減することができ、かつ、この基板を用いたデバイスのオン電流値を高くすることが可能となる化合物半導体基板を低コストで提供することができる。

本発明の一実施の態様に係る化合物半導体基板の層構造を示す概略断面図である。従来の化合物半導体基板及び本発明の一実施の態様に係る化合物半導体基板の、気相成長法における温度とガスの成膜条件を示す概略図であり、図２（a）は、従来の化合物半導体基板の気相成長法における温度とガスの成膜条件を示し、図２（ｂ）、図２（ｃ）は、本発明の一実施の態様に係る化合物半導体基板及び変形実施例に係る化合物半導体基板の気相成長法における温度とガスの成膜条件を示す。

（化合物半導体基板の構造）
以下、本発明を、図面を参照して、より詳細に説明する。図１に、本発明の一実施の態様に係る化合物半導体基板の層構造の概略を示す。図１に示す化合物半導体基板１００は、Ｓｉ単結晶基板１上に、中間層２、化合物半導体層３、複数の相からなるパッシベーション膜４、電極５が順次積層された構造を備えている。

本発明の一実施の態様に係る化合物半導体基板は、下地となる基板と、基板の主面上に形成された中間層と、中間層の主面上に形成された化合物半導体層と、化合物半導体層の主面上に形成された電極と、化合物半導体層の主面と電極との間に形成され、化合物半導体層の主面側から順に単結晶相、多結晶相、非晶質相の形態を有する窒化物のパッシベーション膜と、を備えることを特徴とする。

下地となる基板上に中間層と化合物半導体層を有する構造は、従来から一般に知られている化合物半導体基板の構成である。下地となる基板は安価かつ高純度、高精度のものを使用することで、半導体として要求される諸特性を低コストで満たすことが出来る。好適にはＳｉ単結晶が挙げられるが、これに限定されず、ＳｉＣなどの化合物半導体や各種基板上に単結晶層を気相成長法等で形成した基板でもよい。また中間層としては、異なる基板上に半導体を形成する際に問題となる転位や反りを緩和する目的で、例えば化合物半導体の多層構造を任意の条件で適用することができる。さらに化合物半導体層は、半導体デバイスの設計仕様に応じて、組成や膜厚を任意に設計できる。

なお、本発明の一実施の態様に係る中間層と化合物半導体層は、気相成長法により形成されることが好ましい。例えば、ＭＯＣＶＤ（Ｍｅｔａｌ＿Ｏｒｇａｎｉｃ＿Ｃｈｅｍｉｃａｌ＿Ｖａｐｏｒ＿Ｄｅｐｏｓｉｔｉｏｎ）やＰＥＣＶＤ(Ｐｌａｓｍａ＿Ｅｎｈａｎｃｅｄ＿Ｃｈｅｍｉｃａｌ＿Ｖａｐｏｒ＿Ｄｅｐｏｓｉｔｉｏｎ)法が好適に用いられる。

本発明の一実施の態様に係るパッシベーション膜は、化合物半導体層の主面側から順に単結晶相、多結晶相、非晶質相の形態を有する。

窒化物の化合物半導体層の主面上に、金属または合金によるソース，ドレイン，ゲート電極を形成する場合、適切なパッシベーション膜を有することで、化合物半導体中を電子が移動する際の電荷の空乏領域による抵抗増加を防止することができる。このとき、パッシベーション膜が単結晶相の膜であるよりも、多結晶相または非晶質相のほうが、結晶性が悪いことにより電子の偏在化を抑制する効果が大きいこと、さらに、単一の結晶相で構成されるよりも、複数の相からなるほうが、結晶性の異なる相が連続していることで、その界面近傍での電荷分散効果による作用で、さらに電子の偏在化を抑制する効果が高くなるものと考えられる。従って、本発明の一実施の態様に係る化合物半導体基板においては、複数の相からなるパッシベーション膜を形成する。

そしてさらに、本発明一実施の態様に係る化合物半導体基板においては、複数の相は、化合物半導体層の主面から、順番に単結晶相、多結晶相、非晶質相であることが好ましい。このような構成は、気相成長法により、成膜する原料の濃度と反応温度を調整することで連続的にかつ同一工程内で形成することで実現できるが、上述した相構造は、気相成長装置内で連続して実施するうえで、最も短時間の熱処理で形成される相構造だからである。そして本発明者は、このような相構造とすることにより、パッシベーション膜形成の目的以外の不必要な熱履歴の付加、新たな長時間熱処理による金属汚染や反り、転位の増加が最小限に抑えられ、半導体として好ましい特性を維持できることを見出した。

即ち、通常このような多層構造の膜を化合物半導体層の主面上に形成する場合、膜ごとに気相成長の条件を変更して個別に成膜する、あるいは気相成長を別の装置で実施するということを行う必要があり、工程が煩雑、長期化して、コスト高になる。そして、パッシベーション膜形成における工程では、不必要な熱履歴の付加、基板の反り増大やクラック発生、金属汚染増加などが懸念されるので、できれば回避したい工程である。

そこで本発明者は、化合物半導体層を形成した気相成長工程に続けて、降温段階でパッシベーション膜を形成することを考えたのである。このような方法であれば、新たな気相成長装置も不要が、かつ従来の気相成長工程とほぼ同一の工程数で済むので、不必要な熱履歴の付加、基板の反り増大やクラック発生、金属汚染増加などの懸念は大幅に低減するからである。

またさらに、この降温段階で単結晶相の次に非晶質相を形成しようとすると、成膜温度を十分下げてから原料ガスの供給を再開するという工程を経る必要があるが、この場合不必要にパッシベーション膜形成時間が長くなる。また、単結晶相より先に多結晶相または非晶質相を形成するには、いったん降温して再度昇温するという工程を追加する必要があり、これは基板の反り増大やクラック発生を誘発しやすく、好ましい工程とはいえない。

そこで本発明者は、降温段階で、成膜完了時点の成膜温度から降温完了温度（降温は３００℃以上６００℃以下の範囲で行われる）までの降温レートを制御し、かつ、原料ガスの供給流量を成膜する仮定での供給流量の一定割合に制御して供給することで、単結晶相、多結晶相、非晶質層を一連の工程で順次形成することを考えたのである。

よって、本発明の一実施の態様に係る化合物半導体基板は、上述したようにパッシベーション効果の高い相の異なる３種類の層構造を有する。また、このような構造を有するパッシべーション膜を従来の気相成長工程の延長上で同一装置内において効果的に低コストにて製造できる。

なお、本発明の一実施の態様に係る化合物半導体基板においては、パッシベーション膜は膜厚が１０ｎｍ以上５０ｎｍ以下であることが好ましく、より好適には２０ｎｍ以上３０ｎｍ以下である。

パッシベーション膜厚を１０ｎｍ以上とするのは、パッシベーション膜の膜厚が１０ｎｍ未満では、パッシベーション効果を十分発揮することができないこと、及びこのような薄い膜の膜厚を高精度に制御することが困難なので好ましくないからである。また、パッシベーション膜厚を５０ｎｍ以下とするのは、膜厚が５０ｎｍを越えると、パッシベーション効果はほとんどかわらず、かえって製造コストや基板の反り増加の面から好ましくないからである。

（化合物半導体基板の製造方法）
次に、本発明の一実施の態様に係る化合物半導体基板の製造方法について説明する。本発明の一実施の態様に係る化合物半導体基板の製造方法は、下地となる基板の主面上に気相成長法により順次中間層と化合物半導体層とを成膜する工程と、前記中間層と前記化合物半導体層とを成膜した同一装置内において、引き続き前記化合物半導体層の成膜完了時点の成膜温度から３００℃以上６００℃以下の降温完了温度までの降温レートを１５℃／分以上６０℃／分以下に制御し、かつ、原料ガスの供給流量を化合物半導体層を成膜する工程での原料ガスの流量の１／１００以上１／２５以下で供給してパッシベーション膜を成膜する工程と、を備えることを特徴とする。

本発明の一態様にかかる化合物半導体基板の製造方法は、気相成長装置を用いて気相成長法で実施するが、これにより、必要とする膜を連続して高精度に形成できる。化合物半導体層を成膜するまでの工程は既存の手法にて行われ、所定の成化合物半導体層が完了して引き続き降温工程に入る段階で、同一装置内の同一処理シーケンス内で連続して行われる。これにより、従来の製造プロセスとほぼ同等の処理工程数と熱履歴の付加でパッシベーション膜を形成することが可能となる。

降温は、化合物半導体層の成膜完了時点の成膜温度から３００℃以上６００℃以下の降温完了温度までの降温レートを１５℃／分以上６０℃／分以下で行うことが好ましく、２５℃／分以上４０℃／分以下がさらに好ましい。単結晶相、多結晶相、非晶質相の割合は、降温レートによって調製できるが、１５℃／分未満では単結晶と多結晶が著しく増加して非晶質相とのバランスを保つのが困難になり好ましくない。また、６０℃／分を超えると今度は非晶質相が著しく増加して単結晶相と多結晶相とのバランスを保つのが困難になり、またクラック発生が懸念されるので好ましくない。結果として、降温レートが速すぎても遅すぎても、単結晶相、多結晶相、非晶質相のバランスが大きく崩れるので好ましくなく、上記の降温レートが好ましい。なお降温レートの詳細は、後述する。

また、原料ガスの供給流量は、化合物半導体層を成膜する工程での原料ガスの流量を１としたときに、パッシベーション膜成膜工程においては、１／１００以上１／２５以下の原料ガスを供給することが好ましく、１／６０以上１／３０以下がさらに好ましい。即ち、パッシベーション膜成膜工程においては、原料ガス供給流量は、化合物半導体層を成膜する工程での原料ガスの流量の１／１００以上１／２５以下であることが好ましく、より好適には、１／６０以上１／３０以下である。なおここでは、化合物半導体層と同じ元素組成の気相成長膜をパッシベーション膜として用いる場合にガスの組成と流量比を変更せず、原料ガス総流量を１としたときの相対流量を示している。なお、パッシベーション膜は必ずしも化合物半導体層と同一の組成であることを要しないので、その場合は、組成は異なってもよく、総流量が上記の流量となるように制御する。

化合物半導体層を成膜する工程での原料ガスの流量を１としたときに、パッシベーション膜形成工程での原料ガス流量１／１００未満では、パッシベーション膜自体がほとんど成膜されず、かつ形成された膜は大部分が単結晶相または多結晶相になり好ましくない。一方、原料ガス流量が１／２５を越えると今度は非晶質相が単結晶相または多結晶相に比べて顕著に増大してしまい好ましくない。結果として原料ガスが多すぎても少なすぎても、単結晶相、多結晶相、非晶質相のバランスが大きく崩れるので好ましくなく、上述した１／１００以上１／２５以下の範囲が好ましい。なお原料ガス流料比の詳細は、後述する。

以上述べたように、本発明の一実施の態様に係る化合物半導体基板の製造方法では、降温過程での原料ガスの流量と降温レートを制御することで、パッシベーション効果にすぐれ、かつ必要にして十分な膜厚のパッシベーション膜を形成できる。

（変形実施例）
さらに、本発明の一実施の態様に係る化合物半導体基板の製造方法の変形実施例においては、パッシベーション膜の単結晶相，多結晶相，非晶質相の割合を、降温レートと原料ガスの供給流量の比を多段階に組み合わせることで調製することもできる。これによって、パッシベーション膜で化合物半導体基板のさまざまな特性に対してある程度寄与することができ、基板全体の特性を低コストで制御、向上させることも可能になる。

上述した化合物半導体基板の製造方法において、窒化物のパッシベーション膜４を形成する工程において、降温レートと原料ガスの供給流量の比を多段階に組み合わせて、パッシベーション膜の単結晶相，多結晶相，非晶質相の割合を所望の割合に調製した。

図２は、従来の化合物半導体基板及び本発明の一実施の態様に係る化合物半導体基板の、気相成長法における温度とガスの成膜条件を示す概略図であり、図２（a）は、従来の化合物半導体基板の気相成長法における温度とガスの成膜条件を示し、図２（ｂ）、図２（ｃ）は、本発明の一実施の態様に係る化合物半導体基板及び変形実施例に係る化合物半導体基板の気相成長法における温度とガスの成膜条件を示す。

図２（ｃ）に示すように、本変形実施例においては、降温過程が、連続する第１降温過程、第２降温過程、第３降温過程の３つからなり、それぞれの降温過程における降温レートは異なる。また、第１降温過程、第２降温過程、第３降温過程における原料ガスの供給流量も、それぞれの降温過程に対応して、それぞれ第１ガス供給流量、第２ガス供給流量、第３ガス供給流量で供給され、それぞれのガス供給流量は異なる。

第１降温過程から第３降温過程までの降温レートはそれぞれ異なるが、いずれの降温レートも、１５℃／分以上６０℃／分以下に制御される。また、第１降温過程から第３降温過程における原料ガスの供給流量である第１〜第３ガス供給流量も、化合物半導体層を成膜する工程での原料ガスの流量に対してそれぞれ１／１００以上１／２５以下に制御される。

上述した変形実施例の工程により、パッシベーション膜の単結晶相，多結晶相，非晶質相の割合を所望の割合に調製でき、化合物半導体基板のさまざまな特性に対してある程度寄与することができ、基板全体の特性を低コストで制御、向上させることも可能になる。

以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。

（実施例１）
図１に示すような層構造を備えた化合物半導体基板を、以下の工程により作製した。

まず、直径４インチのＳｉ単結晶を基板１として、これをＭＯＣＶＤ装置にセットし、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス、ＮＨ_３ガスおよびメタンガスを用い、１５００℃での気相成長により厚さ１００ｎｍのＡｌＮ単結晶層を形成した。さらにＡｌＮ単結晶層上に、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス，ＴＭＡガス，ＮＨ_３ガスおよびメタンガスを用い、９５０℃での気相成長により厚さ２００ｎｍのＡｌ_０．２Ｇａ_０．８Ｎの単結晶層を積層させた。そして、上記原料を用いたＡｌＮ単結晶層及び、原料ガスとしてＴＭＧガス、ＮＨ_３ガスを用いたＧａＮの単結晶層を９５０℃にて交互に繰り返し、各１０層、合計２０層積層させて多層構造のバッファ層を形成し、これを中間層２とした。

次に、前記中間層２上に、原料ガスとしてＴＭＧガス，ＮＨ_３ガスを用い、９５０℃での気相成長法により、厚さ１５００ｎｍのＧａＮの単結晶層を積層させ、その上に原料ガスとしてＴＭＧガス，ＴＭＡガス，ＮＨ_３ガスを用い、９５０℃の気相成長法により、厚さ３０ｎｍのＡｌ_０．２５Ｇａ_０．７５Ｎの単結晶層を積層させ、これを化合物半導体層３とした。さらに、化合物半導体層３の成膜終了時点から降温過程にかけて、以下の表１に示す降温レートと原料ガス流量比を制御して、化合物半導体層３と同組成の窒化物のパッシベーション膜４を形成し、化合物半導体基板１００を得た。パッシベーション膜の膜厚は１０ｎｍで、降温レートは３０℃／分、化合物半導体層を成膜する工程での原料ガスの流量を１として、降温過程での原料ガスの供給流量が１／５０になるように制御して、パッシベーション膜を成膜した。なお、以下において、化合物半導体層を成膜する工程での原料ガスの流量に対する降温過程での原料ガスの供給流量を、原料ガス比という。

そして、これらの化合物半導体基板の主面上のシート抵抗を、Ｈａｌｌ測定装置（ナノメトリクス社製）にて基板の３点のシート抵抗を測定した。また、これら化合物半導体基板上に、Ｔｉ／Ａｕでソースとドレインを、Ｎｉ／Ａｕでゲート電極を蒸着法にて形成して、カーブトレーサー（テクトロニクス社製）を用いてオン電流値を計測した。

上記評価の結果を表１に示す。本発明の一態様に係る条件でパッシベーション膜を形成すると、シート抵抗値の低減効果がみられ、かつオン電流値が向上していることがわかる。

同様の降温レート及び原料ガス比で、パッシベーション膜の膜厚を５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍ、５０ｎｍ、６０ｎｍで成膜して、表１に示す比較例２、３及び実施例２〜５を作成した。さらに、降温レートの影響を検証するために、パッシベーション膜の膜厚を２５ｎｍ、原料ガス比を１／５０に固定して、降温レートを１０℃／分、１５℃／分、２５℃／分、４０℃／分、６０℃／分、７０℃／分で実施して、比較例４、５及び実施例６〜９を作成した。またさらに、原料ガス比の影響を検証するために、上述した比較例４、５及び実施例６〜９について、パッシベーション膜の膜厚を２５ｎｍに固定し、原料ガス比を表１のように設定して、比較例６、７及び実施例１０〜１３を作成した。また別に、パッシベーション膜を成膜しない試料を比較例１として用意した。

これらの試料について化合物半導体基板の主面上のシート抵抗を、Ｈａｌｌ測定装置（ナノメトリクス社製）にて基板の３点のシート抵抗を測定した。また、これら化合物半導体基板上に、Ｔｉ／Ａｕでソースとドレインを、Ｎｉ／Ａｕでゲート電極を蒸着法にて形成して、カーブトレーサー（テクトロニクス社製）を用いてオン電流値を計測した。そして、その測定結果を表１にまとめ、総合判定を行った。

表１からも把握されるように、本発明に係る化合物半導体基板の製造方法でパッシベーション膜厚１０ｎｍ以上５０ｎｍ以下（降温レート１５℃／分以上６０℃／分、原料ガス比１／１００以上１／２５以下で成膜）で製造した化合物半導体基板は、シート抵抗が低減され、かつオン電流値が高くなる効果が得られることが理解される。

（効果）
以上説明した、本発明の一実施の態様に係る化合物半導体基板及びその製造方法によれば、化合物半導体層のシート抵抗を低減することができ、かつ、この基板を用いたデバイスのオン電流値を高くすることが可能となる化合物半導体基板を低コストで提供することができる。

１：Ｓｉ単結晶基板
２：中間層
３：化合物半導体層
４：パッシベーション層（パッシべーション膜）
４ａ:単結晶相、４ｂ：多結晶相、４ｃ:非晶質相
５：電極
１００：化合物半導体基板

Claims

下地となる基板と、
前記基板の主面上に形成された中間層と、
前記中間層の主面上に形成された化合物半導体層と、
前記化合物半導体層の主面上に形成された電極と、
前記化合物半導体層の主面と前記電極との間に形成され、前記化合物半導体層の主面側から順に単結晶相、多結晶相、非晶質相の形態を有する窒化物のパッシベーション膜と、を備えることを特徴とする化合物半導体基板。
前記パッシベーション膜は膜厚が１０ｎｍ以上５０ｎｍ以下であることを特徴とする請求項１に記載の化合物半導体基板。
下地となる基板の主面上に気相成長法により順次中間層と化合物半導体層とを成膜する工程と、
前記中間層と前記化合物半導体層とを成膜した同一装置内において、引き続き前記化合物半導体層の成膜完了時点の成膜温度から３００℃以上６００℃以下の降温完了温度までの降温レートを１５℃／分以上６０℃／分以下に制御し、かつ、原料ガスの供給流量を、前記化合物半導体層を成膜する工程での前記原料ガスの流量の１／１００以上１／２５以下で供給して、前記化合物半導体層の主面側から順に単結晶相、多結晶相、非晶質相の形態を有する窒化物のパッシベーション膜を成膜する工程と、を備えることを特徴とする化合物半導体装置に用いる化合物半導体基板の製造方法。