JP2007088252A5 - - Google Patents

Download PDF

Info

Publication number
JP2007088252A5
JP2007088252A5 JP2005275897A JP2005275897A JP2007088252A5 JP 2007088252 A5 JP2007088252 A5 JP 2007088252A5 JP 2005275897 A JP2005275897 A JP 2005275897A JP 2005275897 A JP2005275897 A JP 2005275897A JP 2007088252 A5 JP2007088252 A5 JP 2007088252A5
Authority
JP
Japan
Prior art keywords
layer
field effect
effect transistor
carrier supply
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005275897A
Other languages
English (en)
Other versions
JP2007088252A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005275897A priority Critical patent/JP2007088252A/ja
Priority claimed from JP2005275897A external-priority patent/JP2007088252A/ja
Priority to US11/523,095 priority patent/US7432538B2/en
Priority to CNB2006101278147A priority patent/CN100499162C/zh
Priority to DE102006000477A priority patent/DE102006000477A1/de
Publication of JP2007088252A publication Critical patent/JP2007088252A/ja
Publication of JP2007088252A5 publication Critical patent/JP2007088252A5/ja
Withdrawn legal-status Critical Current

Links

Description

電界効果トランジスタ
本発明は、III族窒化物系化合物半導体の結晶成長によって製造される電界効果トランジスタ(各種のFETやHEMT等)の構成に関する。
従来の電界効果トランジスタにおいては、キャリヤ供給層またはバリア層をAlxGa1-xNから成る半導体結晶層で形成しているが、チャネル層に対する障壁高さを十分に確保するために、この半導体結晶層のアルミニウム組成比xは、通常、0.20〜0.30の間に設定される。そして、この様な設定によって、on抵抗の小さな電界効果トランジスタが製造されている。
また、電界効果トランジスタに生じるリーク電流の低減を図るための従来技術としては、下記の特許文献1や特許文献2などが公知である。
特開2000−277536 特開2005−183551
しかしながら、上記の設定(0.20≦x≦0.30)によってon抵抗の小さな電界効果トランジスタを製造する場合、素子(電界効果トランジスタ)の耐圧性を確保することは難しくなる。これは、AlxGa1-xNから成る半導体結晶層において、アルミニウム組成比xを例えば上記などの様に比較的高く設定すると、半導体結晶層の結晶性が劣化し易くなり、その結果、素子に高い電圧を印加した際にゲートリーク電流が通るリークパスが形成され易くなるためだと考えられる。
また、上記の特許文献1や特許文献2などの従来技術においては、たとえリーク電流の低減を図ることはできても、例えばキャップ層などの様な付加的な構成要素の導入が必須となるので、素子構造や製造プロセスなどが複雑になり易い。このため、これらの従来技術は、素子の高い生産性を確保する上で必ずしも有利な技術とは言えない。
本発明は、上記の課題を解決するために成されたものであり、その目的は、on抵抗と耐圧性の両特性に優れた電界効果トランジスタを製造することである。
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第1の手段は、III族窒化物系化合物半導体より成る半導体結晶層を複数層結晶成長させることにより形成される電界効果トランジスタにおいて、上側の界面またはその近傍にチャネルが生成消滅されるチャネル層Aと、その界面の上に直接積層されたAlxGa1-xN(0.45>x>0.04)から成るキャリヤ供給層Bとを設け、その界面の近傍において、キャリヤ供給層BのバンドギャップエネルギーEBを、チャネル層AのバンドギャップエネルギーEAよりも大きくし、キャリヤ供給層Bのアルミニウム組成比xを、上記の界面からの距離に対して略単調に減少させ、キャリヤ供給層Bは無添加の半導体結晶から形成されていることである。
ただし、界面からの距離に対してアルミニウム組成比xを略単調減少させる設定は、界面からの距離の増大に対して段階的に行っても連続的に行っても良い。また、その変動には意図しない若干の揺らぎ(微小振動など)が含まれていても良い。また、上記のチャネルの生成消滅は、ゲート電圧によって制御可能なものである。
なお、上記のチャネル層Aは、GaN、またはInGaNなどから形成することができる。
また、本発明の第2の手段は、上記の第1の手段において、上記のチャネル層Aを窒化ガリウム(GaN)の半導体結晶から形成することである。
また、本発明の第3の手段は、上記の第2の手段において、上記のチャネル層Aを無添加の半導体結晶から形成することである。
また、本発明の第4の手段は、上記の第1乃至第3の何れか1つの手段において、キャリヤ供給層Bの上記の界面におけるアルミニウム組成比x1を0.15以上0.40以下にすることである。
ただし、より望ましくは、上記のアルミニウム組成比x1は、0.19以上0.25以下が良い。
また、本発明の第5の手段は、上記の第1乃至第4の何れか1つの手段において、キャリヤ供給層Bの上記の界面とは反対側のもう一方の界面におけるアルミニウム組成比x2を0.05以上0.20以下にすることである。
ただし、より望ましくは、上記のアルミニウム組成比x2は、0.13以上0.17以下が良い。
また、本発明の第6の手段は、上記の第1乃至第5の何れか1つの手段において、キャリヤ供給層Bのアルミニウム組成比xを0.20から0.15に、上記の距離に対して略単調に減少させることである。
また、本発明の第7の手段は、上記の第1乃至第6の何れか1つの手段において、電極が形成される層が無添加の半導体結晶から形成されていることである。
また、本発明の第8の手段は、上記の第1乃至第7の何れか1つの手段において、AlNバッファ層を形成した炭化ケイ素(SiC)基板上に形成されていることである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第1の手段によれば、キャリヤ供給層Bのアルミニウム組成比xがチャネル層Aとの界面から遠ざかるにつれて単調に低下するので、チャネル層Aに対するキャリヤ供給層Bの障壁高さを一定以上に確保しつつ、しかもキャリヤ供給層Bのもう一方の界面付近においては、アルミニウム組成比xの低減作用によって、キャリヤ供給層Bの結晶性をも一定以上に高く確保することができる。
したがって、本発明の第1の手段によれば、on抵抗と耐圧性の両特性に優れた電界効果トランジスタを製造することができる。
また、本発明の第2の手段によれば、チャネル層Aが窒化ガリウム(GaN)結晶から形成されるので、チャネル層Aがキャリヤ供給層Bに対して供する結晶成長面は良質かつ平坦になり易い。このため、本発明の第2の手段によれば、素子のon抵抗を低く抑制することができる。
また、本発明の第3の手段によれば、チャネル層Aが無添加の窒化ガリウム(GaN)結晶から形成されるので、チャネル層Aがキャリヤ供給層Bに対して供する結晶成長面は、更により良質かつ平坦になり易い。このため、本発明の第3の手段によれば、更に、素子のon抵抗を低く抑制することができる。
また、本発明の第4の手段によれば、チャネル層Aに対するキャリヤ供給層Bの障壁高さを大きく確保することができるので、素子のon抵抗をより低く減少させることができる。
また、本発明の第5の手段によれば、キャリヤ供給層Bの結晶品質を高く確保することができるので、これによってリーク電流をより低く減少させることができる。
また、本発明の第6の手段によれば、チャネル層Aに対するキャリヤ供給層Bの障壁高さを大きく確保することができると同時に、キャリヤ供給層Bの結晶品質を高く確保することができるので、素子のon抵抗とリーク電流を同時に非常に効果的に低減させることができる。
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
図1は、本実施例1の電界効果トランジスタ100の断面図である。この電界効果トランジスタ100は、結晶成長によってIII族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板101は、厚さ約400μmの炭化シリコン(SiC)から形成されている。この結晶成長基板101の上には、厚さ約200nmのAlNから成るバッファ層102が形成されている。
そして、このバッファ層102の上には厚さ約2μmのアンドープのGaNから成る半導体結晶層103が形成されている。そして、この半導体結晶層103が本発明のチャネル層Aに相当する。また、この半導体結晶層103(チャネル層A)の上には、本発明のキャリヤ供給層Bに相当する厚さ約400ÅのアンドープのAlxGa1-xN(0.15≦x≦0.20)から成る半導体結晶層104が積層されている。
このアルミニウム組成比xは、半導体結晶層103との界面からの距離の増大に対して、0.20から0.15まで単調に減少させる。
この半導体結晶層104(本発明のキャリヤ供給層B)の膜厚(約400Å)は、ゲートON時に両半導体結晶層A,Bの界面近傍に生成されるチャネル層と、下記の個々のオーミック電極(105,107)との間におけるキャリア(電子)のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
また、符号105,106,107はそれぞれ、ソース電極(オーミック電極)、ゲート電極(ショットキー電極)、ドレイン電極(オーミック電極)を示している。各オーミック電極(ソース電極105とドレイン電極107)は、何れもチタン(Ti)から成る膜厚約100Åの薄い金属層を蒸着によって積層し、その上にアルミニウム(Al)から成る膜厚約3000Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、1秒未満のフラッシュアニール処理による約700℃〜900℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極106は、約100Åのニッケル(Ni)から成る金属層を蒸着によって積層し、その上に、金(Au)から成る金属層を更に約3000Å蒸着して形成したショットキー電極である。
以下、上記の電界効果トランジスタ100の製造方法を、本発明の特徴部分である半導体結晶層104(キャリヤ供給層B)を中心に説明する。
上記の電界効果トランジスタ100の各半導体結晶層(半導体結晶層102,103,104)は何れも、有機金属化合物気相成長法(MOVPE)による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス(H2又はN2)と、アンモニアガス(NH3)と、トリメチルガリウム(Ga(CH3)3)と、トリメチルアルミニウム(Al(CH3)3)などである。
ただし、これらの半導体結晶層を結晶成長させる方法としては、上記の有機金属化合物気相成長法(MOVPE)の他にも、分子線気相成長法(MBE)、ハイドライド気相成長法(HVPE)等が有効である。
なお、各半導体結晶層は、以下の結晶成長条件に基づいて結晶成長させた。
1.バッファ層102
(1)結晶成長温度TO : 1140〔℃〕
(2)積層構成 : 単層(膜厚約200nmのAlN)
2.チャネル層A(半導体結晶層103)
(1)結晶成長温度TA : 1140〔℃〕
(2)積層構成 : 単層(膜厚約2μmのGaN)
3.キャリヤ供給層B(半導体結晶層104)
(1)結晶成長温度TB : 1000〔℃〕
(2)積層構成 : 複層(6層)
第1層 : 膜厚約70Å,アルミニウム組成比x=0.20
第2層 : 膜厚約70Å,アルミニウム組成比x=0.19
第3層 : 膜厚約60Å,アルミニウム組成比x=0.18
第4層 : 膜厚約60Å,アルミニウム組成比x=0.17
第5層 : 膜厚約70Å,アルミニウム組成比x=0.16
第6層 : 膜厚約70Å,アルミニウム組成比x=0.15
図2にこの電界効果トランジスタ100のゲートリーク電流の特性を示す。この図2では、一番下のグラフi)が、上記の電界効果トランジスタ100のゲートリーク電流の特性を示しており、その上のグラフii)は、キャリヤ供給層Bを単層の膜厚約400ÅのAl0.15Ga0.85Nから成る半導体結晶層から形成した別のサンプルS2の特性を示している。また、グラフiii)は、キャリヤ供給層Bを単層の膜厚約400ÅのAl0.20Ga0.80Nから成る半導体結晶層から形成した他のサンプルS3の特性を示している。勿論、その他の構成要件については、S2,S3の何れのサンプルにおいても、上記の電界効果トランジスタ100と同等にした。
このリーク電流の測定結果より、上記の電界効果トランジスタ100では、キャリヤ供給層Bを膜厚約400ÅのAl0.15Ga0.85Nから成る単層の半導体結晶層から形成したサンプルS2の場合と比較して、同等以上にリーク電流の抑制効果が得られていることが分かる。また、上記の電界効果トランジスタ100では、キャリヤ供給層Bを膜厚約400ÅのAl0.20Ga0.80Nから成る単層の半導体結晶層から形成した上記のサンプルS3の場合と比較して、リーク電流が1/100以下と極めて効果的に抑制されていることが分かる。
また、上記の電界効果トランジスタ100とサンプルS2,S3について、チャネル層Aとキャリヤ供給層Bの界面におけるシート抵抗を測定したところ、以下の測定結果を得た。
(シート抵抗)
電界効果トランジスタ100 : 約600〔Ω/□〕
サンプルS2 : 約700〔Ω/□〕
サンプルS3 : 約500〔Ω/□〕
以上の実験結果より、電界効果トランジスタ100においては、良好に抑制されたリーク電流値に基づく高い耐圧性と、良好に抑制されたシート抵抗(on抵抗)に基づく高い電気伝導性とが、従来にない非常に良い兼ね合いで、とても合理的に両立されていることが分かる。言い換えれば、図2のグラフi)の様にリーク電流が低く抑制された電界効果トランジスタにおいて、約600〔Ω/□〕程度のシート抵抗を達成することは、従来は必ずしも容易ではなかった。
また、上記のキャリヤ供給層Bにおける複層構造は、上記の6層(第1層〜第6層)の結晶成長時におけるアルミニウム供給ガス(トリメチルアルミニウム(Al(CH3)3))の供給量を僅かに調整するだけで実現することができるものであるから、例えばこの様にして電界効果トランジスタ100を製造する場合には、従来と同等以上の生産性を確保することも容易である。
本発明は、III族窒化物系化合物半導体の結晶成長によって製造可能な電界効果トランジスタ(各種のFETやHEMT等)の設計や製造に大いに有用なものである。
実施例1の電界効果トランジスタ100の断面図 電界効果トランジスタ100のリーク電流特性を示すグラフ
符号の説明
100 : 電界効果トランジスタ
101 : 結晶成長基板(SiC)
102 : バッファ層(AlN)
103 : チャネル層A(GaNから成る半導体結晶層)
104 : キャリヤ供給層B(AlGaNから成る半導体結晶層)
105 : ソース電極(オーミック電極)
106 : ゲート電極(ショットキー電極)
107 : ドレイン電極(オーミック電極)

Claims (8)

  1. III族窒化物系化合物半導体より成る半導体結晶層を複数層結晶成長させることにより形成される電界効果トランジスタにおいて、
    上側の界面またはその近傍にチャネルが生成消滅されるチャネル層Aと、
    前記界面の上に直接積層されたAlxGa1-xN(0.45>x>0.04)から成るキャリヤ供給層Bとを有し、
    前記界面の近傍において、前記キャリヤ供給層BのバンドギャップエネルギーEBは、前記チャネル層AのバンドギャップエネルギーEAよりも大きく、
    前記キャリヤ供給層Bのアルミニウム組成比xは、前記界面からの距離に対して略単調に減少しており、
    前記キャリヤ供給層Bは無添加の半導体結晶から形成されていることを特徴とする電界効果トランジスタ。
  2. 前記チャネル層Aは、窒化ガリウム(GaN)の半導体結晶から形成されていることを特徴とする請求項1に記載の電界効果トランジスタ。
  3. 前記チャネル層Aは、無添加の半導体結晶から形成されていることを特徴とする請求項2に記載の電界効果トランジスタ。
  4. 前記キャリヤ供給層Bの前記界面におけるアルミニウム組成比x1は、0.15以上0.40以下であることを特徴とする請求項1乃至請求項3の何れか1項に記載の電界効果トランジスタ。
  5. 前記キャリヤ供給層Bの前記界面とは反対側のもう一方の界面におけるアルミニウム組成比x2は、0.05以上0.20以下であることを特徴とする請求項1乃至請求項4の何れか1項に記載の電界効果トランジスタ。
  6. 前記キャリヤ供給層Bのアルミニウム組成比xは、0.20から0.15に、前記距離に対して略単調に減少していることを特徴とする請求項1乃至請求項5の何れか1項に記載の電界効果トランジスタ。
  7. 電極が形成される層が無添加の半導体結晶から形成されていることを特徴とする請求項1乃至請求項6の何れか1項に記載の電界効果トランジスタ。
  8. AlNバッファ層を形成した炭化ケイ素(SiC)基板上に形成されていることを特徴とする請求項1乃至請求項7の何れか1項に記載の電界効果トランジスタ。
JP2005275897A 2005-09-22 2005-09-22 電界効果トランジスタ Withdrawn JP2007088252A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005275897A JP2007088252A (ja) 2005-09-22 2005-09-22 電界効果トランジスタ
US11/523,095 US7432538B2 (en) 2005-09-22 2006-09-19 Field-effect transistor
CNB2006101278147A CN100499162C (zh) 2005-09-22 2006-09-20 场效应晶体管
DE102006000477A DE102006000477A1 (de) 2005-09-22 2006-09-21 Feldeffekttransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005275897A JP2007088252A (ja) 2005-09-22 2005-09-22 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2007088252A JP2007088252A (ja) 2007-04-05
JP2007088252A5 true JP2007088252A5 (ja) 2008-01-31

Family

ID=37852846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005275897A Withdrawn JP2007088252A (ja) 2005-09-22 2005-09-22 電界効果トランジスタ

Country Status (4)

Country Link
US (1) US7432538B2 (ja)
JP (1) JP2007088252A (ja)
CN (1) CN100499162C (ja)
DE (1) DE102006000477A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101385132B (zh) * 2006-02-10 2010-10-20 日本电气株式会社 半导体器件
JP5566670B2 (ja) * 2008-12-16 2014-08-06 古河電気工業株式会社 GaN系電界効果トランジスタ
JP5702058B2 (ja) * 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5580009B2 (ja) * 2009-08-28 2014-08-27 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
CN103107179B (zh) * 2012-02-21 2017-04-26 晶元光电股份有限公司 一种发光组件及具有此发光组件的发光装置
TWI484626B (zh) * 2012-02-21 2015-05-11 Formosa Epitaxy Inc 半導體發光元件及具有此半導體發光元件的發光裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP2000277536A (ja) 1999-03-29 2000-10-06 Nec Corp 電界効果トランジスタ
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd 2次元電子ガスを用いた電子デバイス
JP4117535B2 (ja) * 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3733420B2 (ja) * 2002-03-01 2006-01-11 独立行政法人産業技術総合研究所 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
WO2005062745A2 (en) * 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS
JP2005183551A (ja) 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
DE112005001337B4 (de) * 2004-06-10 2010-07-01 Toyoda Gosei Co., Ltd., Nishikasugai-gun Verfahren zur Herstellung eines FET

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
JP4449467B2 (ja) 半導体装置
JP4530171B2 (ja) 半導体装置
JP4381380B2 (ja) 半導体装置及びその製造方法
JP5242156B2 (ja) Iii−v族窒化物系化合物半導体装置、及び電極形成方法
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
JP2010232293A (ja) 半導体装置
WO2011099097A1 (ja) 窒化物半導体装置及びその製造方法
JP2006032749A (ja) 半導体装置とその製造方法
JP2000252458A (ja) 半導体素子
JP2007158143A (ja) ヘテロ接合型電界効果トランジスタ
TW201227960A (en) Compound semiconductor device and method of manufacturing the same
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
US8405067B2 (en) Nitride semiconductor element
JP2007088252A5 (ja)
JP2007088252A (ja) 電界効果トランジスタ
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP5707903B2 (ja) 化合物半導体装置及びその製造方法
JP4682541B2 (ja) 半導体の結晶成長方法
JP2012064977A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP7074282B2 (ja) 高電子移動度トランジスタ
JP4729872B2 (ja) 電界効果トランジスタの製造方法
JP5514231B2 (ja) ヘテロ接合型電界効果トランジスタ
JP2006261474A (ja) 窒化物系半導体デバイス
JP2005353817A (ja) 電界効果トランジスタ及びその製造方法