DE112005001337B4 - Verfahren zur Herstellung eines FET - Google Patents

Verfahren zur Herstellung eines FET Download PDF

Info

Publication number
DE112005001337B4
DE112005001337B4 DE112005001337T DE112005001337T DE112005001337B4 DE 112005001337 B4 DE112005001337 B4 DE 112005001337B4 DE 112005001337 T DE112005001337 T DE 112005001337T DE 112005001337 T DE112005001337 T DE 112005001337T DE 112005001337 B4 DE112005001337 B4 DE 112005001337B4
Authority
DE
Germany
Prior art keywords
layer
crystal growth
barrier layer
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112005001337T
Other languages
English (en)
Other versions
DE112005001337T5 (de
Inventor
Koji Nishikasugai Hirata
Masayoshi Nishikasugai Kosaki
Masanobu Nishikasugai Senda
Naoki Nishikasugi Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004172495A external-priority patent/JP2005353817A/ja
Priority claimed from JP2004176676A external-priority patent/JP4729872B2/ja
Priority claimed from JP2004176675A external-priority patent/JP4682541B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of DE112005001337T5 publication Critical patent/DE112005001337T5/de
Application granted granted Critical
Publication of DE112005001337B4 publication Critical patent/DE112005001337B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Verfahren zur Herstellung eines Feldeffekttransistors, der eine Pufferschicht und eine Barrierenschicht aufweist, von denen jede aus einem Gruppe III-Element/Nitrid-Verbindungshalbleiter ausgebildet ist, und der einen Kanal auf der Grenzflächenseite der Pufferschicht zu der Barrierenschicht aufweist, mit
einem Kristallwachstumsvorgang zum Aufwachsen der Barrierenschicht,
wobei ein Partialdruckverhältnis R für Wasserstoffgas (H2) in einem Trägergas, das Materialgas für die Barrierenschicht trägt, kontinuierlich oder graduell und monoton bezüglich der Zeit t in einem durch die Formel r1 ≥ R ≥ r2 (1 ≥ r1 > 1/4, 1/2 > r2 ≥ 0, r1 > r2) dargestellten Bereich abfällt.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Feldeffekttransistors (beispielsweise verschiedene Arten von FET und HEMT), die durch das Kristallwachstum eines Gruppe III-Element/Nitrid-Verbindungshalbleiters hergestellt werden können.
  • Die Erfindung ist zur Herstellung einer Vorrichtung wie etwa eines Feldeffekttransistors nützlich.
  • Auf diesem Gebiet offenbart die Druckschrift WO 03/049 193 A1 Verfahren zur Herstellung von Nitrid-basierten Transistoren mit Heteroübergang in denen Verspannungen ausbalanciert sind.
  • Ferner offenbart der Artikel H. X. Wang et al.: „Influence of carrier gas an the morphology and structure of GaN layers grown an sapphire substrate by six-wafer metal organic chemical vapor deposition system”, aus dem Journal of Crystal Growth, 2001, Bd. 233, Seiten 681–686, den Einfluss einer Gasmischung aus Wasserstoff und Stickstoff als III-Trägergas auf GaN-Schichten, die unter Hochtemperaturbedingungen aufgewachsen wurden.
  • Als Struktur eines Feldeffekttransistors, der durch das Kristallwachstum eines Gruppe III-Element/Nitrid- Verbindungshalbleiters hergestellt werden kann, sowie als Verfahren zu dessen Herstellung ist im Allgemeinen beispielsweise die in der JP 2003-45 899 A offenbarte konventionelle Technik weithin bekannt.
  • Im Stand der Technik wird oftmals Wasserstoffgas (H2) als Trägergas verwendet, das Materialgas bei einem Vorgang zum Kristallwachstum einer Halbleiterschicht trägt.
  • Die Gründe sind wie folgt.
    • (Grund 1) Die Verwendung von Wasserstoffgas ermöglicht die Bereitstellung einer durch Kristallwachstum ausgebildeten Halbleiterschicht mit ausgezeichneter Kristallinität auf vergleichsweise einfachere Weise als bei der Verwendung eines anderen Trägergases. Dies ist für den Schichtwiderstand der Vorrichtung, die Variation der Vorrichtungseigenschaften und die Ausbeute an Vorrichtungen vorteilhaft.
    • (Grund 2) Durch Verwendung von Wasserstoffgas wird es leichter, die Flachheit einer Grenzfläche zwischen jeder Halbleiterschicht wie etwa einer Pufferschicht und einer Barrierenschicht zu verbessern, oder die Schnelligkeit in der Zusammensetzungsvariation um die Grenzfläche zu verbessern, wenn mit einer Vorrichtung verglichen wird, die ein anderes Trägergas verwendet. Dies ermöglicht den Erhalt und die Bewahrung einer ausgezeichneten Beweglichkeit von Ladungsträgern, die vergleichsweise leicht verschoben werden, was zum Miniaturisieren und Verbessern der Leistungsfähigkeit der Vorrichtung vorteilhaft ist.
  • 12 zeigt eine Schnittansicht eines bekannten Feldeffekttransistors 10. Der Feldeffekttransistor 10 ist eine Halbleitervorrichtung, der durch Abscheiden von Gruppe III-Element/Nitrid-Verbindungshalbleitern in Folge durch Kristallwachstum hergestellt wird, und umfasst eine etwa 0,3 μm dicke AlN-Pufferschicht 2, die auf einem etwa 500 μm dicken Kristallwachstumssubstrat 1 aus Siliziumkarbid (SiC) ausgebildet ist.
  • Eine etwa 2 μm dicke undotierte GaN-Halbleiterschicht 3 ist auf der Pufferschicht 2 ausgebildet, und eine etwa 35 nm dicke undotierte Al0,25Ga0,75N-Halbleiterschicht 4 ist darauf ausgebildet. Die Bezugszeichen 5, 6 und 7 bezeichnen eine Sourceelektrode, eine Gateelektrode bzw. eine Drainelektrode.
  • Weil die Halbleiterschicht 3 und die Halbleiterschicht 4 untereinander verschiedene Halbleiterkristallbestandteile aufweisen, sind die Kristallwachstumsbedingungen zur Bereitstellung einer optimalen Kristallqualität voneinander verschieden. Insbesondere die Wachstumsbedingungen wie etwa die Kristallwachstumstemperatur und der Druck (das heißt der Partialdruck oder der Gesamtdruck jedes Gases) sind wichtig. Bei einem Vorgang für das Kristallwachstum von AlGaN wird beispielsweise die Kristallwachstumstemperatur für eine optimale Kristallqualität im Allgemeinen mit steigendem Aluminiumzusammensetzungsverhältnis größer.
  • Folglich beträgt beispielsweise bezüglich der vorstehend beschriebenen Halbleiterschicht 3 die optimale Kristallwachstumstemperatur etwa 1050°C, und bezüglich der Halbleiterschicht 4 beträgt die optimale Kristallwachstumstemperatur etwa 1150°C, was um 100°C höher als die der Halbleiterschicht 3 ist.
  • Im Allgemeinen war der Kristallwachstumsdruck (Gesamtdruck) der AlGaN-Halbleiterschicht 4 kleiner als der von der GaN-Halbleiterschicht 3 für ein gleichmäßiges Al-Zusammensetzungsverhältnis in der Halbleiterschicht 4.
  • Die nachstehend aufgeführten Druckschriften zeigen weitere konkrete Beispiele für andere bekannte Feldeffekttransistoren:
    • JP 2002-57 158 A
    • JP 2003-45 899 A
    • JP 2002-16 087 A
    • JP 2003-277 196 A
  • Ferner ist als konventioneller Feldeffekttransistor beispielsweise eine Halbleitervorrichtung wie etwa ein HEMT bekannt, der eine undotierte GaN-Schicht als Kanalschicht verwendet. Derartige bekannte Vorrichtungen umfassen jedoch eine unerwünschte leitende Schicht, die um die Grenzfläche ausgebildet ist, die über einer Kristallkeimlingsausbildungsschicht existiert (das heißt eine Gitterkonstantendifferenzrelaxationsschicht). Wenn eine derartige leitende Schicht in einer Vorrichtung ausgebildet wird, kann die Durchbruchfeldstärke der Vorrichtung verschlechtert sein, was nicht wünschenswert ist.
  • Zur Lösung dieses Problems wurde ein in der JP 2002-57158 A gezeigter Feldeffekttransistor entwickelt. Der Feldeffekttransistor umfasst eine Pufferschicht, die auf einer Kristallkeimlingsausbildungsschicht durch Dotieren eines Dotierstoffs aus der Gruppe IIB wie etwa Zn ausgebildet wird, wobei die Pufferschicht eine Halbleiterschicht mit hohem spezifischen Widerstand ist, die kaum Dotierstoffe in eine Kanalschicht streut. Dies ermöglicht dem Feldeffekttransistor eine elektrische Isolation der Vorrichtungen und eine Verbesserung der Durchbruchfeldstärke.
  • Für die Halbleiterschicht mit hohem spezifischen Widerstand, wie sie beispielsweise bei einem Leistungs-HFET verwendet wird, ist eine in der Schrift Seikoh YOSHIDA, „AlGaN/GaN Power FET”, Furukawa Electric Review, Nummer 109, Januar 202 gezeigte undotierte GaN-Schicht gut bekannt. Die undotierte GaN-Schicht wird bei einer Kristallwachstumstemperatur von 1050°C mit einer Dicke von 2 μm abgeschieden, und es wurde berichtet, dass die GaN-Schicht einen spezifischen Schichtwiderstand von mehr als 100 MΩ/cm2 (spezifischer Widerstand: 2 × 104 Ωcm) aufweisen kann.
  • ERFINDUNGSOFFENBARUNG
  • ZU LÖSENDE PROBLEME
  • Durch Verwendung von Wasserstoffgas (H2) als Trägergas kann jedoch die Oberfläche der obersten Halbleiterschicht kaum flach oder glatt ausgebildet werden, was die nachstehend aufgeführten Probleme erzeugt.
    • (Problem 1) Wenn Unregelmäßigkeiten der Rauhigkeit der Oberfläche der Halbleiterschicht im Hinblick auf die zu verbindende. Elektrode zu groß werden, wird eine Ausbildung der Elektrode auf dieser rauen Oberfläche schwierig. Folglich wird eine Verkleinerung der Elektrode verhindert, und die Vorrichtung kann kaum kleiner ausgebildet werden.
    • (Problem 2) Selbst wenn die Elektrode an der vorbestimmten Position ausgebildet wird, können die elektrischen Eigenschaften wie etwa die Verbindungsfestigkeit und die ohmsche Charakteristik nicht ausreichend stabil werden. Es wird schwierig, eine Ausbeute der Vorrichtung zu bewahren, und folglich kann eine Massenproduktion der fraglichen Feldeffekttransistoren kaum bereitgestellt werden.
  • Die Gründe, warum die Oberfläche auf der Halbleiterschicht gemäß vorstehender Beschreibung rau wird, kann an einer Ätzbehandlung bei der Verwendung von Wasserstoffgas (H2) liegen. Zur Beseitigung dieses Problems können folglich andere Elemente wie etwa Stickstoff (N2) als Trägergas zur Ausbildung einer Pufferschicht durch Kristallwachstum verwendet werden, was zu einer Verbesserung der Rauhigkeit auf der Oberfläche der Halbleiterschicht führt. Durch Verwendung dieses Verfahrens können jedoch kaum die beiden gewünschten elektrischen Eigenschaften wie etwa Beweglichkeit und spezifischer Schichtwiderstand gemäß den vorstehend beschriebenen Gründen 1 und 2 gleichzeitig erhalten werden.
  • Wenn eine Kristallwachstumsbedingung verwendet wird, welche die Kristallqualität jeder in 12 gezeigten Halbleiterschicht (3 und 4) beachtet, kann eine hohe Kristallqualität bei jeder Halbleiterschicht bewahrt werden. Durch Verwendung einer derartigen Kristallwachstumsbedingung neigen jedoch die Abscheidungsgegebenheiten um die Grenzflächen dieser beiden Halbleiterschichten (3 und 4) dazu, unruhig zu werden. Kurz gesagt, die Grenzfläche zwischen diesen beiden Schichten wird rau. Dies mag daran liegen, dass Atome, die einstmals die obere Oberfläche der Halbleiterschicht 3 zusammensetzten, gemäß der Variation der Kristallwachstumsbedingung zwischen diesen beiden Schichten sich anreichen.
  • Eine derartige Verschlechterung der Kristallinität neigt dazu, aufgrund eines Ätzens durch das Trägergas aufzutreten. Dies kann anhand der nachstehend angeführten Druckschriften leicht nachvollzogen werden.
    • JP 11-068159 A
    • JP 9-139543 A
    • JP 8-88432 A
  • Eine derartige Rauhigkeit der Grenzfläche neigt dazu, die Ladungsträgerbeweglichkeit innerhalb des Kanals, der ein quasi zweidimensionales Elektronengas bildet, zu verringern, sowie den elektrischen Strom herabzusetzen. Folglich wird die Vorrichtungscharakteristik verschlechtert.
  • Wenn ferner eine Halbleiterschicht mit einem Dotierstoff einer hohen Leitfähigkeit dotiert wird, ist es nicht immer leicht, eine undotierte Schicht mit einer adäquat geringen Dotierstoffkonzentration nach der Ausbildung des hochdotierten Halbleiters abzuscheiden. Der Grund hierfür ist, dass Dotierstoffe in dem Kristallwachstumsofen verbleiben, oder Dotierstoffe in jede der abgeschiedenen Halbleiterschichten diffundieren.
  • Wenn derartige Dotierstoffe in die Halbleiterschicht eingemischt werden, in der ein Kanal auszubilden ist, wird es schwierig, einen Kanal mit hoher Beweglichkeit auszubilden. Der Grund hierfür ist, dass Dotierstoffe in der Halbleiterschicht zum Ausbilden des Kanals sich bewegende Ladungsträger streuen.
  • Demgegenüber kann zur Herstellung einer Halbleitervorrichtung mit hoher Durchbruchsfeldstärke ein spezifischer Schichtwiderstand von 100 MΩ/cm2 nicht ausreichend sein. Folglich kann die bekannte Technik kaum einen Halbleiter mit einer ausreichenden Isolation für die heutzutage erforderte Leistungsfähigkeit bereitstellen. Darüber hinaus gibt es keine Anregung, wie dieses Problem beseitigt werden kann.
  • Die vorliegende Erfindung erfolgte in Anbetracht der vorstehend beschriebenen Nachteile. Somit liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen Feldeffekttransistor mit einem ausgezeichneten spezifischen Schichtwiderstand, der Sicherheit zur Ausbildung einer feinen Elektrode und eine hohe Ladungsträgerbeweglichkeit aufweist, und der für eine hohe Leistungsfähigkeit und eine Miniaturisierung der Vorrichtung optimal ist, zu erzeugen.
  • Zudem wird erfindungsgemäß eine Halbleitervorrichtung mit einer hohen Ladungsträgerbeweglichkeit im Kanal und einer hohen Durchbruchsfeldstärke der Vorrichtung verwirklicht.
  • LÖSUNG
  • Erfindungsgemäß wird die Aufgabe durch den in dem Patentanspruch 1 definierten Gegenstand gelöst.
  • Vorteilhafte Weiterbildungen sind in den abhängigen Patentansprüchen angegeben.
  • Durch das erfindungsgemäße Verfahren kann ein Feldeffekttransistor bereitgestellt werden, der eine Pufferschicht und eine Barrierenschicht umfasst, von denen jede aus einem Gruppe III-Element-Nitrid-Verbindungshalbleiter ausgebildet ist, und der einen Kanal auf der Grenzflächenseite der Pufferschicht zu der Barrierenschicht aufweist, wobei er zumindest insgesamt die nachfolgend beschriebenen zwei Schichten (1) und (2) umfasst.
    • (1) Eine Schicht, die eine abrupte Grenzfläche bereitstellt, welche die unterste Halbleiterschicht in der Barrierenschicht zusammensetzt, und deren Zusammensetzung an der Grenzfläche der Pufferschicht rasch variiert.
    • (2) Eine Schicht, die eine Elektrodenverbindungsebene bereitstellt, welche die oberste Halbleiterschicht in der Barrierenschicht aufbaut, und deren obere Oberfläche flach ausgebildet ist.
  • Im Allgemeinen wird die Barrierenschicht manchmal als Ladungsträgerzufuhrschicht in Bezug genommen, und die Pufferschicht wird manchmal als Basisschicht in Bezug genommen. Die Pufferschicht gemäß der ersten Ausgestaltung der Erfindung bedeutet nicht eine Dünnschichthalbleiterschicht (beispielsweise eine etwa 250 nm dicke AlN-Schicht), die zwischen einer aufgabengemäßen Halbleiterschicht für eine Ausbildung durch Kristallwachstum und einem Kristallwachstumssubstrat zur Beseitigung oder Relaxation einer Differenz der Gitterkonstanten von jenen Schichten auf dem Gebiet des Halbleiterkristallwachstums ausgebildet ist, aber die Pufferschicht (die Basisschicht) nach der ersten Ausgestaltung der Erfindung kann auch eine derartige Halbleiterschicht beinhalten.
  • Wenn beispielsweise ein aus einem GaN-Volumenkristall ausgebildetes Halbleiterwachstumssubstrat angewendet wird, kann es sein, dass keine Probleme hinsichtlich einer Differenz in den Gitterkonstanten existiert, aber die bei der ersten Ausgestaltung beschriebene Pufferschicht (die Basisschicht) benötigt wird. Dabei kann das aus einem GaN-Volumenkristall ausgebildete Kristallwachstumssubstrat als Pufferschicht (Basisschicht) nach der ersten Ausgestaltung der Erfindung wirken.
  • Eine Drainelektrode, eine Sourceelektrode und eine Gateelektrode sind auf der obersten Schicht der Halbleiterschicht ausgebildet. Dabei kann die Gateelektrode durch eine Schicht wie etwa eine Isolationsschicht indirekt ausgebildet sein. Die Struktur jeder Elektrode kann willkürlich gewählt sein, und eine gut bekannte und geeignet gewählte willkürliche Struktur kann in Anbetracht der ohmschen Charakteristik und der Gleichrichtung ausgewählt und verwendet werden. Der erfindungsgemäße Feldeffekttransistor kann von einer beliebigen Bauart eines Feldeffekttransistors wie etwa ein Transistor in Verarmungsbauart und ein Transistor in Anreicherungsbauart durch variierende Bedingungen wie die Dicke der Barrierenschicht sein.
  • Die jeweiligen Bedingungen zur Ausbildung von optimaler Struktur und optimalem Verfahren zur Herstellung des erfindungsgemäßen Feldeffekttransistors sind nachstehend beschrieben.
  • Zur Ausbildung eines Kanals, bei dem die Ladungsträgerbeweglichkeit groß ist, und zur Optimierung der ohmschen Charakteristik der Barrierenschicht um jede ohmsche Elektrode muss das Energieniveau der Ladungsträger vertikal zu der Barrierenschicht (d. h. die Bandlücke jeder Halbleiterschicht) optimiert werden. Und zum Optimieren des Energieniveaus sind zumindest die nachstehend beschriebenen Parameter (1) bis (3) sehr wichtig.
  • (1) Dicke der Halbleiterschicht
  • Insbesondere durch Optimieren der Dicke jeder die Barriereschicht bildenden Halbleiterschicht kann die Barrierenschicht eine geeignete Qualität als Verarmungsschicht aufweisen, und kann für den Tunneleffekt eine optimale Tunneleffizienz der Ladungsträger erzielen. Ferner kann durch Optimieren der Dicke jeder die Barrierenschicht bildenden Halbleiterschicht die Gatespannungssteuerung bezüglich der Ausbildung/des Verschwindens des Kanals geeignet bewahrt werden. Kurz gesagt kann durch Optimieren der Dicke jeder Halbleiterschicht die Elektronenzufuhr verbessert werden, und das Steuern einer Elektronenansammlungsschicht (Kanal) wird leichter.
  • (2) Aluminiumzusammensetzungsverhältnis
  • Durch Optimieren des Aluminiumzusammensetzungsverhältnisses jeder Halbleiterschicht kann die Bandlückenenergie und die Elektronenaffinität jeder Halbleiterschicht optimiert werden. Folglich kann eine ausgezeichnete Kanalstruktur erhalten werden.
  • Die Elektronenaffinität der Barrierenschicht sollte beispielsweise nicht kleiner als die Elektronenaffinität der Pufferschicht sein. Grundsätzlich sollte die Bandlückenenergie der Barrierenschicht größer als die Bandlückenenergie der Pufferschicht sein. Folglich sollte zur Ausbildung sowohl der Barrierenschicht als auch der Pufferschicht unter Verwendung von AlxGa1-xN (0 < x ≤ 1) das Aluminiumzusammensetzungsverhältnis x der Barrierenschicht größer als das Aluminiumzusammensetzungsverhältnis x der Pufferschicht sein. Vorzugsweise kann die Differenz der Bandlückenenergien der Barrierenschicht und der Pufferschicht größer sein. Das Aluminiumzusammensetzungsverhältnis der Barrierenschicht kann ein Parameter zum Optimieren der ohmschen Charakteristik der Barrierenschicht sein.
  • Insbesondere die Halbleiterschicht, die unmittelbar eine ohmsche Elektrode (eine Sourceelektrode und eine Drainelektrode) kontaktiert, kann eine ausgezeichnete ohmsche Charakteristik durch Optimieren ihres Aluminiumzusammensetzungsverhältnisses bewahren.
  • (3) Gegenwart oder Abwesenheit eines Dotierstoffs
  • Durch die Steuerung der Gegenwart, Abwesenheit oder Konzentration von Dotierstoffen (Verunreinigungen), können die Ladungsträgerkonzentration, die Isolation und die ohmschen Eigenschaften jedes Halbleiters optimiert werden. Zum Erzielen einer hohen Beweglichkeit wird zumindest die Halbleiterschicht, welche den Kanal ausbildet, oder um den Kanal existiert, vorzugsweise ohne Dotierstoff dotiert, um ein Streuen der Ladungsträger zu verhindern. Außerdem kann eine Halbleiterschicht, welche einen hohen spezifischen Widerstand erfordert, ohne jeglichen Dotierstoff dotiert sein. Somit kann zumindest die Halbleiterschicht, welche die oberste Schicht der Pufferschicht ist, vorzugsweise eine undotierte Schicht sein.
  • Die Barrierenschicht muss nicht notwendigerweise eine undotierte Schicht sein. Alternativ kann die Barrierenschicht eine n-Schicht sein. Durch Anwenden einer n-Barrierenschicht kann der erfindungsgemäße Feldeffekttransistor mit hoher Qualität mit den vorliegend offenbarten Wirkungen hergestellt werden.
  • Folglich ist das Optimieren jedes Parameters sehr wichtig.
  • Die nachstehend beschriebenen Abwandlungen können ebenfalls durch das erfindungsgemäße Verfahren hergestellt werden.
  • Jede in der erfindungsgemäß herstellbaren Barrierenschicht umfasste Halbleiterschicht kann aus undotiertem AlxGa1-xN (0 < x ≤ 1) ausgebildet sein.
  • Jede in der erfindungsgemäß herstellbaren Barrierenschicht umfasste Halbleiterschicht kann aus undotiertem AlxGa1-xN (0,15 ≤ x ≤ 0,3) ausgebildet sein.
  • Das Aluminiumzusammensetzungsverhältnis x jeder umfassten Halbleiterschicht gemäß der Abscheidungsreihenfolge kann im Wesentlichen monoton abnehmen.
  • Dabei bezeichnet der Ausdruck „im Wesentlichen monoton abnehmen” die nachfolgend angegebene Abnahmebedingung. Das heißt, wenn eine Funktion z = f(N), bei der eine Zahl N eine unabhängige Variable und N1 und N2 willkürliche Zahlen aus der Menge für N bezeichnen, durch die Formel „N1 < N2 → f(N1) ≥ f(N2)” wiedergegeben wird, ist die Funktion f im weitesten Sinne eine monoton abnehmende Funktion, und die abhängige Variable z nimmt mit der Zahl N monoton ab. Folglich ist das Anordnen eines Aluminiumzusammensetzungsverhältnisses x für alle oder einen Teil der jeweiligen die Barrierenschicht bildenden Halbleiterschichten auf einen gleichen Wert ebenfalls möglich.
  • Wenn die Zahl N durch eine kontinuierliche Variable wie etwa die Zeit t ersetzt wird, kann die vorstehend beschriebene Formel gleichermaßen angewendet werden. Genauer, wenn die Formel „t1 < t2 → z1 = f(t1) ≥ z2 = f(t2) bezüglich einer willkürlichen Zeit t1 und t2 in einem vorbestimmten Bereich erfüllt ist, fällt die abhängige Variable z gleichermaßen mit der unabhängigen Variablen t monoton ab.
  • Die erfindungsgemäß herstellbare Barrierenschicht kann eine unten ausgebildete erste Schicht einer Barrierenschicht und eine auf der oberen Fläche der ersten Schicht der Barrierenschicht abgeschiedene zweite Schicht einer Barrierenschicht aufweisen.
  • Dabei ist die erste Schicht der Barrierenschicht eine Schicht zur Bereitstellung einer abrupten Grenzfläche, und die zweite Schicht der Barrierenschicht ist eine Schicht zur Bereitstellung einer Elektrodenverbindungsebene.
  • Die Dicke d1 der ersten Schicht der Barrierenschicht und die Dicke d2 der zweiten Schicht der Barrierenschicht kann zu 10 nm ≤ d1 ≤ 30 nm, 10 nm ≤ d2 ≤ 30 nm und 30 nm ≤ d1 + d2 ≤ 60 nm angeordnet werden.
  • Die oberste Schicht der Pufferschicht kann aus undotiertem GaN ausgebildet sein. Dabei kann die Pufferschicht eine Einzelschichtstruktur aufweisen. Zu diesem Zeitpunkt stellt die Pufferschicht selbst die oberste Schicht der Pufferschicht dar.
  • Die Erfindung ist ein Verfahren zur Herstellung eines Feldeffekttransistors, der eine Pufferschicht und eine Barrierenschicht aufweist, von denen jede aus einem Gruppe III-Element/Nitrid-Verbindungshalbleiter ausgebildet ist, und einen Kanal auf der Grenzflächenseite der Pufferschicht zu der Barrierenschicht aufweist, welches einen Kristallwachstumsvorgang zum Aufwachsen der Barrierenschicht aufweist, wobei ein Partialdruckverhältnis R für Wasserstoffgas (H2) in dem Trägergas, das Materialgas für die Barrierenschicht trägt, im Wesentlichen kontinuierlich oder im Wesentlichen graduell und im Wesentlichen monoton mit der Zeit t in einem durch die Formel r1 ≥ R ≥ r2 (1 ≥ r1 > 1/4, 1/2 > r2 ≥ 0, r1 > r2) dargestellten Bereich abfällt.
  • Noch bevorzugter kann das Partialdruckverhältnis R des Gases im Wesentlichen kontinuierlich oder im Wesentlichen graduell und im Wesentlichen monoton mit der Zeit t bei dem Kristallwachstumsvorgang zum Aufwachsen der Barrierenschicht in einem durch die Formel r1 ≥ R ≥ r2 (1 ≥ r1 > 1/2, 1/4 > r2 ≥ 0) präsentierten Bereich monoton abfallen.
  • Die Barrierenschicht kann insgesamt m + 1 Halbleiterschichten aufweisen, von denen jede aus undotiertem AlxGa1-xN (0 < x ≤ 1) ausgebildet ist, indem das Partialdruckverhältnis R des Gases bei der achten Ausgestaltung der Erfindung m mal (m ≥ 1) graduell verringert wird.
  • Die Barrierenschicht kann eine Zweischichtstruktur aufweisen, mit einer zunächst abgeschiedenen ersten Schicht einer Barrierenschicht, die durch Kristallwachstum unter Verwendung von Wasserstoffgas (H2) als Hauptträgergas aufgewachsen wird, und eine darauf abgeschiedene zweite Schicht einer Barrierenschicht, die durch Kristallwachstum unter Verwendung eines Edelgases oder eines Inertgases mit Stickstoffgas (N2) als Hauptträgergas aufgewachsen ist.
  • Durch die Verwendung der vorstehend beschriebenen Ausgestaltungen können die vorstehend angeführten Nachteile effektiv und rational beseitigt werden.
  • WIRKUNGEN DER ERFINDUNG
  • Die durch die vorliegende Erfindung erhaltenen Wirkungen sind wie folgt.
  • Die erfindungsgemäß herstellbare Schicht zur Bereitstellung einer abrupten Grenzfläche ermöglicht die Beibehaltung einer ausgezeichneten Kristallinität der Barrierenschicht, und die Halbleiterkristallzusammensetzung um die Schnittstelle zwischen der Barrierenschicht und der Pufferschicht variiert rasch.
  • Ferner ermöglicht die erfindungsgemäß herstellbare Schicht zur Bereitstellung einer Elektrodenverbindungsebene die Bewahrung einer ausgezeichneten Flachheit und Glattheit der Oberfläche der Barrierenschicht.
  • Die Bewahrung der Zusammensetzungsflexibilität um die Schnittstelle zwischen der erfindungsgemäß herstellbaren Barrierenschicht und der Pufferschicht ist für die Unterdrückung einer Ladungsträgerbeweglichkeitsreduktion effektiv, welche durch eine Ladungsträgerstreuung begründet ist, wenn die Ladungsträger den Kanal durchqueren.
  • Folglich kann aufgrund der Beweglichkeit der Ladungsträger, die sich in dem um die Grenzfläche ausgebildeten Kanal bewegen, jede Art von elektrischer Eigenschaft wie etwa der spezifische Schichtwiderstand des Feldeffekttransistors ausgezeichnet hergestellt werden. Zudem können Flachheit und Glattheit der Oberfläche der Barrierenschicht ausgezeichnet bewahrt werden, was die Anhaftung der Gateelektrode verbessert. Folglich wird die Anhaftung der Gateelektrode verbessert, und die Steuerung des Feldeffekts durch Anlegen einer Gatespannung kann leicht verbessert werden.
  • Gemäß der erfindungsgemäß herstellbaren Barrierenschicht kann eine größere Bandlückenenergie erhalten werden. Die Pufferschicht muss nicht notwendigerweise einen Indium enthaltenden Halbleiterkristall aufweisen, um eine größere Differenz zwischen der Bandlückenenergie der Barrierenschicht und der Bandlückenenergie der Pufferschicht zu erhalten. Folglich wird die Grenzfläche zwischen der erfindungsgemäß herstellbaren Barrierenschicht und der Pufferschicht kaum rau. Kurz gesagt kann die Grenzfläche zwischen der Barrierenschicht und der Pufferschicht aufgrund der Synergie der Vorgänge und Wirkungen gemäß dem erfindungsgemäß herstellbaren Feldeffektransistor sicherer flach und glatt ausgebildet werden, was eine sicherere Beibehaltung einer ausgezeichneten Ladungsträgerbeweglichkeit ermöglicht.
  • Darüber hinaus ist die Ausbildung der erfindungsgemäß herstellbaren Barrierenschicht als undotierte Schicht nützlich, um eine bevorzugte Durchbruchsfeldstärke der Halbleitervorrichtung zu erhalten.
  • Wenn ein Halbleiterkristall mit Indium (In) durch Kristallwachstum ausgebildet wird, neigt die Grenzfläche zwischen dem Halbleiterkristall und der anderen darauf abgeschiedenen Halbleiterschicht dazu, rauh zu werden. Dies kann anhand der nachstehend aufgeführten Druckschriften leicht verstanden werden.
    • JP 11-068159 A
    • JP 9-139543 A
    • JP 8-88432 A
  • Bei dem erfindungsgemäß herstellbaren Feldeffekttransistor wird die Optimierung der Potentialkurve um den Kanal möglich oder leichter. Insbesondere die untere Grenze des Aluminiumzusammensetzungsverhältnisses ist zum sicheren Ausbilden des Kanals notwendig, und die obere Grenze des Aluminiumzusammensetzungsverhältnisses ist für den Erhalt einer ausgezeichneten ohmschen Elektrode notwendig. Die Differenz zwischen der Bandlückenenergie der erfindungsgemäß herstellbaren Barrierenschicht und der Bandlückenenergie der Pufferschicht kann größer gehalten werden. Folglich wird eine Optimierung der Potentialkurve um den Kanal möglich und leichter. Insbesondere kann die Halbleiterschicht, mit der die ohmsche Elektrode unmittelbar verbunden ist, durch die Optimierung der Elektronenaffinität leicht eine ausgezeichnete ohmsche Charakteristik bewahren.
  • Die erfindungsgemäß herstellbare Barrierenschicht kann eine Zweischichtstruktur aufweisen. Genauer bildet die erste Schicht der Barrierenschicht die Schicht für die Bereitstellung einer abrupten Grenzfläche aus, und die zweite Schicht der Barrierenschicht bildet die Schicht zur Bereitstellung einer Elektrodenverbindungsebene aus. Das heißt, die Barrierenschicht mit einer Schicht zur Bereitstellung der abrupten Grenzfläche und der Schicht zur Bereitstellung einer Elektrodenverbindungsebene mit einem jeweils verschiedenen Vorteil kann durch Abscheidung von minimalen Schichten erhalten werden.
  • Kurz gesagt, die Verwendung dieser Struktur ist der leichteste Weg zur Bereitstellung des erfindungsgemäß herstellbaren Feldeffekttransistors. Folglich kann der erfindungsgemäß herstellbare Feldeffekttransistor effektiv hergestellt werden, der bedeutend vorteilhaft für eine Miniaturisierung und eine hohe Leistungsfähigkeit ist.
  • Die Gesamtdicke der erfindungsgemäß herstellbaren Barrierenschicht kann optimiert werden, und die ohmsche Charakteristik der erfindungsgemäß herstellbaren Barrierenschicht kann ebenfalls optimiert werden. Aber wenn die Schicht für die Bereitstellung der Elektrodenverbindungsebenen (die zweite Schicht der Barrierenschicht) zu dünn ist, wird die Oberfläche der Barrierenschicht kaum flach und glatt. Weil eine Unebenheit bei der Dicke jeder abgeschiedenen Schicht dazu neigt, einen schlechten Einfluss auf die Vorrichtungscharakteristik zu nehmen, erfordert dies Beachtung.
  • Ferner kann zur Bereitstellung einer hohen Beweglichkeit zumindest die Halbleiterschicht, in der der Kanal auszubilden ist, ohne Dotierstoffe dotiert sein, um eine Streuung der Ladungsträger zu vermeiden. Außerdem kann die einen hohen spezifischen Widerstand erfordernde Halbleiterschicht nicht mit Dotierstoffen dotiert sein. Folglich ist insbesondere die Halbleiterschicht, die zumindest die oberste Schicht der Pufferschicht ausbildet, vorzugsweise eine undotierte Schicht.
  • Die oberste Schicht der Pufferschicht kann aus GaN ausgebildet sein. Wenn also die oberste Schicht der Pufferschicht aus einem Halbleiter ausgebildet ist, der kein Indium enthält (AlxGa1-xN (0 ≤ x < 1)), kann die Bandlückenenergie der obersten Schicht minimiert werden. Nach vorstehender Beschreibung wird Indium (In) zur Ausbildung der obersten Schicht nicht verwendet, um eine Rauhigkeit der Grenzfläche zwischen der Pufferschicht und der erfindungsgemäß herstellbaren Barrierenschicht zu vermeiden. Folglich ist GaN ein Halbleiter, welcher die minimale Bandlückenenergie bereitstellt.
  • Erfindungsgemäß verringert sich das Partialdruckverhältnis R des Gases monoton graduell oder kontinuierlich beim Kristallwachstumsvorgang. Aufgrund dessen wird es möglich oder leichter, einen Feldeffekttransistor herzustellen, der eine gleichwertige Vorrichtungsleistungsfähigkeit aufweist, und eine Barrierenschicht mit Einzelschichtstruktur umfasst. Zur Herstellung eines Feldeffekttransistors mit einer Barrierenschicht mit Einzelschichtstruktur kann beispielsweise der vorstehend angeführte Partialdruck R des Gases monoton, homogen und kontinuierlich verringert werden.
  • Der Grund für die gute Anwendbarkeit der Erfindung nach vorstehender Beschreibung ist, dass die vorstehend beschriebene Schicht zur Bereitstellung einer abrupten Grenzfläche umso besser ausgebildet werden kann, je höher das Partialdruckverhältnis R des Gases ist. Dabei wirkt die rasche Variation der Grenzfläche vorteilhaft für die Beweglichkeit der sich im Kanal bewegenden Elektronen. Zudem wirkt die flache oder glatte Oberfläche der Grenzfläche vorteilhaft, weil eine Miniaturisierung der Elektrode im Vergleich zu einer bekannten Elektrode ermöglicht oder erleichtert wird.
  • Das Partialdruckverhältnis R des Gases kann sich graduell m mal und monoton verringern, und das ermöglicht die Herstellung eines ausgezeichneten Feldeffekttransistors.
  • Je höher das Partialdruckverhältnis R des Gases ist, umso ausgezeichneter kann die Schicht für die Bereitstellung der abrupten Grenzfläche ausgebildet werden. Je kleiner das Partialdruckverhältnis R des Gases ist, umso ausgezeichneter kann die Schicht zur Bereitstellung der Elektrodenverbindungsebene ausgebildet werden. Folglich kann ein Feldeffekttransistor mit einer bemerkenswert ausgezeichneten Vorrichtungscharakteristik erhalten werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Schnittansicht eines Feldeffekttransistors gemäß dem ersten Ausführungsbeispiel der Erfindung.
  • 2 zeigt eine grafische Darstellung der Zufuhr von Trägergas bei dem ersten Ausführungsbeispiel.
  • 3 zeigt Mikroskopaufnahmen jeder Oberfläche, wenn die Schicht 1042 eine Dicke von d2 aufweist.
  • 4A zeigt eine grafische Darstellung des Zusammenhangs zwischen der Dicke d2 der Schicht 1042 und der Rauhigkeit ihrer Oberfläche.
  • 4B zeigt eine grafische Darstellung des Zusammenhangs zwischen der Dicke d2 der Schicht 1042 und dem spezifischen Schichtwiderstand.
  • 5 zeigt eine Schnittansicht eines Feldeffekttransistors 200 gemäß dem zweiten Ausführungsbeispiel der Erfindung.
  • 6 zeigt Mikroskopaufnahmen jeder Oberfläche, wenn die Schicht 2042 eine Dicke von d2 aufweist.
  • 7A zeigt eine grafische Darstellung des Zusammenhangs zwischen der Dicke d2 der Schicht 2042 und der Rauhigkeit ihrer Oberfläche.
  • 7B zeigt eine grafische Darstellung des Zusammenhangs zwischen der Dicke d2 der Schicht 2042 und dem spezifischen Schichtwiderstand.
  • 8 zeigt eine grafische Darstellung der Zufuhr von Trägergas bei dem abgewandelten Ausführungsbeispiel 1.
  • 9 zeigt eine grafische Darstellung der Zufuhr von Trägergas bei dem abgewandelten Ausführungsbeispiel 2.
  • 10 zeigt eine Schnittansicht eines Feldeffekttransistors 100 gemäß einem nicht beanspruchten Vergleichsbeispiel (drittes Beispiel).
  • 11 zeigt eine Tabelle der Kristallwachstumsbedingungen für die Halbleiterschichten A und B bei dem Feldeffekttransistor 100.
  • 12 zeigt eine Schnittansicht eines bekannten Feldeffekttransistors 10.
  • 13 zeigt eine Schnittansicht einer Probe 10 mit einer undotierten Halbleiterschicht 13 mit hohem spezifischem Widerstand gemäß einem nicht beanspruchten Vergleichsbeispiel (viertes Beispiel).
  • 14 zeigt eine grafische Darstellung des Zusammenhangs zwischen der Kristallwachstumstemperatur der Halbleiterschicht 13 mit hohem spezifischem Widerstand und dem elektrischen Leckstrom.
  • 15 zeigt eine grafische Darstellung des Zusammenhangs zwischen der Kristallwachstumstemperatur der Halbleiterschicht 13 mit hohem spezifischem Widerstand und der Halbwertbreite.
  • 16 zeigt eine Schnittansicht einer Probe 20 mit einer undotierten Halbleiterschicht 23 mit hohem spezifischem Widerstand gemäß einem nicht beanspruchten Vergleichsbeispiel (fünftes Beispiel).
  • 17A zeigt eine grafische Darstellung des Zusammenhangs zwischen der Wachstumsrate der Halbleiterschicht 23 mit hohem spezifischem Widerstand und dem elektrischen Leckstrom.
  • 17B zeigt eine Tabelle des Zusammenhangs zwischen der Wachstumsrate der Halbleiterschicht 23 mit hohem spezifischem Widerstand und dem elektrischen Leckstrom.
  • 18 zeigt eine Schnittansicht eines Feldeffekttransistors 600 gemäß einem nicht beanspruchten Vergleichsbeispiel (sechstes Beispiel).
  • 19 zeigt eine Schnittansicht eines Feldeffekttransistors 700 gemäß einem nicht beanspruchten Vergleichsbeispiel (siebtes Beispiel).
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Edelgas (He, Ne, Ar, Kr, Xe, Rn), Stickstoffgas (N2) oder eine Mischung aus diesen Gasen kann als Inertgas für das Kristallwachstum der Barrierenschicht verwendet werden. Die Mischung aus diesen als Inertgas verwendeten Gasen kann ein willkürliches Mischverhältnis aufweisen. Wenn Wasserstoffgas (H2), Stickstoffgas (N2) oder ein Edelgas als Hauptträgergas (das heißt als Hauptbestandteil des Trägergases) verwendet wird, kann die Erfindung erhalten werden, selbst wenn etwas oder eine Menge eines anderen Gases in das Trägergas gemischt ist, solange jegliches unerwünschte Atom oder Element weder verbleibt noch in den aufzuwachsenden Halbleiterkristall einmischt.
  • Als Material für das in dem erfindungsgemäß herstellbaren Feldeffekttransistor enthaltene Kristallwachstumssubstrat kann Siliziumkarbid (SiC) in Anbetracht der thermischen Stabilität und der Wärmeabstrahlung das Bevorzugteste sein. Betrachte man ferner die Herstellungskosten, kann auch Saphir oder Silizium (Si) verwendet werden. Obwohl in Anbetracht der Wärmestabilität und der Wärmeabstrahlung ein GaN-Substrat nicht so bevorzugt ist, kann eine Verwendung des GaN-Substrates ein Ausführen der Erfindung nicht in besonderer Weise vermeiden.
  • Eine ohmsche Elektrode und eine Schottky-Elektrode können durch einen willkürlichen gut bekannten Vorgang ausgebildet werden. Die ohmsche Elektrode kann beispielsweise gemäß vorstehender Beschreibung auf der obersten Schicht der Barrierenschicht durch eine dünne Isolationsschicht ausgebildet sein.
  • Die Erfindung ist nachstehend unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben.
  • Die Erfindung ist jedoch nicht auf eines der nachstehend beschriebenen Ausführungsbeispiele beschränkt zu verstehen.
  • [Ausführungsbeispiel 1]
  • 1 zeigt eine Schnittansicht eines erfindungsgemäß herstellbaren Feldeffekttransistors 100 gemäß dem ersten Ausführungsbeispiel. Der Feldeffekttransistor 100 ist eine Halbleitervorrichtung, die durch Abscheiden von III-Element/Nitrid-Verbindungshalbleiterschichten in Folge durch Kristallwachstum ausgebildet wird, und ein Kristallwachstumssubstrat 101 ist aus Saphir mit einer Dicke von etwa 300 μm ausgebildet. Auf dem Kristallwachstumssubstrat 101 ist eine etwa 40 nm dicke Indiumnitridschicht 102 aus AlN ausgebildet. Die AlN-Schicht 102 relaxiert die Fehlanpassung der Gitterkonstanten zwischen dem Kristallwachstumssubstrat 101 und einer auf der AlN-Schicht 102 ausgebildeten Halbleiterschicht 103.
  • Auf der AlN-Schicht 102 ist eine etwa 2 μm dicke undotierte GaN-Halbleiterschicht 103 ausgebildet. Die Halbleiterschicht 103 und die AlN-Schicht 102 sind nachstehend allgemein als Pufferschicht bezeichnet. Die Pufferschicht (mit der Schicht 102 und der Schicht 103) ist eine Halbleiterschicht, die auch als Pufferschicht bezeichnet ist.
  • Ferner ist auf der Halbleiterschicht 103 eine etwa 40 nm dicke undotierte Al0,2Ga0,8N-Halbleiterschicht 104 ausgebildet. Die Dicke (von etwa 40 nm) der Halbleiterschicht 104 ist so bestimmt, dass ein Tunneleffekt von Ladungsträgern (Elektronen) von einer ohmschen Elektrode (105 und 107) in einen auf der Grenzfläche zwischen der Barrierenschicht und der Pufferschicht oder zwischen einer Schicht 1041 und der Schicht 103 ausgebildeten Kanal sicher und bevorzugt wird.
  • Die Halbleiterschicht 104 umfasst insgesamt zwei Schichten, oder eine etwa 30 nm dicke Schicht 1041 für die Bereitstellung einer abrupten Grenzfläche und eine etwa 10 nm dicke Schicht 1042 zur Bereitstellung einer Elektrodenverbindungsebene. Jede dieser beiden Schichten ist aus einem undotierten Al0,2Ga0,8N-Halbleiter ausgebildet. Die Schicht 1041 für die Bereitstellung einer abrupten Grenzfläche ist durch Kristallwachstum unter Verwendung von H2 als Trägergas aufgewachsen, und die Schicht 1042 für die Bereitstellung einer Elektrodenverbindungsebene ist durch Kristallwachstum unter Verwendung von N2 als Trägergas aufgewachsen.
  • Die Bezugszeichen 105, 106 und 107 bezeichnen eine Sourceelektrode (ohmsche Elektrode), eine Gateelektrode (Schottky-Elektrode), und eine Drainelektrode (ohmsche Elektrode). Jede ohmsche Elektrode (die Sourceelektrode 105 und die Drainelektrode 107) ist durch Abscheidung einer etwa 100 Å dicken Metalldünnschicht aus Titan (Ti) durch Gasphasenabscheidung und einer weiteren Abscheidung von einer etwa 3000 Å dicken Metallschicht aus Aluminium (Al) durch Gasphasenabscheidung ausgebildet. Diese ohmschen Elektroden haften ausgezeichnet aneinander an, und sind durch Wärmebehandlung mit einem Blitzausheilvorgang für weniger als 1 Sekunde unter einer Temperatur von 700°C bis 900°C legiert. Die Gateelektrode 106 ist eine Schottky-Elektrode, die durch Abscheidung einer etwa 100 Å dicken Metallschicht aus Nickel (Ni) durch Gasphasenabscheidung und eine weitere Abscheidung einer etwa 3000 Å dicken Metallschicht aus Gold (Au) durch Gasphasenabscheidung ausgebildet ist.
  • Nachstehend ist ein Verfahren zur Herstellung des Feldeffekttransistors 100 beschrieben, wobei auf die Haupteigenschaften der Erfindung (die Halbleiterschichten 1041 und 1042) Bezug genommen wird.
  • Jede Halbleiterschicht (die Halbleiterschichten 102, 103 und 104) bei dem Feldeffekttransistor 100 ist durch (nachstehend als MOVPE abgekürzte) metallorganische Gasphasenepitaxie genannte Gasphasenkristallwachstum ausgebildet. Die nachstehend aufgeführten Gase wurden verwendet: ein Trägergas (H2 oder N2), Ammoniakgas (NH3), Trimethylgallium (Ga(CH3)3) und Trimethylaluminium (Al(CH3)3).
  • Bei dem vorliegenden Ausführungsbeispiel wird metallorganisches Gasphasenwachstum (MOVPE) als Verfahren für das Kristallwachstum der Halbleiterschicht verwendet. Als weitere Wachstumsverfahren sind Molekularstrahlepitaxie (MBE) und das Halogenidgasphasenwachstum (HVPE) nützlich.
  • 2 stellt die Trägergaszufuhrmenge dar, wenn die Barrierenschicht 104 (d. h. die Schicht 1041 für die Bereitstellung einer abrupten Grenzfläche und die Schicht 1042 für die Bereitstellung einer Elektrodenverbindungsebene) bei dem ersten Ausführungsbeispiel ausgebildet wird. Die Ordinatenachse in der grafischen Darstellung in 2 zeigt das Partialdruckverhältnis R des Wasserstoffgases (H2) im Trägergas, und die Abszissenachse zeigt die Kristallwachstumszeit. Der Zeitpunkt t = 0 repräsentiert die Startzeit des Kristallwachstums für die Schicht 1041 zur Bereitstellung einer abrupten Grenzfläche, und die Zeit t = t1 repräsentiert die Endzeit des Kristallwachstums der Schicht 1042 zur Bereitstellung einer Elektrodenverbindungsebene.
  • Zudem wird die Barrierenschicht 104 gemäß den nachstehend angeführten Wachstumsbedingungen abgeschieden.
  • (Kristallwachstumsbedingungen der Barrierenschicht 104)
    • (1) Die Schicht 1041 zur Bereitstellung einer abrupten Grenzfläche
    • (a) Trägergas: H2 (R ≅ 1)
    • (b) Kristallwachstumstemperatur: 1000 [°C]
    • (c) Kristallwachstumsdruck: 1013 [hPa] (Gesamtdruck im Kristallwachstumsofen)
    • (2) Die Schicht 1042 für die Bereitstellung einer Elektrodenverbindungsebene
    • (a) Trägergas: N2 (R ≅ 0)
    • (b) Kristallwachstumstemperatur: 1000 [°C]
    • (c) Kristallwachstumsdruck: 1013 [hPa] (Gesamtdruck im Kristallwachstumsofen)
  • 3 zeigt fünf Arten von mikroskopischen Aufnahmen (d2 = 0 Å–400 Å) des Oberflächenbildes (der Oberflächenmorphologie) der Schicht 1042 für die Bereitstellung einer Elektrodenverbindungsebene, die durch ein Rasterkraftmikroskop (AFM) unter Verwendung der Dicke d2 der Schicht 1042 für die Bereitstellung einer Elektrodenverbindungsebene als Parameter aufgenommen wurden, wenn die Gesamtdicke der Barrierenschicht 104 (= d1 + d2) auf 400 Å fixiert ist. Dabei und im Folgendem gibt, dass 1 Å ≙ 0,1 nm ist.
  • 4A zeigt den Zusammenhang zwischen der Dicke d2 der Schicht 1042 für die Bereitstellung der Elektrodenverbindungsebene und der Rauhigkeit jeder Oberfläche. Die Ordinatenachse repräsentiert den normalisierten quadratischen Mittelwert des Rauhigkeitswellenmusters der Oberfläche der Schicht für die Bereitstellung einer Elektrodenverbindungsebene 1042 in einer bestimmten Richtung durch Verwendung des Werts d2 = 0 Å (d. h. normalisierte Rauhigkeit der Oberfläche = 1), oder wenn die gesamte Barrierenschicht 1044 lediglich mit der Schicht 1041 für die Bereitstellung einer abrupten Grenzfläche mit einer Dicke von etwa 400 Å als Standardwert ausgebildet ist.
  • 4B zeigt eine grafische Darstellung des Zusammenhangs zwischen dem normalisierten Wert des spezifischen Schichtwiderstands des Feldeffekttransistors 100 vor der Ausbildung der Gateelektrode 106 und der Dicke d2 durch Verwendung des Werts d2 = 0 Å (d. h. normalisierter Wert des spezifischen Schichtwiderstands = 1) als Standardwert wie bei 4A.
  • Wenn gemäß diesen grafischen Darstellungen die gesamte Dicke der Barrierenschicht 104 400 Å beträgt, liegt die Dicke d2 der Schicht 1042 für die Bereitstellung der Elektrodenverbindungsebene vorzugsweise in einem Bereich von 100 Å bis 300 Å, noch bevorzugter von 150 Å bis 200 Å.
  • Durch Ausbildung der Barrierenschicht 104 gemäß den vorstehend beschriebenen Bedingungen kann der Feldeffekttransistor 100 nach dem ersten Ausführungsbeispiel der Erfindung ausgezeichnete elektrische Eigenschaften bewahren, wie etwa den spezifischen Schichtwiderstand, und eine ausgezeichnete Flachheit der Oberfläche ermöglicht noch effektiver die Miniaturisierung der Elektrode im Vergleich zum Stand der Technik.
  • Zudem kann eine Ausgangscharakteristik von 200 W oder mehr bei einem 2 GHz-Frequenzband erhalten werden.
  • [Ausführungsbeispiel 2]
  • 5 zeigt eine Schnittansicht eines erfindungsgemäß herstellbaren Feldeffekttransistors nach dem zweiten Ausführungsbeispiel der Erfindung. Der Feldeffekttransistor 200 ist eine Halbleitervorrichtung, die durch Abscheidung von Gruppe III-Element/Nitrid-Verbindungshalbleitern in Folge durch Kristallwachstum ausgebildet ist. Ein Kristallwachstumssubstrat 201 ist aus etwa 400 μm dickem Siliziumcarbid (SiC) ausgebildet. Auf dem Kristallwachstumssubstrat ist eine etwa 0,2 m dicke AlN-Schicht 202 ausgebildet. Die AlN-Schicht 202 beseitigt oder relaxiert eine Fehlanpassung der Gitterkonstanten zwischen dem Kristallwachstumssubstrat 201 und einer auf der AlN-Schicht 202 ausgebildeten Halbleiterschicht 203.
  • Auf der AlN-Schicht 202 ist eine etwa 2 μm dicke undotierte GaN-Halbleiterschicht 203 ausgebildet. Die Halbleiterschicht 203 und die AlN-Schicht 202 werden nachstehend allgemein Pufferschicht genannt. Die Pufferschicht (einschließlich der Schicht 202 und der Schicht 203) ist eine auch als Pufferschicht bezeichnete Halbleiterschicht.
  • Ferner ist auf der Halbleiterschicht 203 eine etwa 40 nm dicke undotierte Al0,25Ga0,75N-Halbleiterschicht 204 ausgebildet. Die Dicke (von etwa 40 nm) der Halbleiterschicht 204 ist so bestimmt, dass ein Tunneleffekt von Ladungsträgern (Elektronen) von einer ohmschen Elektrode (205 und 207) in einen auf der Grenzfläche zwischen der Barrierenschicht und der Pufferschicht oder zwischen einer Schicht 2041 und der Schicht 203 ausgebildeten Kanal sicher und bevorzugt wird.
  • Die Halbleiterschicht 204 umfasst insgesamt zwei Schichten, oder eine etwa 10 nm dicke Schicht 2041 zur Bereitstellung einer abrupten Grenzfläche und einer etwa 30 nm dicken Schicht 2042 für die Bereitstellung einer Elektrodenverbindungsebene. Jede dieser zwei Schichten ist aus einem undotierten Al0,25Ga0,75N-Halbbleiter ausgebildet. Die Schicht 2041 zur Bereitstellung einer abrupten Grenzfläche ist durch Kristallwachstum unter Verwendung von H2 als Trägergas gewachsen und die Schicht 2042 zur Bereitstellung einer Elektrodenverbindungsebene ist durch Kristallwachstum unter Verwendung von N2 als Trägergas gewachsen.
  • Die Bezugszeichen 205, 206 und 207 bezeichnen eine Sourceelektrode (ohmsche Elektrode), eine Gateelektrode (Schottky-Elektrode) bzw. eine Drainelektrode (ohmsche Elektrode). Jede ohmsche Elektrode (die Sourceelektrode 205 und die Drainelektrode 207) ist durch Abscheiden einer etwa 100 Å dicken Schicht aus Titan (Ti) durch Gasphasenabscheidung und durch weiteres Abscheiden einer etwa 3000 Å dicken Metallschicht aus Aluminium (Al) durch Gasphasenabscheidung ausgebildet. Diese ohmschen Elektroden haften ausgezeichnet aneinander an und sind durch die Wärmebehandlung eines Blitzausheilvorgangs für weniger als 1 s unter einer Temperatur von 700°C bis 900°C legiert. Die Gate-Elektrode 206 ist eine Schottky-Elektrode, die durch Abscheiden einer etwa 100 Å dicken Metallschicht aus Nickel (Ni) durch Gasphasenabscheidung und weiteres Abscheiden von einer etwa 3000 Å dicken Metallschicht aus Gold (Au) durch Gasphasenabscheidung ausgebildet ist.
  • Ein Verfahren zur Herstellung des Feldeffekttransistors 200 ist nachstehend unter Bezugnahme auf die Hauptcharakteristik (die Halbleiterschichten 2041 und 2042) beschrieben.
  • Jede Halbleiterschicht (die Halbleiterschichten 202, 203 und 204) in dem Feldeffekttransistor 200 ist durch ein (nachstehend als MOVPE abgekürzt) metallorganische Gasphasenepitaxie genanntes Gasphasenkristallwachstum ausgebildet. Die nachstehend aufgeführten Gase wurden verwendet: ein Trägergas (H2 oder N2), Ammoniakgas (NH3), Trimethylgallium (Ga(CH3)3) und Trimethylaluminium (Al(CH3)3).
  • Bei dem vorliegenden Ausführungsbeispiel wird metallorganisches Gasphasenwachstum (MOVPE) als Verfahren für das Kristallwachstum der Halbleiterschicht verwendet. Als andere Wachstumsverfahren sind die Molekularstahlepitaxie (MBE) und das Halogenidgasphasenwachstum (HVPE) nützlich.
  • 2, die das Trägergaszufuhrausmaß im ersten Ausführungsbeispiel darstellt, zeigt außerdem das Trägergaszufuhrausmaß, wenn die Barrierenschicht 204 (d. h. die Schicht 2041 für die Zufuhr der abrupten Schnittstelle und die Schicht 2042 für die Bereitstellung der Elektrodenverbindungsebene) bei dem zweiten Ausführungsbeispiel ausgebildet wird. Ähnlich zum ersten Ausführungsbeispiel zeigt die Ordinatenachse der grafischen Darstellung aus 2 das Partialverhältnis R des Wasserstoffgases (H2) in dem Trägergas, und die Abszissenachse zeigt die Kristallwachstumszeit. Die Zeit t = 0 repräsentiert die Startzeit des Kristallwachstums für die Schicht 2041 zur Bereitstellung der abrupten Grenzfläche, und die Zeit t = t1 repräsentiert die Endzeit des Kristallwachstums für die Schicht 2042 zur Bereitstellung für die Elektrodenverbindungsebene.
  • Zudem wird die Barrierenschicht 204 gemäß den nachstehend angeführten Kristallwachstumsbedingungen abgeschieden.
  • (Kristallwachstumsbedingungen der Barrierenschicht 204)
    • (1) Die Schicht 2041 zur Bereitstellung einer abrupten Grenzfläche
    • (a) Trägergas: H2 (R ≅ 1)
    • (b) Kristallwachstumstemperatur: 1000 [°C]
    • (c) Kristallwachstumsdruck: 1013 [hPa] (Gesamtdruck im Kristallwachstumsofen)
    • (3) Die Schicht 1042 für die Bereitstellung einer Elektrodenverbindungsebene
    • (a) Trägergas: N2 (R ≅ 0)
    • (b) Kristallwachstumstemperatur: 1000 [°C]
    • (c) Kristallwachstumsdruck: 1013 [hPa] (Gesamtdruck im Kristallwachstumsofen)
  • 6 zeigt zwei Arten von mikroskopischen Aufnahmen (d2 = 0 nm und 30 nm) des Oberflächenbildes (Oberflächenmorphologie) der Schicht 2042 für die Bereitstellung einer Elektrodenverbindungsebene, die durch ein Rasterkraftmikroskop (AFM) unter Verwendung der Dicke d2 [Å] der Schicht 2042 für die Bereitstellung einer Elektrodenverbindungsebene als Parameter aufgenommen wurden, wenn die Gesamtdicke der Barrierenschicht 204 (= d1 + d2) auf 40 nm fixiert ist.
  • 7A zeigt den Zusammenhang zwischen der Dicke d2 der Schicht 2042 zur Bereitstellung der Elektrodenverbindungsebene und der Rauhigkeit jeder Oberfläche. Die Ordinatenachse repräsentiert den normalisierten quadratischen Mittelwert des Rauhigkeitswellenmusters der Schicht 2042 für die Bereitstellung einer Elektrodenverbindungsebene in einer bestimmten Richtung durch Verwenden des Wertes d2 = 0 Å (d. h. normalisierte Rauhigkeit der Oberfläche = 1), oder wenn die gesamte Barrierenschicht 204 lediglich mit der Schicht 2041 zur Bereitstellung einer abrupten Grenzfläche mit einer Dicke von 40 nm als Standardwert ausgebildet ist.
  • 7B zeigt eine grafische Darstellung des Zusammenhangs zwischen dem normalisierten Wert des spezifischen Schichtwiderstands des Feldeffekttransistors 200 vor der Ausbildung der Gate-Elektrode 206 und der Dicke d2 durch Verwendung des Wertes d2 = 0 Å (d. h. normalisierter Wert des spezifischen Schichtwiderstands = 1) als Standardwert wie bei 7A.
  • Wie in diesen grafischen Darstellungen gezeigt ist, kann die Barrierenschicht eine Zweischichtstruktur mit der Schicht 2041 zur Bereitstellung der abrupten Grenzfläche und der Schicht 2042 zur Bereitstellung einer Elektrodenverbindungsebene aufweisen, damit die Aufgaben gemäß der elektrischen Charakteristik und Miniaturisierung der Elektrode spürbar und rational bereit gestellt werden.
  • Durch Ausbilden der Barrierenschicht 204 gemäß den vorstehend angeführten Bedingungen kann der Feldeffekttransistor nach dem ersten Ausführungsbeispiel der Erfindung ausgezeichnete elektrische Eigenschaften bewahren, wie etwa den spezifische Schichtwiderstand, und eine ausgezeichnete Flachheit der Oberfläche ermöglicht eine effektivere Miniaturisierung der Elektrode im Vergleich zum Stand der Technik.
  • [Weitere abgewandelte Ausführungsbeispiele]
  • Während die Erfindung unter Bezugnahme auf die vorstehenden Ausführungsbeispiele als derzeit bevorzugtem Ausführungsweg beschrieben ist, ist die Erfindung nicht darauf beschränkt, sondern kann geeignet abgewandelt werden, ohne vom Erfindungsbereich abzuweichen.
  • (Abgewandeltes Ausführungsbeispiel 1)
  • Bspw. wird beim ersten Ausführungsbeispiel das Partialdruckverhältnis des Wasserstoffgases im Trägergas von etwa 1 auf einmal auf etwa 0 verringert, wie es in 2 gezeigt ist. Alternativ kann das Partialdruckverhältnis R des Wasserstoffgases im Trägergas homogen und fortlaufend verringert werden, wie es in 8 gezeigt ist. Dabei kann die Barrierenschicht 104 keine Zweischichtstruktur aufweisen, bei der die Schicht 1041 zur Bereitstellung einer abrupten Grenzfläche und die Schicht 1042 zur Bereitstellung einer Elektrodenverbindungsebene klar voneinander unterschieden werden können, aber es kann ein Feldeffekttransistor bereit gestellt werden, der eine nahezu gleichwertige Leistungsfähigkeit zu der des vorstehend beschriebenen Feldeffekttransistors 100 aufweist.
  • (Abgewandeltes Ausführungsbeispiel 2)
  • Alternativ kann das Partialdruckverhältnis R des Wasserstoffgases im Trägergas graduell vorübergehend verringert werden. Ferner kann der Verringerungsvorgang des Partialdruckverhältnisses R eine Kombination aus einem glatten und fortlaufenden Abfall und einem raschen und stufenartigen Abfall sein. Das in 9 gezeigte Ausführungsbeispiel kann eine derartige Kombination aus jedem Verringerungsvorgang beinhalten.
  • Durch Verwendung einer dieser Bedingungen können die Vorgänge und Wirkungen der Erfindung gemäß dem erfindungsgemäßen Verfahren erhalten werden.
  • Als das Kristallwachstumssubstrat in dem erfindungsgemäßen Feldeffekttransistor ausbildendes Material mag Siliziumcarbid (SiC) in Anbetracht der thermischen Festigkeit und der Wärmeabstrahlung das Bevorzugteste sein. Alternativ kann Saphir, Silizium (Si) oder GaN zur Ausbildung des Substrats verwendet werden.
  • Die ohmsche Elektrode und die Schottky-Elektrode können durch einen gut bekannten und willkürlichen Vorgang ausgebildet werden.
  • Nachstehend sind nicht beanspruchte Vergleichsbeispiele zum besseren Verständnis der Erfindung beschrieben.
  • [Beispiel 3]
  • 3 zeigt eine Schnittansicht eines Feldeffekttransistors 300 nach dem dritten Beispiel. Der Feldeffekttransistor 300 ist eine Halbleitervorrichtung, die durch Abscheiden von Gruppe III-Element/Nitrid-Halbleiterschichten in Folge durch Kristallwachstum ausgebildet ist, und ein Kristallwachstumssubstrat 301 ist aus Siliziumcarbid (SiC) mit einer Dicke von etwa 500 μm ausgebildet. Auf dem Kristallwachstumssubstrat 301 ist eine etwa 0,3 μm dicke Aluminiumnitridschicht 302 aus AlN ausgebildet.
  • Auf der AlN-Schicht 302 ist eine etwa 2 μm dicke undotierte GaN-Halbleiterschicht 303 ausgebildet. Die Halbleiterschicht 303 entspricht der ersten Halbleiterschicht A bei dem ersten Ausführungsbeispiel der Erfindung. Auf der Halbleiterschicht 303 (der ersten Halbleiterschicht A) ist eine etwa 35 nm dicke undotierte Al0,25Ga0,75N-Halbleiterschicht 304 ausgebildet, die der zweiten Halbleiterschicht B bei dem ersten Ausführungsbeispiel entspricht. Die Dicke der Halbleiterschicht 304 (der zweiten Halbleiterschicht B) ist so bestimmt, dass der Tunneleffekt von Ladungsträgern (Elektronen) von einer ohmschen Elektrode (305 und 307) in einen auf der Grenzfläche zwischen den Halbleiterschichten A und B ausgebildeten Kanal sicher und bevorzugt wird, wenn das Gate für einen Durchlasszustand angesteuert wird.
  • Die Bezugszeichen 305, 306 und 307 bezeichnen eine Sourceelektrode (ohmsche Elektrode), eine Gateelektrode (Schottky-Elektrode), und eine Drainelektrode (ohmsche Elektrode). Jede ohmsche Elektrode (die Sourceelektrode 305 und die Drainelektrode 307) ist durch Abscheidung einer etwa 100 Å dicken Metalldünnschicht aus Titan (Ti) durch Gasphasenabscheidung und weiteres Abscheiden einer etwa 3000 Å dicken Metallschicht aus Aluminium (Al) durch Gasphasenabscheidung ausgebildet. Diese ohmschen Elektroden haften ausgezeichnet aneinander an, und sind durch eine Wärmebehandlung durch Blitzausheilen für weniger als 1 Sekunde unter einer Temperatur von 700°C bis 900°C legiert. Jede Elektrode 306 ist eine Schottky-Elektrode, die durch Abscheidung von einer etwa 100 Å dicken Metallschicht aus Nickel (Ni) durch Gasphasenabscheidung und weiteres Abscheiden einer etwa 3000 Å dicken Metallschicht aus Gold (Au) durch Gasphasenabscheidung ausgebildet ist.
  • Ein Verfahren zur Herstellung eines Feldeffekttransistors 300 ist nachstehend unter Bezugnahme auf die Hauptcharakteristik (die Halbleiterschichten 303 und 304) beschrieben.
  • Jede Halbleiterschicht (die Halbleiterschichten 302, 303 und 304) bei dem Feldeffekttransistor 300 ist durch (nachstehend mit MOVPE abgekürzte) metallorganische Gasphasenepitaxie genanntes Gasphasenkristallwachstum ausgebildet. Die nachstehend aufgeführten Gase wurden verwendet: ein Trägergas (H2 oder N2), Ammoniakgas (NH3), Trimethylgallium (Ga(CH3)3), und Trimethylaluminium (Al(CH3)3).
  • Vorliegend wird metallorganisches Gasphasenwachstum (MOVPE) als Verfahren zum Aufwachsen der Halbleiterschicht verwendet. Als weitere Wachstumsverfahren sind die Molekularstrahlepitaxie (MBE) und das Halogenitgasphasenwachstum (HVPE) nützlich.
  • 11 zeigt die Kristallwachstumsbedingungen der Halbleiterschichten A und B des Feldeffekttransistors 300 beim dritten Beispiel. Gemäß 11 wird das Kristallwachstum der Halbleiterschicht 303 (oder der ersten Halbleiterschicht A bei der vorliegenden Erfindung) mit einer Dicke von etwa 2 μm, die in dem Feldeffekttransistor 300 enthalten ist, gemäß den nachstehend aufgeführten Kristallwachstumsbedingungen ausgeführt.
  • (Kristallwachstumsbedingungen der Halbleiterschicht A)
    • (1) Kristallwachstumstemperatur TA: 1100°C
    • (2) Kristallwachstumsdruck PA: 1013 hPa
  • Danach wird das Kristallwachstum der Halbleiterschicht 104 (oder der zweiten Halbleiterschicht B) mit einer Dicke von etwa 35 nm aus undotiertem A0,25Ga0,75N-Kristall gemäß den nachstehend aufgeführten Kristallwachstumsbedingungen ausgeführt.
  • (Kristallwachstumsbedingungen der Halbleiterschicht B)
    • (1) Kristallwachstumstemperatur TB: 1000°C
    • (2) Kristallwachstumsdruck PB: 1013 hPa
  • Eine Charakteristik des dritten Beispiels ist, dass jede Kristallwachstumstemperatur TA und TB und jeder Kristallwachstumsdruck PA und 2B der ersten bzw. zweiten Halbleiterschichten A und B (der Halbleiterschichten 303 und 304) die nachstehende Gleichung (2) erfüllt. Die nachstehend beschriebene Gleichung (1) ist eine repräsentative Kristallwachstumsbedingung bei einem Herstellungsvorgang für einen bekannten Transistor 10.
  • (Kristallwachstumsbedingung nach dem Stand der Technik) TB > TA, PB < PA (1)
  • (Kristallwachstumsbedingung beim dritten Beispiel) 1000°C = TB < TA = 1100°C, PB = PA = Normaldruck (2)
  • Durch Verwendung derartiger Kristallwachstumsbedingungen nimmt die Kristallwachstumstemperatur im Kristallwachstumsofen ab, und der Kristallwachstumsdruck wird auf nahezu Normaldruck gehalten, nachdem die Halbleiterschicht 303 (die erste Halbleiterschicht A) mit einer Dicke von 2 μm abgeschieden ist. Als Folge kann die Erhebung von Atomen effektiv unterdrückt werden, welche die obere Oberfläche der Halbleiterschicht 303 (der ersten Halbleiterschicht A) ausbilden. Demzufolge kann durch Verwendung der vorstehend beschriebenen Kristallwachstumsbedingungen die Rauhigkeit der Grenzfläche zwischen den Halbleiterschichten 303 und 304 effektiv vermieden werden.
  • Im Ergebnis kann gemäß 11 der Durchlassstrom I von 0,7 A/mm auf 1,0 A/mm verbessert werden, der spezifische Schichtwiderstand ρ kann von 650 Ω/☐ auf 450 Ω/☐ verringert werden, und die Beweglichkeit μ im Kanal kann bei dem Feldeffekttransistor 300 von 1000 cm2/Vs auf 1500 cm2/Vs verbessert werden.
  • Diese elektrischen Eigenschaften weisen eine äußerst hohe Leistungsfähigkeit auf, wie etwa dass die Schichtkonzentration der Kanalschicht (das zweidimensionale Elektronengas) bei etwa 1 × 1013/cm2 liegt. Kurz gesagt, durch Verwendung der Struktur und des Verfahrens zur Herstellung des Feldeffekttransistors 300 gemäß dem dritten Beispiel können die elektrischen Eigenschaften der Vorrichtung im Vergleich zum Stand der Technik bedeutend verbessert werden.
  • [Abgewandeltes Beispiel 3]
  • Bei dem dritten Beispiel ist beispielsweise die Grenzfläche zwischen der Halbleiterschicht A (der Halbleiterschicht 303) und der Halbleiterschicht B (der Halbleiterschicht 304) nahezu eine flache Ebene. Die Grenzfläche kann vorzugsweise soweit wie möglich mikroskopisch flach sein, aber sie muss nicht notwendigerweise makroskopisch flach sein. Beispielsweise kann die Grenzfläche zwischen diesen beiden Halbleiterschichten eine gekrümmte Oberfläche sein, die ein Abschnitt einer ungefähr runden Oberfläche ist, deren Krümmungsradius vergleichsweise groß ist. Als weitere Alternative kann die Grenzfläche zwischen diesen beiden Halbleiterschichten eine raue und nicht ebene Oberfläche sein, die eine geeignete Neigung, ein geeignetes Intervall zwischen jeder Wand, und eine geeignete Wiederholungsrate aufweisen. Diese Bedingungen sind willkürliche Entwurfsbedingungen zur Ausbildung jedes Feldeffekttransistors, und die Rauhigkeit der Oberfläche der Halbleiterschicht A kann mit einer beliebigen dieser erfindungsgemäßen Grenzflächen vermieden werden. Der Glättungseffekt ermöglicht die Bereitstellung der vorstehend beschriebenen Vorgänge und Wirkungen.
  • [Weitere Vergleichsbeispiele]
  • Vorliegend wird metallorganisches Gasphasenwachstum (MOVPE) als Verfahren für das Kristallwachstum der Halbleiterschicht verwendet. Als andere Wachstumsverfahren sind die Molekularstrahlepitaxie (MBE) und das Halogenidgasphasenwachstum (HVPE) nützlich.
  • Als Trägergas, das Kristallmaterialgas für die Halbleiterschicht während des Kristallwachstums trägt, kann nicht nur H2-Gas sondern auch ein Inertgas verwendet werden. Edelgas (He, Ne, Ar, Kr, Xe, Rn), Stickstoffgas (N2) oder eine Mischung aus diesen Gasen kann als Inertgas für das Kristallwachstum der Halbleiterschicht verwendet werden. Die als Inertgas verwendete Mischung dieser Gase kann ein willkürliches Zusammensetzungsverhältnis aufweisen. Ein Mischgas kann als Inertgas (das heißt als der Hauptbestandteil des Trägergases) verwendet werden, selbst wenn etwas oder eine Menge eines anderen Gases wie beispielsweise H2-Gas in das Trägergas gemischt ist, solange kein unerwünschtes Atom oder Element in dem aufzuwachsenden Halbleiterkristall verbleibt oder eingemischt wird.
  • Als Material für das in dem Feldeffekttransistor enthaltene Kristallwachstumssubstrat kann in Anbetracht der thermischen Stabilität und der Wärmeabstrahlung Siliziumcarbid (SiC) das Bevorzugteste sein. Alternativ können vergleichsweise billigere Materialien wie etwa Saphir und Silizium (Si) verwendet werden. Obwohl ein GaN-Substrat in Anbetracht der Wärmestabilität und der Wärmeabstrahlung nicht so bevorzugt ist, kann eine Verwendung des GaN-Substrates in Betracht gezogen werden.
  • Die ohmsche Elektrode und die Schottky-Elektrode können durch einen gut bekannten willkürlichen Vorgang ausgebildet werden. Gemäß vorstehender Beschreibung kann beispielsweise die Gateelektrode auf der obersten Schicht der Barrierenschicht durch eine dünne Isolationsschicht ausgebildet sein.
  • Gemäß den Arten und Funktionen der Vorrichtung kann die Barrierenschicht in dem Feldeffekttransistor eine undotierte Halbleiterschicht oder eine mit Dotierstoffen dotierte Halbleiterschicht aufweisen. Als weitere Alternative kann die Barrierenschicht viele Halbleiterschichten mit verschiedener Zusammensetzung umfassen. Diese Bedingungen können auf die Barrierenschicht bei dem Feldeffekttransistor angewendet werden. Dabei kann zur Bereitstellung einer hohen Beweglichkeit die Halbleiterschicht, in der der Kanal auszubilden ist, zur Vermeidung einer Streuung der Ladungsträger ohne Dotierstoff dotiert sein. Demgemäß kann zumindest die oberste Schicht der in der Pufferschicht enthaltenden Halbleiterschichten vorzugsweise mit einer undotierten Halbleiterschicht ausgebildet sein.
  • [Viertes Beispiel]
  • 13 zeigt eine Schnittansicht einer Probe 400, die eine undotierte Halbleiterschicht mit hohem spezifischem Widerstand 13 aufweist, und durch eine MOVPE-Behandlung gemäß dem vierten Beispiel der Erfindung hergestellt ist. Ein Substrat 411 ist aus Siliziumcarbid (4H-SiC) ausgebildet, und eine etwa 200 nm dicke Aluminiumnitridkristallkeimlingsausbildungsschicht 412, die bei einer hohen Kristallwachstumstemperatur von 1140°C aufgewachsen ist, ist darauf ausgebildet. Die bei der hohen Wachstumstemperatur aufgewachsene Kristallkeimlingsausbildungsschicht 412 ist eine Halbleiterschicht 413 mit hohem spezifischem Widerstand aus undotiertem GaN mit einer Dicke von etwa 2 μm, und wird unter den nachstehend aufgeführten Kristallwachstumsbedingungen ausgebildet.
  • (Kristallwachstumsbedingungen der Halbleiterschicht 413 mit hohem spezifischem Widerstand)
    Trägergas: Wasserstoffgas (H2)
    Gesamtdruck im Wachstumsofen: 1013 hPa
    Kristallwachstumsrate: 80 nm/min
    V/III-Verhältnis: 1473
    Kristallwachstumstemperatur: (a) 1120°C, (b) 1130°C, (c) 1140°C, (d) 1150°C
  • Gemäß jeder der vorstehend beschriebenen Kristallwachstumsbedingungen wurde die undotierte Halbleiterschicht 413 mit hohem spezifischem Widerstand abgeschieden, und vier Arten der in 13 gezeigten Probe 400 wurde insgesamt bei jeder Kristallwachstumstemperatur (a) bis (d) hergestellt. Eine etwa 15 nm dicke Elektrode aus Vanadium (V) wurde um beide Seiten der oberen Oberfläche der jeweiligen Halbleiterschichten 413 mit hohem spezifischem Widerstand ausgebildet, und die elektrischen Leckströme der jeweiligen Halbleiterschichten mit hohem spezifischem Widerstand wurden gemessen.
  • 14 zeigt eine grafische Darstellung des Zusammenhangs zwischen einer Kristallwachstumstemperatur der Halbleiterschicht 413 mit hohem spezifischem Widerstand (a) bis (d) und dem elektrischen Leckstrom bei einer angelegten Spannung von 200 V. Wenn gemäß der grafischen Darstellung die Halbleiterschicht mit hohem spezifischem Widerstand aus einer undotierten GaN-Schicht ausgebildet ist, muss die Kristallwachstumstemperatur 1120°C oder mehr betragen, dass der elektrische Leckstrom bei einer angelegten Spannung von 200 V 1 × 10–4 A oder weniger beträgt. Zur Steuerung des elektrischen Leckstroms auf 1 × 10–6 A oder weniger beträgt die Kristallwachstumstemperatur vorzugsweise 1130°C oder mehr.
  • Die Halbleiterschicht 413 mit hohem spezifischem Widerstand aus undotiertem GaN bei einer Kristallwachstumstemperatur (c) von 1140°C weist einen bemerkenswert hohen spezifischen Widerstand von 1 × 108 Ωcm auf.
  • (Bewertung der Kristallinität)
  • Im Übrigen wurde die Halbwertbreite der Halbleiterschicht mit hohem spezifischem Widerstand von jeder Probe 400 auf (a) bis (d) ermittelt. 15 zeigt eine grafische Darstellung des Ergebnisses. 15 zeigt den Zusammenhang zwischen der Kristallwachstumstemperatur jeder Halbleiterschicht 413 mit hohem spezifischem Widerstand und ihrer Halbwertbreite. Je geringer die Halbwertbreite ist, desto besser wird die Kristallinität der Schicht. Und wenn die Halbwertbreite größer als 300 Bogensekunden ist, wird die Kristallinität der Halbleiterschicht 413 mit hohem spezifischem Widerstand graduell verschlechtert, und wenn die Halbwertbreite größer als 400 Bogensekunden wird, wird die Flachheit der Oberfläche der Halbleiterschicht 413 mit hohem spezifischem Widerstand extrem verschlechtert, bis sie außerdem die Vorrichtungseigenschaften wie etwa die Ladungsträgerbeweglichkeit verschlechtert.
  • Folglich sollte zur Herstellung eines Feldeffekttransistors mit hoher Leistungsfähigkeit und mit der undotierten GaN-Halbleiterschicht 413 mit hohem spezifischem Widerstand die Kristallwachstumstemperatur 1160°C oder weniger betragen. Diese Tendenz bezüglich der Kristallinität kann visuell unter Verwendung eines optischen Mikroskops erkannt werden.
  • Gemäß dem Ergebnis der vorstehend beschriebenen Experimente kann die Kristallwachstumstemperatur der Halbleiterschicht 413 mit hohem spezifischem Widerstand vorzugsweise in einem Bereich von 1120°C bis 1160°C, noch bevorzugter in einem Bereich von 1130°C bis 1150°C liegen, so dass zumindest ein Feldeffekttransistor mit hoher Leistungsfähigkeit erhalten wird.
  • [Fünftes Beispiel]
  • 16 zeigt eine Schnittansicht einer Probe 500, die eine undotierte Halbleiterschicht 523 mit hohem spezifischem Widerstand aufweist, und durch eine MOVPE-Behandlung gemäß dem fünften Beispiel hergestellt ist.
  • Ein Substrat 512 ist aus Saphir mit einer C-Ebene als Hauptebene ausgebildet, und eine 40 nm dicke Aluminiumnitridkristallkeimlingsausbildungsschicht 522, die bei einer niedrigen Kristallwachstumstemperatur von 400°C aufgewachsen wird, ist darauf ausgebildet. Auf der mit einer niedrigen Wachstumstemperatur ausgebildeten Kristallkeimlingsausbildungsschicht 522 ist eine Halbleiterschicht 523 mit hohem spezifischem Widerstand aus undotiertem GaN mit einer Dicke von etwa 2 μm unter den nachstehend aufgeführten Kristallwachstumsbedingungen ausgebildet.
  • (Kristallwachstumsbedingung für die Halbleiterschicht 523 mit hohem spezifischem Widerstand)
    Trägergas: Wasserstoffgas (H2)
    Gesamtdruck im Wachstumsofen: 1013 hPa
    Kristallwachstumstemperatur: 1150°C
    V/III-Verhältnis: 1473
    Kristallwachstumsrate: (e) 659 Å/min, (f) 827 Å/min, (g) 968 Å/min
  • (Bewertung für die Durchbruchsfeldstärke)
  • Gemäß jeder der vorstehend beschriebenen Kristallwachstumsbedingungen wurde die undotierte Halbleiterschicht 523 mit hohem spezifischem Widerstand abgeschieden, und drei Arten der in 16 gezeigten Probe wurden insgesamt bei jeder Kristallwachstumstemperatur (e) bis (g) hergestellt. Eine etwa 15 nm dicke Elektrode aus Vanadium (V) wurde auf beiden Seiten der oberen Oberfläche der jeweiligen Halbleiterschichten 523 mit hohem spezifischem Widerstand ausgebildet, und die elektrischen Leckströme der jeweiligen Halbleiterschichten 523 mit hohem spezifischem Widerstand wurden gemessen.
  • Die 17A und 17B zeigen grafische Darstellungen des Zusammenhangs zwischen der Kristallwachstumsrate der Halbleiterschicht 523 mit hohem spezifischem Widerstand ((e) bis (g)) und des elektrischen Leckstroms bei einer angelegten Spannung von 40 V. Wenn gemäß der grafischen Darstellung die Halbleiterschichten mit hohem spezifischem Widerstand aus einer undotierten GaN-Schicht ausgebildet ist, muss die Kristallwachstumsrate 65 nm/min oder mehr betragen, damit der elektrische Leckstrom bei einer angelegten Spannung von 40 V bei 1 × 10–8 A oder weniger liegt.
  • Die Halbleiterschicht 523 mit hohem spezifischem Widerstand aus undotiertem GaN bei einer Kristallwachstumsrate (g) von 968 Å/min weist einen bemerkenswert hohen spezifischen Widerstand von 1 × 108 Ωcm auf.
  • (Bewertung der Kristallinität)
  • Im Übrigen wird die Kristallinität der Halbleiterschicht 523 mit hohem spezifischem Widerstand graduell verschlechtert, wenn die Kristallwachstumsrate etwa 90 nm/min oder mehr beträgt. Wenn die Kristallwachstumsrate bei etwa 100 nm/min oder mehr liegt, wird die Flachheit der Oberfläche der Halbleiterschicht 523 mit hohem spezifischem Widerstand extrem verschlechtert, bis sie auch die Vorrichtungseigenschaften wie etwa die Ladungsträgerbeweglichkeit verschlechtert. Zur Herstellung eines Feldeffekttransistors mit hoher Leistungsfähigkeit und mit der undotierten GaN-Halbleiterschicht 523 mit hohem spezifischem Widerstand sollte demzufolge die Kristallwachstumsrate 100 nm/min oder weniger betragen. Diese Tendenzen bezüglich der Kristallinität können unter Verwendung eines optischen Mikroskops visuell erkannt werden.
  • Gemäß dem Ergebnis der vorstehend beschriebenen Experimente kann die Kristallwachstumsrate der Halbleiterschicht 523 mit hohem spezifischem Widerstand vorzugsweise in einem Bereich von 65 nm/min bis 100 nm/min und noch bevorzugter zwischen 70 nm/min bis 90 nm/min liegen, so dass zumindest ein Feldeffekttransistor mit hoher Leistungsfähigkeit erhalten wird.
  • [Sechstes Beispiel]
  • 18 zeigt eine Schnittansicht eines Feldeffekttransistors 600 gemäß dem sechsten Beispiel. Der Feldeffekttransistor 600 ist eine Halbleitervorrichtung, die durch Abscheiden von Gruppe III-Element/Nitrid-Verbindungshalbleiterschichten in Folge durch Kristallwachstum ausgebildet ist, und ein Kristallwachstumssubstrat 601 ist aus Siliziumcarbid (4H-SiC) mit einer Dicke von etwa 500 μm ausgebildet. Auf dem Kristallwachstumssubstrat 601 ist eine etwa 200 nm dicke Aluminiumnitridschicht 602 (das heißt eine Gitterkonstantendifferenzrelaxationsschicht) aus AlN ausgebildet.
  • Auf der AlN-Schicht 602 ist eine etwa 2 μm dicke undotierte GaN-Halbleiterschicht 603 ausgebildet. Die Halbleiterschicht 603 entspricht der Halbleiterschicht A. Ferner ist auf der Halbleiterschicht 603 eine etwa 40 nm dicke undotierte Al0,25Ga0,25N-Barrierenschicht 604 ausgebildet. Die Dicke der Barrierenschicht 604 ist so bestimmt, dass der Tunneleffekt von Ladungsträgern (Elektronen) von jeder ohmschen Elektrode (605 und 607) in einen auf der Grenzfläche zwischen der oberen Oberfläche der Halbleiterschicht 603 und der Schicht 604 ausgebildeten Kanal sicher und bevorzugt wird.
  • Die Bezugszeichen 605, 606 und 607 bezeichnen eine Sourceelektrode (ohmsche Elektrode), eine Gateelektrode (Schottky-Elektrode) und eine Drainelektrode (ohmsche Elektrode). Jede ohmsche Elektrode (die Sourceelektrode 605 und die Drainelektrode 607) ist durch Abscheiden einer etwa 100 Å dicken Metalldünnschicht aus Titan (Ti) durch Gasphasenabscheidung und weiteres Abscheiden einer etwa 3000 Å dicken Metallschicht aus Aluminium (Al) durch Gasphasenabscheidung ausgebildet. Diese ohmschen Elektroden haften ausgezeichnet aneinander an, und sind durch eine Wärmebehandlung mit einem Blitzausheilvorgang für weniger als 1 Sekunde unter einer Temperatur von 700°C bis 900°C legiert. Die Gateelektrode 606 ist eine Schottky-Elektrode, die durch Abscheiden einer etwa 100 Å dicken Metallschicht aus Nickel (Ni) durch Gasphasenabscheidung und weiteres Abscheiden einer etwa 3000 Å dicken Metallschicht aus Gold (Au) durch Gasphasenabscheidung ausgebildet ist.
  • Nachstehend ist ein Verfahren zur Herstellung des Feldeffekttransistors 600 beschrieben, wobei auf die Hauptcharakteristik der Erfindung (die Halbleiterschicht 603, das heißt die Halbleiterschicht A mit hohem spezifischem Widerstand) Bezug genommen wird.
  • Jede Halbleiterschicht (die Halbleiterschichten 602, 603 und 604) in dem Feldeffekttransistor 100 ist durch (nachstehend mit MOVPE abgekürzte) metallorganische Gasphasenepitaxie genanntes Gasphasenkristallwachstum ausgebildet. Die nachstehend aufgeführten Gase wurden verwendet: ein Trägergas (H2 oder N2), Ammoniakgas (NH3), Trimethylgallium (Ga(CH3)3) und Trimethylaluminium (Al(CH3)3).
  • Bei der Gasphasenwachstumsbehandlung wird zumindest das Kristallwachstumssubstrat 601 bei 1140°C gebacken, und eine etwa 200 nm dicke Aluminiumnitridkristallkeimlingsausbildungsschicht 602 (eine Gitterkonstantendifferenzrelaxationsschicht) ist auf dem Kristallwachstumssubstrat 601 durch einen Kristallwachstumsvorgang bei 1140°C ausgebildet.
  • Danach wird eine etwa 2 μm dicke Halbleiterschicht 603 aus undotiertem Galliumnitridkristall gemäß den nachstehend wiedergegebenen Kristallwachstumsbedingungen ausgebildet.
  • (Kristallwachstumsbedingungen der Halbleiterschicht 604)
    • (1) Kristallwachstumstemperatur: 1140°C
    • (2) Kristallwachstumsrate: 80 nm/min
  • Danach wird eine etwa 40 nm dicke undotierte Al0,25Ga0,75N-Kristallhalbleiterschicht (Pufferschicht) 604 darauf ausgebildet. Die Kristallwachstumstemperatur dieses Kristallwachstumsvorgangs beträgt etwa 1000°C.
  • Der in 18 gezeigte und durch die vorstehend beschriebenen Kristallwachstumsvorgänge hergestellte Feldeffekttransistor 600 kann der aufgabengemäße Feldeffekttransistor (HFET) mit hoher Beweglichkeit, einer bemerkenswert ausgezeichneten elektrischen Charakteristik und einem geringen elektrischen Leckstrom sein. Ein derartiger Feldeffekttransistor (HFET) ist nicht nur bei der Verbesserung der Leistungsfähigkeit und Zuverlässigkeit der Vorrichtung, sondern auch zur Bereitstellung einer Miniaturisierung und Integration der Vorrichtung im Vergleich zur bekannten Vorrichtung sehr nützlich.
  • [Siebtes Beispiel]
  • 19 zeigt eine Schnittansicht eines Feldeffekttransistors 700 (MISFET) gemäß dem siebten Beispiel. Der größte Unterschied zwischen dem Feldeffekttransistor 700 und dem vorstehend beschriebenen Feldeffekttransistor 600 ist, dass eine Isolationsschicht 708 aus Siliziumnitrid (SiN) zwischen einer Gateelektrode 706 und einer Barrierenschicht 704 ausgebildet ist. Jede der anderen Schichten (701 bis 707) bei dem Feldeffekttransistor 700 ist äquivalent zu jeder Schicht (601 bis 607) bei dem vorstehend beschriebenen Feldeffekttransistor 600 ausgebildet.
  • Durch Verwendung dieser Struktur kann der MISFET die Vorgänge und Wirkungen wie bei dem sechsten Beispiel erhalten. Außerdem kann ein Feldeffekttransistor mit einer äußerst hohen Durchbruchsfeldstärke erhalten werden.
  • (Abgewandeltes Beispiel 6)
  • Bei dem sechsten Beispiel ist das Substrat des Feldeffekttransistors aus Siliziumcarbid (SiC) ausgebildet. Alternativ kann ein Saphirsubstrat als Kristallwachstumssubstrat nützlich sein. Wenn die Halbleiterschicht 602 und die Halbleiterschicht 603 bei dem in 18 gezeigten Feldeffekttransistor durch Verwendung der Vorgänge und Kristallwachstumsbedingungen zur Ausbildung einer bei einer niedrigen Wachstumstemperatur ausgebildeten Kristallkeimlingsausbildungsschicht 522 und der Halbleiterschicht 523 mit hohem spezifischem Widerstand bei dem fünften Beispiel ausgebildet werden, kann der Feldeffekttransistor 600 die vorstehend beschriebenen Vorgänge und Wirkungen.
  • Dabei kann gemäß der Beschreibung des sechsten Beispiels eine etwa 40 nm dicke AlN-Halbleiterschicht vorzugsweise bei einer niedrigen Temperatur von etwa 400°C als Kristallkeimlingsausbildungsschicht ausgebildet werden. Für die in der Pufferschicht enthaltene Halbleiterschicht A (der in 18 gezeigten Halbleiterschicht 603) kann vorzugsweise eine undotierte GaN-Kristallschicht mit einer Dicke von etwa 2 μm bei einer Kristallwachstumstemperatur von 1150°C und einer Kristallwachstumsrate von 90 nm/min ausgebildet werden.
  • (Weiter abgewandeltes Beispiel)
  • Alternativ kann jede Barrierenschicht wie etwa die Halbleiterschicht 604 und die Halbleiterschicht 704 aus InAlN und InAlGaN sein. Diese Barrierenschichten können aus einem allgemeinen Gruppe III-Element/Nitrid-Verbindungshalbleiter sein, der eine notwendige und adäquate größere Bandlückenenergie im Vergleich zu den Pufferschichten wie etwa der Halbleiterschicht 603 und der Halbleiterschicht 703 aufweist.
  • (Noch weiter abgewandeltes Beispiel)
  • Alternativ kann anstelle dieser Barrierenschichten eine n-Halbleiterschicht abgeschieden werden. Beispielsweise kann anstelle der Halbleiterschicht 604 aus 18 eine n-Halbleiterschicht abgeschieden werden, welche die Herstellung eines MESFET ermöglicht.
  • Selbst bei Abwandeln jedes Ausführungsbeispiels und jedes abgewandelten Ausführungsbeispiels kann jede Art von Feldeffekttransistor wie etwa ein HFET, MISFET und ein MESFET hergestellt werden.
  • GEWERBLICHE ANWENDBARKEIT
  • Die Erfindung ist zur Vermeidung der Rauhigkeit einer Oberfläche des Halbleiters nützlich. Die Erfindung bewahrt die Möglichkeit und Leichtigkeit zur Miniaturisierung der Elektrode der Halbleitervorrichtung. Außerdem ist die Erfindung für die Beweglichkeit von sich in dem Kanal bewegenden Ladungsträgern nützlich, der mit einer annähernd flachen Oberfläche auf die Grenzfläche der durch Kristallwachstum abgeschiedenen Halbleiterschichten ausgebildet ist. Die Erfindung kann die Ladungsträgerbeweglichkeit ausgezeichnet bewahren.
  • Folglich ist die Erfindung zum Entwerfen und Herstellen eines Feldeffekttransistors (inklusive jeder Art von FET und HEMT) sehr nützlich, der durch Kristallwachstum eines Gruppe III-Element/Nitrid-Verbindungshalbleiters hergestellt wird. Die Erfindung ist zur Miniaturisierung und Verbesserung der Leistungsfähigkeit jeder Art von Feldeffekttransistor nützlich.

Claims (3)

  1. Verfahren zur Herstellung eines Feldeffekttransistors, der eine Pufferschicht und eine Barrierenschicht aufweist, von denen jede aus einem Gruppe III-Element/Nitrid-Verbindungshalbleiter ausgebildet ist, und der einen Kanal auf der Grenzflächenseite der Pufferschicht zu der Barrierenschicht aufweist, mit einem Kristallwachstumsvorgang zum Aufwachsen der Barrierenschicht, wobei ein Partialdruckverhältnis R für Wasserstoffgas (H2) in einem Trägergas, das Materialgas für die Barrierenschicht trägt, kontinuierlich oder graduell und monoton bezüglich der Zeit t in einem durch die Formel r1 ≥ R ≥ r2 (1 ≥ r1 > 1/4, 1/2 > r2 ≥ 0, r1 > r2) dargestellten Bereich abfällt.
  2. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 1, wobei die Barrierenschicht insgesamt m + 1 Halbleiterschichten aufweist, von denen jede aus undotiertem AlxGa1-xN (0 < x ≤ 1) ausgebildet- ist, indem das Partialdruckverhältnis R des Gases bei dem Kristallwachstumsvorgang m mal (m ≥ 1) graduell verringert wird.
  3. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 2, wobei die Barrierenschicht eine Zweischichtstruktur aufweist, mit einer zunächst abgeschiedenen ersten Schicht der Barrierenschicht, die durch Kristallwachstum unter Verwendung von Wasserstoffgas (H2) als Hauptträgergas aufgewachsen wird, und eine darauf abgeschiedene zweite Schicht der Barrierenschicht, die durch Kristallwachstum unter Verwendung eines Edelgases oder eines Inertgases mit Stickstoffgas (N2) als Hauptträgergas aufgewachsen ist.
DE112005001337T 2004-06-10 2005-06-09 Verfahren zur Herstellung eines FET Expired - Fee Related DE112005001337B4 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2004172495A JP2005353817A (ja) 2004-06-10 2004-06-10 電界効果トランジスタ及びその製造方法
JP2004-172495 2004-06-10
JP2004-176676 2004-06-15
JP2004-176675 2004-06-15
JP2004176676A JP4729872B2 (ja) 2004-06-15 2004-06-15 電界効果トランジスタの製造方法
JP2004176675A JP4682541B2 (ja) 2004-06-15 2004-06-15 半導体の結晶成長方法
PCT/JP2005/011006 WO2005122234A1 (en) 2004-06-10 2005-06-09 Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth

Publications (2)

Publication Number Publication Date
DE112005001337T5 DE112005001337T5 (de) 2009-03-26
DE112005001337B4 true DE112005001337B4 (de) 2010-07-01

Family

ID=35503367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005001337T Expired - Fee Related DE112005001337B4 (de) 2004-06-10 2005-06-09 Verfahren zur Herstellung eines FET

Country Status (4)

Country Link
US (1) US7981744B2 (de)
DE (1) DE112005001337B4 (de)
TW (1) TWI299196B (de)
WO (1) WO2005122234A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088252A (ja) * 2005-09-22 2007-04-05 Toyoda Gosei Co Ltd 電界効果トランジスタ
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2011228442A (ja) * 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス
TWI484626B (zh) * 2012-02-21 2015-05-11 Formosa Epitaxy Inc 半導體發光元件及具有此半導體發光元件的發光裝置
JP2015035534A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9472480B2 (en) 2014-05-28 2016-10-18 Cree, Inc. Over-mold packaging for wide band-gap semiconductor devices
US9641163B2 (en) 2014-05-28 2017-05-02 Cree, Inc. Bandwidth limiting methods for GaN power transistors
US9515011B2 (en) * 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
JP6729416B2 (ja) * 2017-01-19 2020-07-22 住友電気工業株式会社 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888432A (ja) 1994-09-16 1996-04-02 Rohm Co Ltd 半導体レーザの製法
JPH09139543A (ja) 1995-11-15 1997-05-27 Hitachi Ltd 半導体レーザ素子
JPH1168159A (ja) 1997-06-13 1999-03-09 Toyoda Gosei Co Ltd 3族窒化物半導体素子の製造方法
JP2002016087A (ja) 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2002057158A (ja) 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP2003045899A (ja) 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子
WO2003049193A1 (en) * 2001-12-03 2003-06-12 Cree, Inc. Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
JP2003277196A (ja) 2002-03-26 2003-10-02 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd 2次元電子ガスを用いた電子デバイス
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP2007095873A (ja) * 2005-09-28 2007-04-12 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888432A (ja) 1994-09-16 1996-04-02 Rohm Co Ltd 半導体レーザの製法
JPH09139543A (ja) 1995-11-15 1997-05-27 Hitachi Ltd 半導体レーザ素子
JPH1168159A (ja) 1997-06-13 1999-03-09 Toyoda Gosei Co Ltd 3族窒化物半導体素子の製造方法
JP2002016087A (ja) 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2002057158A (ja) 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP2003045899A (ja) 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子
WO2003049193A1 (en) * 2001-12-03 2003-06-12 Cree, Inc. Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
JP2003277196A (ja) 2002-03-26 2003-10-02 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Amano und Akasaki, "Group III nitride compound an sapphire substrate", Applied physics, Band 68(7), 1999, Seiten 700-772
H.X. Wang et al.: "Influence of carrier gas on the morphology and structure of GaN layers grown on sapphire substrate by six-wafer metal organic chemical vapor deposition system". In: Journal of Crystal Growth, 2001, Vol. 233, pp. 681-686 *
Seikoh YOSHIDA, "AlGaN/GaN Power FET", Furukawa Electric Review, Nummer 109, Januar 2002

Also Published As

Publication number Publication date
DE112005001337T5 (de) 2009-03-26
US7981744B2 (en) 2011-07-19
TW200616098A (en) 2006-05-16
TWI299196B (en) 2008-07-21
WO2005122234A1 (en) 2005-12-22
US20070278532A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
DE112005001337B4 (de) Verfahren zur Herstellung eines FET
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE112004000136B4 (de) Halbleiterbauelemente
DE112010001556B4 (de) Rückdiffusionsunterdrückende Strukturen
DE112005001179B4 (de) Verbesserte dielektrische Passivierung für Halbleiterbauelemente und Verfahren
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE102009028555B4 (de) Transistor
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE112010001557T5 (de) Dotierungsdiffusionsverfahren an GaN-Pufferschichten
DE102017111974A1 (de) Iii-nitrid-halbleiterbauelement mit dotierten epi-strukturen
DE102013103966B4 (de) Kontaktstrukturen für Verbindungshalbleitervorrichtungen und Herstellungsverfahren hierfür
DE102010054723B4 (de) Halbleiterbauteil und zugehöriges Herstellungsverfahren
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102005018319B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE19857356B4 (de) Heteroübergangs-Bipolartransistor
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE60038323T2 (de) Halbleiterkristall, dessen Herstellungsverfahren und Halbleiterbauelement
DE112008000409T5 (de) Epitaxiales Substrat für einen Feldeffekttransistor
DE112008000410T5 (de) Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
DE112011102787T5 (de) Epitaxialwafer und Halbleitereinrichtung
DE102013102156A1 (de) Verbundschichtstapelung für Enhancement Mode-Transistor
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE102019004466A1 (de) PROZESS ZUM BILDEN EINER ELEKTRONISCHEN VORRICHTUNG EINSCHLIEßLICH EINES ZUGANGSBEREICHS
DE112013006611T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee