DE112013006611T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112013006611T5
DE112013006611T5 DE112013006611.4T DE112013006611T DE112013006611T5 DE 112013006611 T5 DE112013006611 T5 DE 112013006611T5 DE 112013006611 T DE112013006611 T DE 112013006611T DE 112013006611 T5 DE112013006611 T5 DE 112013006611T5
Authority
DE
Germany
Prior art keywords
electrode
silicon carbide
semiconductor device
carbide substrate
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112013006611.4T
Other languages
English (en)
Inventor
Toru Hiyoshi
Shinji Matsukawa
Hirofumi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112013006611T5 publication Critical patent/DE112013006611T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein MOSFET umfasst ein Siliziumkarbid-Substrat (10) mit einer Hauptfläche (10A), die einen Abweichungswinkel in Bezug auf eine {0001}-Ebene aufweist, und eine Source-Elektrode (40), die in Kontakt mit der Hauptfläche (10A) gebildet ist. Eine Basisfläche (10C) ist in wenigstens einem Abschnitt einer Kontaktgrenzfläche des Siliziumkarbid-Substrats (10) mit der Ohmschen Elektrode (40) freigelegt. Mit einem derartigen Aufbau, wird eine Änderung der Schwellenspannung im MOSFET unterdrückt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung, in der Schwankungen in den elektrischen Eigenschaften unterdrückt werden.
  • STAND DER TECHNIK
  • In den letzten Jahren wurde zur Erzielung einer hohen Durchbruchspannung und eines niedrigen Verlustes von Halbleitervorrichtungen, Siliziumkarbid als ein Material zur Bildung einer Halbleitervorrichtung verwendet. Siliziumkarbid ist ein Halbleiter mit großer Bandlücke, das eine größere Bandlücke als Silizium, das herkömmlich weitgehend als Material für Halbleitervorrichtungen verwendet wurde, aufweist. Somit kann durch Verwenden von Siliziumkarbid als ein Material für eine Halbleitervorrichtung, die Halbleitervorrichtung mit einer hohen Druchbruchspannung und einen verringerten Durchlasswiderstand, gebildet werden. Ferner weist eine Halbleitervorrichtung, die Siliziumkarbid als Material enthält, den Vorteil auf, dass eine Verschlechterung der Eigenschaften, wenn diese in einer Umgebung mit hoher Temperatur verwendet wird, geringer ist als in einer Halbleitervorrichtung, die Silizium als Material enthält.
  • Beispiele einer Halbleitervorrichtung, die Siliziumkarbid als Bestandteilmaterial enthält, umfassen einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) und eine Schottky-Diode (SBD). Ein MOSFET ist eine Halbleitervorrichtung, in der Strom durch Steuerung, ob eine Inversionsschicht in einem Kanalgebiet mit einer vorbestimmten Schwellenspannung als Grenze gebildet wird, fließen oder nicht fließen kann. Dieser MOSFET weist den Nachteil auf, dass aufgrund einer Änderung der Schwellenspannung, die ein Fließen eines Stroms ermöglicht oder nicht, kein stabiler Betrieb desselben erhalten wird. Zur Lösung dieses Problems wurde die Verringerung von Schwankungen in der Schwellenspannung vorgeschlagen, indem eine Bedingung zur Bildung eines Gate-Oxidfilms untersucht wurde (siehe beispielsweise Mitsuo Okamoto et al., „Reduction of Instability in Vth of 4H-SiC C-Face MOSFETs,” the 59th Spring Meeting, Proceeddings, The Japan Society of Applied Physics, März 2012, Seiten 15–309 (NPD 1)).
  • ZITATIONSLISTE
  • NICHT-PATENTDOKUMENT
    • NPD 1: Mitsuo Okamoto et al., „Reduction of Instability in Vth of 4H-SiC C-Face MOSFETs,” the 59th Spring Meeting, Proceeddings, The Japan Society of Applied Physics, März 2012, Seiten 15–309
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Obwohl ein Konzept zur Unterdrückung von Schwankungen in der Schwellenspannung in einem MOSFET, wie zuvor beschrieben, vorgeschlagen wurde, wurden keine Erkenntnisse über deren genaue Ursache erhalten. Somit erwies es sich als schwierig, in einem herkömmlichen MOSFET eine Änderung der elektrischen Eigenschaften, wie beispielsweise eine Schwellenspannung, hinreichend zu unterdrücken. Somit ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, in der eine Änderung in den elektrischen Eigenschaften, wie beispielsweise eine Schwellenspannung, ausreichend unterdrückt wird.
  • LÖSUNG DES PROBLEMS
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Siliziumkarbid-Substrat mit einer Hauptfläche, die einen Abweichungswinkel in Bezug auf eine {0001}-Ebene aufweist, und eine Ohmsche Elektrode, die in Kontakt mit der Hauptfläche ausgebildet ist. Eine Basisfläche liegt in wenigstens einem Abschnitt einer Kontaktgrenzfläche des Siliziumkarbid-Substrats mit der Ohmschen Elektrode frei.
  • Der Erfinder hat eingehende Untersuchungen über die Ursache einer Änderung in den elektrischen Eigenschaften, wie zum Beispiel eine Schwellenspannung, in einer Halbleitervorrichtung (wie beispielsweise einem MOSFET) mit einem solchen Aufbau, dass eine Ohmsche Elektrode auf einem Siliziumkarbid-Substrat ausgebildet ist, durchgeführt und folglich die nachfolgend beschriebenen Ergebnisse erhalten und daraus die vorliegende Erfindung konzipiert.
  • Bevor eine Spannung an die Halbleitervorrichtung angelegt wird, existiert zunächst in einer Halbleitervorrichtung mit einer auf einem Siliziumkarbid-Substrat ausgebildeten Ohmschen Elektrode ein verklumptes Gebilde, das von einem Elektrodenmaterial stammt und das eine Kontaktgrenzfläche zwischen der Ohmschen Elektrode und dem Siliziumkarbid-Substrat umgibt. Nach dem Anlegen einer Spannung für die vorgeschriebene Zeitdauer, verschwindet das verklumpte Gebilde. Das heißt, dass sich vor und nach dem Anlegen einer Spannung an die Ohmsche Elektrode ein Verteilungszustand eines Elements (beispielsweise ein Siliziumelement, wenn die Ohmsche Elektrode aus einer TiAlSi-Legierung gebildet ist) an einer Kontaktgrenzfläche zwischen der Ohmschen Elektrode und dem Siliziumkarbid-Substrat ändert.
  • Der vorliegende Erfinder hat herausgefunden, dass eine derartige Zustandsänderung der Verteilung eines Elements, wie zuvor beschrieben, die Ursache für Schwankungen der elektrischen Eigenschaften der Halbleitervorrichtung ist, fand eine stabile Struktur an der Kontaktgrenzfläche zwischen der Ohmschen Elektrode und dem Siliziumkarbid-Substrat und konzipierte die vorliegende Erfindung. Das heißt, dass in der Halbleitervorrichtung gemäß der vorliegenden Erfindung eine Basisfläche in wenigstens einem Abschnitt der Kontaktgrenzfläche zwischen dem Siliziumkarbid-Substrat und der Ohmschen Elektrode freigelegt ist. Somit wird eine stabilere Struktur als in dem Fall, in dem die Basisfläche nicht an der Kontaktgrenzfläche freigelegt ist, erhalten, und folglich werden Schwankungen der elektrischen Eigenschaften verringert. Somit kann gemäß der Halbleitervorrichtung der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt werden, in der eine Änderung in den elektrischen Eigenschaften hinreichend unterdrückt werden kann.
  • In der obigen Halbleitervorrichtung kann die Ohmsche Elektrode wenigstens ein Metall aus Ni, Ti und Al umfassen. Genauer gesagt, kann die Ohmsche Elektrode aus einer TiAlSi-Legierung oder einer NiSi-Legierung gebildet sein. Somit kann ein guter Ohmscher Kontakt zwischen der Ohmschen Elektrode und dem Siliziumkarbid-Substrat gewährleistet werden.
  • In der obigen Halbleitervorrichtung kann eine Länge der Basisfläche in einer Richtung des Abweichungswinkels nicht kleiner als 36 nm und nicht größer als 430 nm sein. Beträgt die Länge der Basisfläche weniger als 36 nm, ist es schwierig, einen Bereich bereitzustellen, in dem die Basisfläche an der Kontaktgrenzfläche des Siliziumkarbid-Substrats in der Ohmschen Elektrode freigelegt ist. Übersteigt die Länge der Basisfläche 430 nm, kann ein Elektrodenmaterial ein n-SiC-Source-Gebiet durchbohren (durchdringen), wodurch ein Betrieb des MOSFET beeinträchtigt werden kann. Aus diesem Grund beträgt die Länge der Basisfläche vorzugsweise nicht weniger als 36 nm und nicht mehr als 430 nm und noch bevorzugter nicht weniger als 50 nm und nicht mehr als 143 nm. Somit können Schwankungen der elektrischen Eigenschaften der Halbleitervorrichtung weit unterdrückt werden.
  • Die obige Halbleitervorrichtung kann ferner einen Oxidfilm, der in Kontakt mit dem Siliziumkarbid-Substrat ausgebildet ist, eine Gate-Elektrode, die derart in Kontakt mit dem Oxidfilm ist, dass der Oxidfilm zwischen der Gate-Elektrode und dem Siliziumkarbid-Substrat angeordnet ist, und eine Drain-Elektrode, die in Kontakt mit dem Siliziumkarbid-Substrat ausgebildet ist, umfassen. Die Ohmsche Elektrode kann eine Source-Elektrode sein. Die Source-Elektrode und die Drain-Elektrode sind derart ausgebildet, dass ein Strom, der zwischen der Source-Elektrode und der Drain-Elektrode fließt, mit einer an der Gate-Elektrode angelegten Gate-Spannung steuerbar ist. Eine Differenz zwischen einer ersten Schwellenspannung der Halbleitervorrichtung, die zuerst gemessen wird, und einer zweiten Schwellenspannung der Halbleitervorrichtung, die nach dem durchgehenden Aufbringen einer Last auf die Halbleitervorrichtung für 1.000 Stunden gemessen wird, beträgt ±0,2 V. Hierin umfasst ist das Aufbringen der Last, das Anlegen der Gate-Spannung von –15 V an die Gate-Elektrode, während eine Spannung der Source-Elektrode 0 V und die Spannung der Drain-Elektrode 0 V betragen. Somit kann eine Halbleitervorrichtung bereitgestellt werden, in der eine Schwankung in der Schwellenspannung weiter unterdrückt werden kann.
  • Hierin wird die Definition einer Schwellenspannung mit Bezug auf die 11 und 12 beschrieben. In 11 und 12 stellt die x-Achse eine Gate-Spannung (Vg) und die y-Achse einen Drain-Strom (Id) dar. Bezug nehmend auf 11 wird zunächst ein Drain-Strom (Id) gemessen, während eine Gate-Spannung (Vg) verändert wird. Es fließt im Wesentlichen kein Drain-Strom, wenn eine Gate-Spannung negativ ist. Bei zunehmender Gate-Spannung beginnt der Drain-Strom plötzlich zu fließen. Eine Schwellenspannung (Vth) bezieht sich auf eine Gate-Spannung, bei der ein Drain-Strom zu fließen beginnt. Insbesondere betrifft eine Schwellenspannung (Vth) eine Gate-Spannung zu dem Zeitpunkt, an dem eine Drain-Spannung auf 0,1 V, eine Source-Spannung auf 0 V und ein Drain-Strom auf 1 nA festgelegt sind. Eine über Source und Drain angelegte Spannung (Vds) ist auf 0,1 V eingestellt.
  • Eine Änderung der Schwellenspannung wird nun in Bezug auf die 12 beschrieben. Zunächst wird ein Drain-Strom gemessen, während eine an die Halbleitervorrichtung angelegte Gate-Spannung verändert wird. Eine Gate-Spannung, bei der ein Drain-Strom auf 1 nA festgelegt ist, wird als erste Schwellenspannung (Vth1) definiert. Anschließend wird eine Last auf die Halbleitervorrichtung aufgebracht. Anschließend wird der Drain-Strom gemessen, während eine Gate-Spannung verändert wird. Dann wird eine Gate-Spannung, bei der der Drain-Strom auf 1 nA festgelegt ist, als eine zweite Schwellenwertspannung (Vth2) definiert. Somit wird während dem Aufbringen einer Last eine Schwellenspannung verändert.
  • Normalerweise werden nach der Herstellung von Halbleitervorrichtungen Betriebsprüfungen bei der Versandkontrolle durchgeführt und anschließend die Halbleitervorrichtungen versandt. In der vorliegenden Erfindung umfasst eine erste Schwellenspannung eine Halbleitervorrichtung, die zum ersten Mal gemessen wird, beispielsweise das erstmalige Messen einer ersten Schwellenspannung durch Anlegen einer Spannung an eine Gate-Elektrode nach dem Versand der Halbleitervorrichtungen.
  • VORTEILHAFTE AUSWIRKUNGEN DER ERFINDUNG
  • Aus der obigen Beschreibung geht hervor, dass gemäß der Halbleitervorrichtung der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt wird, in der Schwankungen in den elektrischen Eigenschaften, wie beispielsweise eine Schwellenspannung, hinreichend unterdrückt wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine schematische Querschnittansicht, die die Struktur eines MOSFET gemäß einer ersten Ausführungsform darstellt.
  • 2 zeigt eine schematische Querschnittansicht, die eine Vergrößerung der Struktur des MOSFET gemäß der ersten Ausführungsform darstellt.
  • 3 zeigt ein Flussdiagramm, das schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
  • 4 zeigt eine schematische Querschnittansicht zur Darstellung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • 5 zeigt eine schematische Querschnittansicht zur Darstellung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • 6 zeigt eine schematische Querschnittansicht zur Darstellung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • 7 zeigt eine schematische Querschnittansicht zur Darstellung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • 8 zeigt eine schematische Querschnittansicht zur Darstellung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • 9 zeigt eine schematische Querschnittansicht, die eine Struktur eines MOSFET gemäß einer zweiten Ausführungsform darstellt.
  • 10 zeigt eine schematische Querschnittansicht, die eine Struktur einer SBD gemäß einer dritten Ausführungsform darstellt.
  • 11 zeigt ein Diagramm, das eine Beziehung zwischen einer Gate-Spannung und einem Drain-Strom darstellt.
  • 12 zeigt ein Diagramm, das eine Beziehung zwischen einer Gate-Spannung und einem Drain-Strom darstellt.
  • 13 zeigt ein Diagramm, das eine Beziehung zwischen einer Anwendungszeit einer Gate-Spannung und einer Änderung der Schwellenspannung darstellt.
  • 14 zeigt ein Abbildungsdiagramm eines Siliziumelements mittels EDX in einem MOSFET als Beispiel.
  • 15 zeigt als Beispiel ein BF-STEM-Foto des MOSFET.
  • 16 zeigt als Beispiel ein HAADF-STEM-Foto des MOSFET.
  • 17 zeigt als Beispiel ein Abbildungsdiagramm des Siliziumelements mittels EDX in dem MOSFET.
  • 18 zeigt als Beispiel ein BF-STEM-Foto des MOSFET.
  • 19 zeigt als Beispiel ein HAADF-STEM-Foto des MOSFET.
  • 20 zeigt als Vergleichsbeispiel ein Abbildungsdiagramm des Siliziumelements mit EDX in einem MOSFET vor dem Anlegen einer Spannung.
  • 21 zeigt als Vergleichsbeispiel ein BF-STEM-Foto des MOSFET vor dem Anlegen einer Spannung.
  • 22 zeigt als Vergleichsbeispiel ein HAADF-STEM-Foto des MOSFET vor dem Anlegen einer Spannung.
  • 23 zeigt als Vergleichsbeispiel ein Abbildungsdiagramm eines Siliziumelements mittels EDX in dem MOSFET nach dem Anlegen einer Spannung.
  • 24 zeigt als Vergleichsbeispiel ein BF-STEM-Foto des MOSFET nach dem Anlegen einer Spannung.
  • 25 zeigt als Vergleichsbeispiel ein HAADF-STEM-Foto des MOSFET nach dem Anlegen einer Spannung.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Nachfolgenden wird eine Ausführungsform der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben. Es sollte beachtet werden, dass in den unten erwähnten Zeichnungen, gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet und dann in der Beschreibung nicht wiederholt werden. Ferner wird in der kristallografischen Beschreibung hierin eine einzelne Orientierung, eine Gruppenorientierung, eine Einzelebene und eine Gruppenebene jeweils durch [], <>, () und {} dargestellt. Obwohl üblicherweise ein negativer Index kristallografisch durch Setzen eines „-„ über einer Zahl dargestellt wird, wird dieser in der vorliegenden Beschreibung durch eine Zahl mit einem negativen Vorzeichen davor ausgedrückt.
  • (Erste Ausführungsform)
  • Eine Struktur eines MOSFET als eine Halbleitervorrichtung gemäß einer ersten Ausführungsform, die eine Ausführungsform der vorliegenden Erfindung darstellt, wird im Nachfolgenden beschrieben. Bezugnehmend auf 1, umfasst der MOSFET 1 einen planaren MOSFET und weist im Wesentlichen ein Siliziumkarbid-Substrat 10, einen Gate-Oxidfilm 20, eine Gate-Elektrode 30, eine Source-Elektrode 40 und eine Drain-Elektrode 50, die als Ohmsche Elektroden dienen, einen Zwischenschicht-Isolierfilm 60 und eine Source-Zwischenverbindung 41 auf.
  • Das Siliziumkarbid-Substrat 10 ist beispielsweise aus hexagonalem Siliziumkarbid mit einem 4H-Polytyp gebildet und umfasst eine Hauptfläche 10a mit einem Abweichungswinkel im Hinblick auf eine {0001}-Ebene. Die Hauptfläche 10A kann beispielsweise eine Fläche mit einem Abweichungswinkel von nicht weniger als 0,1° und nicht mehr als 8° im Hinblick auf die {0001}-Ebene oder eine Fläche mit einem Abweichungswinkel von nicht weniger als 1° und nicht mehr als 8° umfassen. Alternativ kann die Hauptfläche 10A eine Fläche umfassen, die makroskopisch einen Abweichungswinkel von 62° ± 10° im Hinblick auf die {0001}-Ebene aufweist, und kann insbesondere eine (02-38)-Ebene sein.
  • Das Siliziumkarbid-Substrat 10 umfasst ein Basissubstrat 11, das aus Siliziumkarbid gebildet ist und einen n-Leitfähigkeitstyp aufweist, eine Pufferschicht 12, die aus Siliziumkarbid gebildet ist und den n-Leitfähigkeitstyp aufweist, eine Driftschicht 13, die aus Siliziumkarbid gebildet ist und den n-Leitfähigkeitstyp aufweist, ein Paar von Körpergebieten 14 mit einem p-Leitfähigkeitstyp, ein Source-Gebiet 15 mit dem n-Leitfähigkeitstyp und ein Kontakt-Gebiet 16 mit dem p-Leitfähigkeitstyp. Das Siliziumkarbid-Substrat 10 sollte nur ein Substrat, das teilweise Siliziumkarbid enthält, sein, und das Basissubstrat 11 ist nicht auf ein Substrat aus Siliziumkarbid beschränkt. Das Basissubstrat 11 kann beispielsweise aus Silizium (Si), Gallennitrit (GaN), Aluminiumnitrit (AlN) und einem Mischkristall aus Gallennitrit und Aluminiumnitrit (AlGaN) gebildet sein.
  • Die Pufferschicht 12 ist auf einer Hauptfläche 11A des Basissubstrats 11 gebildet und weist den n-Leitfähigkeitstyp auf, in dem sie eine n-Verunreinigung enthält. Die Driftschicht 13 ist auf der Pufferschicht 12 ausgebildet und umfasst durch Aufweisen einer n-Verunreinigung den n-Leitfähigkeitstyp. Die n-Verunreinigung, die in der Driftschicht 13 enthalten ist, umfasst beispielsweise Stickstoff (N) und ist in einer Konzentration (Dichte) enthalten, die niedriger als die n-Verunreinigung in der Pufferschicht 12 ist. Die Pufferschicht 12 und die Driftschicht 13 sind epitaktisch gewachsene Schichten, die auf der einen Hauptfläche 11A des Basissubstrats 11 gebildet sind.
  • Das Paar von Körpergebieten 14 wird in der epitaktisch gewachsenen Schicht beabstandet voneinander angeordnet und umfasst durch Aufweisen einer p-Verunreinigung (eine Verunreinigung mit dem p-Leitfähigkeitstyp) den p-Leitfähigkeitstyp. Eine p-Verunreinigung, die in dem Körpergebiet 14 enthalten ist, umfasst beispielsweise Aluminium (Al) oder Bor (B).
  • Das Source-Gebiet 15 ist in jedem Gebiet des Körpergebietpaars 14 ausgebildet, so dass es die Hauptfläche 10A umfasst und von dem Körpergebiet 14 umgeben ist. Das Source-Gebiet 15 umfasst eine n-Verunreinigung (eine Verunreinigung mit dem n-Leitfähigkeitstyp), wie beispielsweise Phosphor (P) mit einer Konzentration (Dichte), die höher als die n-Verunreinigung in der Drift-Schicht 13 ist.
  • Das Kontakt-Gebiet 16 ist in jedem Gebiet des Körpergebietpaars 14 ausgebildet, so dass es die Hauptfläche 10A umfasst, von dem Körpergebiet 14 umgeben und neben dem Source-Gebiet 15 angeordnet ist. Das Kontakt-Gebiet 16 umfasst eine p-Verunreinigung, wie beispielsweise Al mit einer Konzentration (Dichte), die höher als eine p-Verunreinigung im Körpergebiet 14 ist.
  • Der Gate-Oxidfilm 20 wird auf der Hauptfläche 10A des Siliziumkarbid-Substrats 10 ausgebildet, so dass er in Kontakt mit diesem ist. Der Gate-Oxidfilm 20 ist beispielsweise aus Siliziumdioxid gebildet und auf der Hauptfläche 10A derart ausgebildet, dass er sich von dem einen Source-Gebiet 15 zu dem anderen Source-Gebiet 15 erstreckt.
  • Die Gate-Elektrode 30 ist auf und in Kontakt mit dem Gate-Oxidfilm 20 ausgebildet, um sich von dem einen Source-Gebiet 50 zu dem anderen Source-Gebiet 15 zu erstrecken. Die Gate-Elektrode 30 ist in einer solchen Weise in Kontakt mit dem Gate-Oxidfilm 20 ausgebildet, dass der Gate-Oxidfilm 20 zwischen der Gate-Elektrode und dem Siliziumkarbid-Substrat 10 liegt. Die Gate-Elektrode 30 ist aus Polysilizium gebildet, dem eine Verunreinigung oder ein Leiter wie Al hinzugefügt wurde.
  • Die Source-Elektrode 40 ist auf der Hauptfläche 10A des Siliziumkarbid-Substrats 10 (auf dem Source-Gebiet 15 und dem Kontakt-Gebiet 16) und in Kontakt mit diesem ausgebildet. Die Source-Elektrode 40 ist beispielsweise aus einer TiAlSi-(Titanaluminiumsilizid)-Legierung oder einer NiSi-(Nickelsilizid)-Legierung gebildet und enthält Silizium (Si) und wenigstens ein Metall aus Ni, Ti und Al. Dadurch wird ein guter Ohmscher Kontakt zwischen dem Siliziumkarbid-Substrat 10 und der Source-Elektrode 40 gewährleistet. Im Nachfolgenden wird eine Struktur einer Kontakt-Grenzfläche zwischen dem Siliziumkarbid-Substrat 10 und der Souce-Elektrode 40 detailliert beschrieben.
  • Die Drain-Elektrode 50 ist auf einer Hauptfläche 10D des Siliziumkarbid-Substrats 10, gegenüber der Hauptfläche 10A liegt, ausgebildet und mit dieser in Kontakt. Ähnlich wie die Source-Elektrode 40 ist die Drain-Elektrode 50 aus der TiAlSi-Legierung oder der NiSi-Legierung gebildet und in Ohmschen Kontakt mit dem Siliziumkarbid-Substrat 10. Die Source-Elektrode 40 und die Drain-Elektrode 50 sind derart ausgebildet, dass ein Strom (Ids), der zwischen der Source-Elektrode 40 und der Drain-Elektrode 50 fließt, durch Anlegen einer Gate-Spannung (Vg) an die Gate-Elektrode 30 steuerbar ist.
  • Der Zwischenschicht-Isolierfilm 60 ist beispielsweise aus Siliziumdioxid (SiO2) oder Siliziumnitrit (SiN) gebildet und umgibt zusammen mit dem Gate-Oxidfilm 20 die Gate-Elektrode 30. Der Zwischenschicht-Isolierfilm 60 weist eine Filmdicke von beispielsweise nicht weniger als 0,5 μm und nicht mehr als 2,0 μm auf.
  • Im Nachfolgenden wird eine Struktur der Kontakt-Grenzfläche zwischen der Source-Elektrode 40 und dem Siliziumkarbid-Substrat 10 beschrieben. Bezugnehmend auf 2, ist ein Gebiet, in dem eine Basisfläche 10C freigelegt ist, in der Hauptfläche 10A des Siliziumkarbid-Substrats 10 ausgebildet und ein Kontakt mit der Source-Elektrode 40 in diesem Gebiet hergestellt. D. h., dass die Basisfläche 10C an wenigstens einem Abschnitt der Kontakt-Grenzfläche zwischen dem Siliziumkarbid-Substrat 10 und der Source-Elektrode 40 freigelegt ist. Eine Vielzahl von Basissubstraten 10C liegt an der Kontakt-Grenzfläche frei und es wird an jeder Basisfläche 10C ein Kontakt mit der Source-Elektrode 40 hergestellt. Ist hierin die Hauptfläche 10A eine Fläche mit einem Abweichungswinkel von nicht weniger als 0,1° und nicht mehr als 8° (nicht weniger als 1° und nicht mehr als 8°) im Hinblick auf eine (0001)-Ebene, ist die Basisfläche 10C die (0001)-Ebene (eine Siliziumfläche). Ist die Hauptfläche 10A eine Fläche mit einem Abweichungswinkel von nicht weniger als 0,1° und nicht mehr als 8° (nicht weniger als 1° und nicht mehr als 8°) im Hinblick auf eine (000-1)-Ebene, ist die Basisfläche 10C die (000-1)-Ebene (eine Kohlenstofffläche). Ist die Hauptfläche eine (03-38)-Ebene, umfasst die Basisfläche 10C eine (01-12)-Ebene. Mit einer solchen Struktur kann der MOSFET 1 gemäß der vorliegenden Ausführungsform Schwankungen in der Schwellenspannung, wie im Nachfolgenden beschrieben, unterdrücken.
  • Bezug nehmend auf 2 kann eine Länge L der Basisfläche 10C in einer Richtung eines Abweichungswinkels beispielsweise nicht kleiner als 35 nm und nicht größer als 430 nm sein. Beträgt die Länge L der Basisfläche 10C weniger als 36 nm, ist es schwierig, in ausreichendem Maße ein Gebiet bereitzustellen, in dem die Basisfläche 10C an der Kontakt-Grenzfläche des Siliziumkarbid-Substrats 10 mit der Source-Elektrode 40 freigelegt ist. Übersteigt die Länge L der Basisfläche 10C 430 nm, kann ein Elektrodenmaterial das n-SiC (das Source-Gebiet 15) durchbohren. Aus diesem Grund beträgt die Länge L der Basisfläche vorzugsweise nicht weniger als 36 nm und nicht mehr als 430 nm, so dass Schwankungen der Schwellenspannung des MOSFET 1 weiter vermindert werden können. Hierin betrifft „die Länge L der Basisfläche 10C in einer Richtung eines Abweichungswinkels” eine Länge der Basisfläche 10C in einer Abweichungsrichtung der Basisfläche 10C im Hinblick auf die Hauptfläche 10A. Beträgt die Länge L der Basisfläche 10C nicht weniger als 36 nm und nicht mehr als 430 nm, ist eine Höhe H nicht kleiner als 50 nm und nicht größer als 15 nm. Die Länge L der Basisfläche 10C beträgt vorzugsweise nicht weniger als 36 nm und nicht mehr als 430 nm, und noch bevorzugter nicht weniger als 50 nm und nicht mehr als 143 nm.
  • Der Freilegungszustand der Basisfläche 10C, wie in 2 gezeigt, kann durch Beobachten einer Querschnittstruktur des MOSFET 1 mittels beispielsweise energiedispersiver Röntgenspektroskopie (EDX), Hellfeld-(BF)-Abtastung-Rastertransmissionselektronenmikroskopie (STEM) oder ringförmiger Dunkelfeld-(HAADF)-Abtastung-STEM mit großem Streuwinkel (engl. high-angle annular dark-field (HAADF)-STEM) bestätigt werden. In dem MOSFET 1 der vorliegenden Ausführungsform kann eine in 2 gezeigte Struktur nicht nur an der Kontakt-Grenzfläche zwischen der Source-Elektrode 40 und dem Siliziumkarbid-Substrat 10 ausgebildet werden, sondern auch an einer Kontakt-Grenzfläche zwischen der Drain-Elektrode 50 und dem Siliziumkarbid-Substrat 10.
  • Im Nachfolgenden wird ein Betrieb des MOSFET 1 beschrieben. Ist Bezug nehmend auf 1 eine Spannung der Gate-Elektrode 30 niedriger als eine Schwellenspannung (d. h., in gesperrtem Zustand), wird ein pn-Übergang zwischen dem Körpergebiet 14 und der Drift-Schrift 13, die direkt unter dem Gate-Oxidfilm 20 angeordnet ist, in Sperrrichtung vorgespannt, obwohl eine Spannung an die Drain-Elektrode 50 angelegt ist, wodurch ein nich-leitender Zustand hergestellt wird. Wird eine Spannung, die nicht niedriger als die Schwellenspannung ist, an die Gate-Elektrode 30 angelegt, bildet sich eine Inversionsschicht in einem Kanal-Gebiet, um einen Kontaktabschnitt zwischen dem Körpergebiet 14 und dem Gate-Oxidfilm 20. Folglich werden das Source-Gebiet 15 und die Drift-Schicht 13 elektrisch miteinander verbunden und es fließt Strom zwischen der Source-Elektrode 40 und der Drain-Elektrode 50.
  • Eine Unterdrückung der Schwankungen in der Schwellenwertspannung des MOSFET 1 kann wie folgt bestätigt werden. D. h., eine Differenz zwischen einer ersten Schwellenspannung (Vth1) des MOSFET 1, die zum ersten Mal für den MOSFET 1 gemessen wird, und einer zweiten Schwellenspannung (Vth2), die nach dem durchgehenden Aufbringen einer Last auf die Halbleitervorrichtung für 1.000 Stunden gemessen wird, liegt innerhalb ±0,2 V. In diesem Fall bedeutet das Aufbringen einer Last das Anlegen einer Gate-Spannung von –15 V an die Gate-Elektrode 30, während eine Source-Spannung der Source-Elektrode 40 0 V und eine Drain-Spannung der Drain-Elektrode 50 0 V betragen.
  • Noch bevorzugter liegt eine Differenz zwischen der ersten Schwellenspannung (Vth1) und einer dritten Schwellenspannung (Vth3), die nach dem Verstreichen einer beliebigen Zeitdauer von bis zu 1.000 Stunden nach dem Aufbringen der Last auf den MOSFET 1 gemessen wird, innerhalb ±0,2 V. Beispielsweise kann eine Last bei Zimmertemperatur oder bei einer Temperatur von 150°C auf den MOSFET 1 aufgebracht werden. Vorzugsweise liegt beim Aufbringen einer Last bei sowohl Zimmertemperatur als auch einer Temperatur von 150°C eine Differenz zwischen der ersten Schwellenspannung (Vth1) und der zweiten Schwellenspannung (Vth2) innerhalb ±0,2 V.
  • Im Nachfolgenden wird ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beschrieben. In dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird der MOSFET 1 gemäß der vorliegenden Ausführungsform hergestellt. Bezug nehmend auf 3 wird in dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zunächst als Schritt (S10) ein Siliziumkarbid-Substratherstellungsschritt durchgeführt. In diesem Schritt S10 werden nacheinander ein Basissubstratherstellungsschritt (S11), ein Epitaxiewachstumsschritt (S12) und ein Ionenimplantationsschritt S13 durchgeführt.
  • Zunächst wird in Schritt (S11) unter Bezugnahme auf 4 das Basissubstrat 11 aus Einkristall-Siliziumkarbid durch Schneiden eines Ingots (nicht gezeigt) aus 4H-SiC hergestellt. Anschließend werden in Schritt (S12) die Pufferschicht 12 und die Drift-Schicht 13 aus Siliziumkarbid nacheinander auf der einen Hauptfläche 11A des Basissubstrats 11 mittels epitaktischen Aufwachsens gebildet.
  • Dann werden in Schritt (S13), bezugnehmend auf 5, zunächst Ionen zur Bildung des Körpergebiets 14 implantiert. Insbesondere wird das Körpergebiet 14 beispielsweise durch Implantieren von Al(Aluminium)-Ionen in die Drift-Schicht 13 gebildet. Dann werden Ionen zur Bildung des Source-Gebiets 15 implantiert. Insbesondere wird das Source-Gebiet 15 in dem Körpergebiet 14 beispielsweise durch Implantieren von P(Phosphor)-Ionen in das Körpergebiet 14 gebildet. Ferner werden Ionen zur Bildung des Kontakt-Gebiets 16 implantiert. Insbesondere wird das Kontakt-Gebiet 16 in dem Körpergebiet 14 beispielsweise durch Implantieren von Al-Ionen in das Körpergebiet 14 gebildet. Beispielsweise können Ionen durch Bilden einer Maskenschicht, die aus Siliziumdioxid gebildet ist und eine Öffnung in einem gewünschten Gebiet zur Implantation von Ionen aufweist, auf der Drift-Schicht 13 implantiert werden.
  • Auf diese Weise wird das Siliziumkarbid-Substrat 10 mit dem Basissubstrat 11, das den n-Leitfähigkeitstyp aufweist und aus Siliziumkarbid gebildet ist, der Pufferschicht 12, die aus Siliziumkarbid gebildet ist und den n-Leitfähigkeitstyp aufweist, der Drift-Schicht 13, die aus Siliziumkarbid gebildet ist und den n-Leitfähigkeitstyp aufweist, dem Körpergebiet 14 mit dem p-Leitfähigkeitstyp, dem Source-Gebiet 15 mit dem n-Leitfähigkeitstyp und dem Kontakt-Gebiet 16 mit dem p-Leitfähigkeitstyp hergestellt. Die Hauptfläche 10A des Siliziumkarbid-Substrats 10 kann beispielsweise eine Fläche umfassen, die einen Abweichungswinkel von nicht weniger als 0,1° und nicht mehr als 8° im Hinblick auf die {0001}-Ebene aufweist, oder eine Fläche umfassen, die einen Abweichungswinkel von nicht weniger als 1° und nicht mehr als 8° aufweist.
  • Dann wird in Schritt (S20) ein Aktivierungsglühschritt durchgeführt. In diesem Schritt (S20) wird das Siliziumkarbid-Substrat 10 beispielsweise in einer Atmosphäre aus inertem Gas, wie beispielsweise Argon, erhitzt. Somit wird eine in Schritt (S13) implantierte Verunreinigung aktiviert.
  • Dann wird in Schritt (S30) ein Gate-Oxidfilm-Bildungsschritt durchgeführt. In diesem Schritt (S30) wird das Siliziumkarbid-Substrat 10 in einem Atmosphärengas, das beispielsweise Sauerstoff enthält, bei einer Temperatur von nicht weniger als 1.100°C und nicht mehr als 1.400°C erhitzt (Trockenoxidation). Somit wird in 6 der Gate-Oxidfilm 20 aus Siliziumdioxid auf der Hauptfläche 10A des Siliziumkarbid-Substrats 10 gebildet, so dass er in Kontakt mit dieser ist.
  • Dann wird in Schritt (S40) ein Stickstoffglühschritt durchgeführt. In diesem Schritt (S40) wird das Siliziumkarbid-Substrat 10 in einem Atmosphärengas, wie beispielsweise Stickstoffmonoxid (NO), bei einer Temperatur von nicht weniger als 1.100°C und nicht höher als 1.400°C erhitzt. Somit werden Stickstoffatome in einer Falle (nicht gezeigt), die in einem Grenzflächengebiet zwischen dem Gate-Oxidfilm 20 und dem Siliziumkarbid-Substrat 10 vorhanden ist, eingefangen und folglich wird die Bildung eines Zwischenflächenzustands in dem Grenzflächengebiet unterdrückt. Anschließend wird das Siliziumkarbid-Substrat 10 in einem Atmosphärengas, wie beispielsweise Stickstoff (N2) bei einer Temperatur von nicht weniger als 1.100°C und nicht mehr als 1.400°C weiter erhitzt (Postoxidationsglühbehandlung bzw. (POA)-Behandlung).
  • Dann wird in Schritt (S50) ein Gate-Elektronen-Bildungsschritt durchgeführt. In diesem Schritt (S50) wird, bezugnehmend auf 7, mittels chemischer Niederdruck-(LP)-Dampfabscheidung (CVD) die Gate-Elektrode 30 aus Polysilizium, dem eine Verunreinigung in hoher Dichte hinzugefügt wurde, auf dem Gate-Oxidfilm 20 gebildet, so dass diese in Kontakt mit diesem ist.
  • Dann wird in Schritt (S60) ein Zwischenschicht-Isolierfilm-Bildungsschritt durchgeführt. In diesem Schritt (S60) wird, bezugnehmend auf 7, beispielsweise mittels CVD der Zwischenschicht-Isolierfilm 60 aus Siliziumdioxid oder Siliziumnitrid (mit einer Filmdicke von nicht weniger als 0,5 μm und nicht mehr als 2,0 μm) gebildet, um zusammen mit dem Gate-Oxidfilm 20 die Gate-Elektrode 30 zu umgeben.
  • Dann wird in Schritt (S70) ein Schritt zur Bildung einer ohmschen Elektrode durchgeführt. In diesem Schritt (S70) werden, bezugnehmend auf 8, zunächst in einem Gebiet, in dem die Source-Elektrode 40 gebildet werden soll, der Zwischenschicht-Isolierfilm 60 und der Gate-Oxidfilm 20 entfernt und ein Gebiet, in dem das Source-Gebiet 15 und das Kontakt-Gebiet 16 freigelegt sind, gebildet. Dann wird in diesem Gebiet ein Metallfilm gebildet, der beispielsweise einen Stapelfilm oder einen Mischfilm aus Ti, Al und Si oder einen Stapelfilm oder einen Mischfilm aus Ni und Si umfasst. Insbesondere wird der Metallfilm mittels Strukturieren unter Verwendung eines Abhebungsverfahrens (lift-off) oder eines Trockenätzverfahrens in dem Gebiet gebildet. Der Metallfilm wird in ähnlicher Weise auch auf der Hauptfläche 10B des Siliziumkarbid-Substrats 10, die gegenüber der Hauptfläche 10A angeordnet ist, gebildet. Anschließend wird das Siliziumkarbid-Substrat 10 bei einer Temperatur von nicht weniger als 850°C und nicht höher als 1.100°C für eine Zeitdauer, die nicht kürzer als 0,5 Minuten und nicht länger als 15 Minuten ist, in einer inerten Gasatmosphäre, wie beispielsweise Stickstoff oder Argon, gehalten. Durch das Glühen des Metallflims wird der Metallfilm legiert und wenigstens ein Teil des Metallfilms wird in Silizid umgewandelt. Folglich werden die Source-Elektrode 40 und die Drain-Elektrode 50 aus einer TiAlSi-Legierung oder einer NiSi-Legierung gebildet.
  • Dann wird in Schritt (S80) ein Source-Zwischenverbindung-Bildungsschritt durchgeführt. In diesem Schritt (S80) wird, bezugnehmend auf 1, eine Source-Zwischenverbindung 41 aus Al, das einen Leiter darstellt, beispielsweise mittels Dampfabscheidung gebildet, um den Zwischenschicht-Isolierfilm 60 und die Source-Elektrode 40 zu bedecken. Durch Durchführen der obigen Schritte (S10) bis (S80) wird der MOSFET 1 gemäß der vorliegenden Ausführungsform hergestellt und damit ist das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beendet.
  • (Zweite Ausführungsform)
  • Im Nachfolgenden wird ein MOSFET 2 als eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform, die eine weitere Ausführungsform der vorliegenden Erfindung darstellt, beschrieben. Der MOSFET 2 gemäß der vorliegenden Ausführungsform ist im Grunde hinsichtlich des Aufbaus, des Betriebs und der Effekte gleich dem MOSFET 1, wobei sich jedoch der MOSFET 2 gemäß der vorliegenden Erfindung strukturell von MOSFET 1 dahingehend unterscheidet, dass der MOSFET 1 einen planaren MOSFET umfasst, während der MOSFET 2 einen Trench-MOSFET umfasst.
  • Bezugnehmend auf 9, umfasst der MOSFET 2 einen Trench-MOSFET und weist im Wesentlichen, wie der MOSFET 1 gemäß der ersten Ausführungsform, das Siliziumkarbid-Substrat 10, den Gate-Oxidfilm 20, die Gate-Elektrode 30, die Source-Elektrode 40 und die Drain-Elektrode 50, die als Ohmsche Elektroden dienen, den Zwischenschicht-Isolierfilm 60 und die Source-Zwischenverbindung 41 auf. Das Siliziumkarbid-Substrat 10 umfasst einen Graben 70, der sich in Richtung der Hauptfläche 10A offen ausgebildet ist. Der Graben 70 umfasst eine Seitenwandfläche 70A und eine Bodenfläche 70B und ist derart ausgebildet, dass die Seitenwandfläche 70A das Source-Gebiet 15 und das Körpergebiet 14 durchdringt, um so über dem Source-Gebiet 15, dem Körpergebiet 14 und der Drift-Schicht 13 angeordnet zu sein, und die Bodenfläche 70B ist in der Drift-Schicht 13 angeordnet. Die Hauptfläche 10A weist einen Abweichungswinkel von beispielsweise nicht weniger als 0,1° und nicht mehr als 8° oder bevorzugt nicht weniger als 1° und nicht mehr als 8° im Hinblick auf die {0001}-Ebene auf.
  • Das Körpergebiet 14 ist aus Sicht der Drift-Schicht 13 gegenüber dem Basissubstrat 11 angeordnet. Das Körpergebiet 14 ist derart ausgebildet, dass es die Seitenwandflächen 70A umfasst und sich in einer Richtung entfernt von der Seitenwandfläche 70A erstreckt, während es in Kontakt mit der Drift-Schicht 13 ist. Das Körpergebiet 14 weist den p-Leitfähigkeitstyp auf, indem es eine p-Verunreinigung enthält. Eine p-Verunreinigung in dem Körpergebiet 14 umfasst beispielsweise Aluminium (Al) oder Bor (B).
  • Das Source-Gebiet 15 ist aus Sicht des Körpergebiets 14 gegenüberliegend der Drift-Schicht 13 angeordnet. Das Source-Gebiet 15 ist derart ausgebildet, dass es die Seitenwandfläche 70A umfasst und sich in einer Richtung entfernt von der Seitenwandfläche 70A erstreckt, während es in Kontakt mit dem Körpergebiet 14 ist. Das Source-Gebiet 15 weist den n-Leitfähigkeitstyp auf, indem es eine n-Verunreinigung enthält. Ein Konzentrationswert einer n-Verunreinigung, die in dem Source-Gebiet 15 enthalten ist, ist höher als ein Konzentrationswert einer n-Verunreinigung in der Drift-Schicht 13. Eine n-Verunreinigung in dem Source-Gebiet 15 umfasst beispielsweise Phosphor (P).
  • Das Kontakt-Gebiet 16 ist neben dem Source-Gebiet 15 ausgebildet, während es in Kontakt mit dem Körpergebiet 14 ist. Das Kontakt-Gebiet 16 weist den p-Leitfähigkeitstyp auf, indem es eine p-Verunreinigung enthält. Ein Konzentrationswert einer p-Verunreinigung in dem Kontakt-Gebiet 16 ist höher als ein Konzentrationswert einer p-Verunreinigung in dem Körpergebiet 14. Eine in dem Kontakt-Gebiet 16 enthaltene p-Verunreinigung umfasst, ähnlich wie die p-Verunreinigung in dem Körpergebiet 14, beispielsweise Al oder B.
  • Der Gate-Oxidfilm 20 ist in Kontakt mit dem Siliziumkarbid-Substrat 10 ausgebildet, und insbesondere derart geformt, dass er die Seitenwandfläche 70A und die Bodenfläche 70B des Grabens 70 und die Hauptfläche 10A des Siliziumkarbid-Substrats 10 bedeckt. Der Gate-Oxidfilm 20 ist beispielsweise aus Siliziumdioxid gebildet.
  • Die Gate-Elektrode 30 ist in Kontakt mit dem Gate-Oxidfilm 20 ausgebildet, so dass der Gate-Oxidfilm 20 zwischen der Gate-Elektrode 30 und dem Siliziumkarbid-Substrat 10 liegt, und ist insbesondere derart geformt, dass sie den Graben 70 ausfüllt. Die Gate-Elektrode 30 ist beispielsweise aus Polysilizium, dem eine Verunreinigung oder ein Leiter wie Al hinzugefügt wurde, gebildet.
  • Die Source-Elektrode 40 ist auf der Hauptfläche 10A des Siliziumkarbid-Substrats 10 (auf dem Source-Gebiet 15 und dem Kontakt-Gebiet 16) und in Kontakt mit dieser ausgebildet. Die Source-Elektrode 40 ist, wie in der ersten Ausführungsform, aus einer TiAlSi-Legierung oder einer NiSi-Legierung gebildet.
  • Der Zwischenschicht-Isolierfilm 60 ist derart ausgebildet, dass er zusammen mit dem Gate-Oxidfilm 20 die Gate-Elektrode 30 umgibt und die Gate-Elektrode 30 von der Source-Elektrode 40 und der Source-Zwischenverbindung 41 elektrisch isoliert. Der Zwischenschicht-Isolierfilm 60 ist beispielsweise aus Siliziumdioxid oder Siliziumnitrit gebildet.
  • Die Source-Zwischenverbindung 41 ist derart ausgebildet, dass sie den Zwischenschicht-Isolierfilm 60 und die Source-Elektrode 40 bedeckt. Die Source-Zwischenverbindung 41 ist beispielsweise aus einem Leiter wie Al gebildet und mittels Source-Elektrode 40 mit dem Source-Gebiet 15 elektrisch verbunden.
  • Die Drain-Elektrode 50 ist auf der Hauptfläche 10B des Siliziumkarbid-Substrats 10, die gegenüber der Hauptfläche 10A liegt, ausgebildet, so dass sie mit dieser in Kontakt ist. Die Drain-Elektrode 50 ist mit dem Siliziumkarbid-Substrat 10 elektrisch verbunden und aus einem Material gebildet, das die Bildung eines Ohmschen Kontakts mit dem Siliziumkarbid-Substrat 10 ermöglicht, wie beispielsweise aus dem gleichen Material wie die Source-Elektrode 40.
  • Eine Kontakt-Grenzfläche zwischen der Source-Elektrode 40 und dem Siliziumkarbid-Substrat 10 und eine Kontakt-Grenzfläche zwischen der Drain-Elektrode 50 und dem Siliziumkarbid-Substrat 10 werden gemäß der ersten Ausführungsform (siehe 2) ausgebildet. Somit kann der MOSFET 2 Schwankungen in der Schwellenspannung auf gleiche Weise wie der MOSFET 1 gemäß der ersten Ausführungsform unterdrücken.
  • (Dritte Ausführungsform)
  • Im Nachfolgenden wird eine Struktur einer Schottky-Iode (SBD) als eine Halbleitervorrichtung gemäß einer dritten Ausführungsform, die eine weitere Ausführungsform der vorliegenden Erfindung darstellt, beschrieben. Bezugnehmend auf 10, umfasst die SBD 3 im Wesentlichen ein Siliziumkarbid-Substrat, eine Schottky-Elektrode 91, eine Ohmsche Elektrode 92, eine Zwischenverbindung 93 und eine Kontaktflächenelektrode 94.
  • Das Siliziumkarbid-Substrat 80 umfasst ein Basissubstrat 81, eine Pufferschicht 82 und eine Halbleiterschicht 83. Das Basissubstrat 81 ist aus Siliziumkarbid gebildet und weist den n-Leitfähigkeitstyp auf, indem es beispielsweise eine n-Verunreinigung, wie Stickstoff, enthält. Die Pufferschicht 82 ist auf der Hauptfläche des Basissubstrats 81 mittels epitaktischen Aufwachsens gebildet. Die Pufferschicht 82 weist in ähnlicher Weise wie das Basissubstrat 81 den n-Leitfähigkeitstyp auf. Die Halbleiterschicht 83 ist auf der Hauptfläche der Pufferschicht 82 gegenüber dem Basissubstrat 81 ausgebildet. Die Halbleiterschicht 83 weist in ähnlicher Weise wie das Basissubstrat 81 und die Pufferschicht 82 den n-Leitfähigkeitstyp auf.
  • Die Schottky-Elektrode 91 wird auf einer Hauptfläche des Siliziumkarbid-Substrats 80 und in Kontakt mit dieser ausgebildet. Als Material zur Bildung der Schottky-Elektrode 91 kann beispielsweise wenigstens ein Metall verwendet werden, das aus der Gruppe, bestehend aus Titan (Ti), Wolfram (W), Molybdän (Mo), Nickel (Ni), Tantal (Ta) und Gold (Au) als Metall ausgewählt wird, und das einen Schottky-Kontakt mit dem Siliziumkarbid-Substrat 80 ermöglicht. Die Zwischenverbindung 93 ist beispielsweise aus einem Leiter wie Al gebildet und auf der Schottky-Elektrode 91 vorgesehen.
  • Die Ohmsche Elektrode 92 ist auf einer Hauptfläche des Siliziumkarbid-Substrats 80 gegenüber der Schottky-Elektrode 91 gebildet und mit dieser in Kontakt. Die Ohmsche Elektrode 92 ist wie in der ersten und zweiten Ausführungsform aus einer TiAlSi-Legierung oder einer NiSi-Legierung gebildet und in Ohmschem Kontakt mit dem Siliziumkarbid-Substrat 80. Die Flächenanschlusselektrode 94 ist beispielsweise aus einem Leiter wie Al gebildet und auf der Ohmschen Elektrode 92 vorgesehen. Eine Kontakt-Grenzfläche zwischen der Ohmschen Elektrode 92 und dem Siliziumkarbid-Substrat 80 ist in der gleichen Weise wie in der ersten und zweiten Ausführungsform (siehe 2) ausgebildet. Somit unterdrückt die SBD 3, wie in der ersten und zweiten Ausführungsform, Schwankungen der elektrischen Eigenschaften aufgrund eines Kontaktzustands zwischen der Ohmschen Elektrode 92 und dem Siliziumkarbid-Substrat 80.
  • Obwohl in der ersten bis dritten Ausführungsform ein MOSFET oder eine SBD als eine Halbleitervorrichtung gemäß der vorliegenden Erfindung beschrieben wurden, ist die Halbleitervorrichtung gemäß der vorliegenden Erfindung nicht auf diese beschränkt. Das heißt, die Halbleitervorrichtung gemäß der vorliegenden Erfindung kann beispielsweise einen Übergangsfeldeffekttransistor (JFET), einen Bipolartransistor mit isoliertem Gate (IGBT) oder eine PIN-Diode (P-intrinsic-N-Diode) aufweisen, und die in 2 gezeigte Struktur kann an einer Kontakt-Grenzfläche zwischen einer Ohmschen Elektrode und einem Siliziumkarbid-Substrat einer derartigen Halbleitervorrichtung ausgebildet sein. Somit können auch in diesen Halbleitervorrichtungen, wie im Falle eines MOSFET oder einer SBD, Schwankungen in den elektrischen Eigenschaften aufgrund eines Kontaktzustandes zwischen einer Ohmschen Elektrode und eines Siliziumkarbid-Substrats unterdrückt werden.
  • Beispiele
  • Es wurde ein Experiment zur Bestätigung der Unterdrückung von Schwankungen in der Schwellenspannung gemäß der vorliegenden Erfindung durchgeführt. Zunächst wurde der MOSFET 1 gemäß der ersten Ausführungsform hergestellt (Beispiel, siehe 1). Dann wurde eine Schwellenspannung (Vth1) des MOSFET 1 vor dem Anlegen einer Spannung gemessen. Dann wurde eine Spannung von –15 V für eine vorbestimmte Zeitdauer an die Gate-Elektrode 30 angelegt, während eine Spannung der Source-Elektrode 40 0 V und eine Spannung der Drain-Elektrode 50 0 V betrugen, eine Schwellenspannung (Vth2) für jede Anwendungszeit erneut gemessen und Schwankungen im Schwellenspannungswert (ΔVth = Vth1 = Vth2) aus dem Messergebnis berechnet. Hierin liegt die Schwellenspannung (Vth) an der mit Bezug auf 11 und 12 beschriebenen Position. Als Vergleichsbeispiel wurde ein MOSFET hergestellt, in dem die Basisfläche 10C nicht an einer Kontakt-Grenzfläche zwischen dem Siliziumkarbid-Substrat 10 und der Source-Elektrode 40 freigelegt wurde (ein MOSFET, der nicht die Struktur in 2 aufweist), und es wurde das gleiche Experiment, wie zuvor beschrieben, durchgeführt. Die MOSFETs des Beispiels und des Vergleichsbeispiels wurden in einer Dickenrichtung durchgeschnitten und eine Struktur der Kontakt-Grenzfläche zwischen der Source-Elektrode 40 und dem Siliziumkarbid-Substrat 10 wurde mittels EDX, BF-STEM und HAADF-STEM analysiert.
  • 13 zeigt ein Ergebnis einer Berechnung von Schwankungen in einem Schwellenspannungswert (ΔVth) zu jedem Zeitpunkt des Anlegens einer Gate-Spannung. In 13 stellt die x-Achse eine Gate-Spannungsanwendungszeitdauer (h) dar und die y-Achse stellt eine Änderung in dem Schwellenspannungswert ΔVth (V) dar. Wie aus 13 ersichtlich, hat sich im Vergleich zum Wert des Vergleichsbeispiels, ein Wert für ΔVth (ein Absolutwert) des Beispiels erheblich verringert. Aufgrund dieses Ergebnisses wurde herausgefunden, dass eine Änderung der Schwellenspannung gemäß der Halbleitervorrichtung der vorliegenden Erfindung hinreichend unterdrückt werden konnte.
  • Anschließend wurde eine Beziehung zwischen der Änderung der Schwellenspannung und einer Struktur an einer Kontakt-Grenzfläche untersucht. 14 bis 19 zeigen Si-Abbildungen mittels EDX (siehe 14 und 17), BF-STEM-Fotos (siehe 15 und 18) und HAADF-STEM-Fotos (siehe 16 und 19) an der Kontaktgrenzfläche zwischen der Source-Elektrode 40 und dem Siliziumkarbid-Substrat 10 des Beispiels. 20 bis 22 zeigen Si-Abbildungen mittels EDX (siehe 20), ein BF-STEM-Foto (siehe 21) und ein HAADF-STEM-Foto (siehe 22) an der Kontakt-Grenzfläche des Vergleichsbeispiels vor dem Anlegen einer Spannung. 23 bis 25 zeigen jeweils eine Si-Abbildung mittels EDX (siehe 23), ein BF-STEM-Foto (siehe 24) und ein HAADF-STEM-Foto (siehe 25) an der Kontaktgrenzfläche des Vergleichsbeispiels nach dem Anlegen einer Spannung. Die Vergrößerung in den 14 bis 16 und den 20 bis 25 wurde auf 100.000 festgelegt, und die Vergrößerung in den 17 bis 19 wurde auf 200.000 festgelegt. In der EDX-Abbildung wurde ein weißes Gebiet mit einem dichten Siliziumelement beobachtet.
  • In dem Vergleichsbeispiel in 20 bis 22 wurde vor dem Anlegen einer Spannung ein verklumptes Gebilde 40A aus Silizium (Si) um die Kontakt-Grenzfläche beobachtet, während in dem Vergleichsbeispiel in 23 bis 25 nach dem Anlegen einer Spannung kein verklumptes Gebilde 40A beobachtet wurde. Wie in den 14 bis 19 gezeigt, wurde in dem MOSFET des Beispiels kein verklumptes Gebilde 40A beobachtet, jedoch wurde ein Zustand beobachtet, in dem die Basisfläche 10C an der Kontakt-Grenzfläche zwischen dem Siliziumkarbid-Substrat 10 und der Source-Elektrode 40 freiliegt. Wurde die Höhe H der Basisfläche 10C (siehe 2) betrachtet, wurden Höhen von 64,5 nm und 28,7 nm (siehe 15) und 10,3 nm und 15,0 nm (siehe 18) verzeichnet. Aufgrund dieses Ergebnisses wurde herausgefunden, dass der Grund für Schwankungen der Schwellenspannung auf eine Änderung in der Zustandsverteilung eines Siliziumelements an der Kontakt-Grenzfläche vor und nach dem Anlegen einer Spannung zurückzuführen ist. Zudem wurde herausgefunden, dass Schwankungen in der Schwellenspannung durch Ausbilden einer stabileren Struktur, in der die Basisfläche 10C an der Kontakt-Grenzfläche zwischen dem Siliziumkarbid-Substrat 10 und der Source-Elektrode 40 freigelegt wurde, abgeschwächt wurden.
  • Die hierin offenbarten Ausführungsformen sind beispielhaft und keinerlei Hinsicht als einschränkend zu erachten. Der Umfang der vorliegenden Erfindung wird vielmehr durch die Begriffe der Ansprüche als durch die zuvor beschriebenen Ausführungsformen definiert und soll jegliche Modifikationen innerhalb des Umfangs und der Bedeutung entsprechend den Begriffen der Ansprüche umfassen.
  • Industrielle Anwendbarkeit
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung ist besonders vorteilhaft auf eine Halbleitervorrichtung anwendbar, in der eine Änderung der elektrischen Eigenschaften unterdrückt werden soll.
  • Bezugszeichenliste
    • 1, 2 MOSFET; 3 SBD; 10, 80 Siliziumkarbid-Substrat; 10A, 10B, 11A Hauptfläche; 10C Basisfläche; 11, 81 Basissubstrat; 12, 82 Pufferschicht; 13 Drift-Schicht; 14 p-Körpergebiet; 15 Source-Gebiet; 16 Kontakt-Gebiet; 20 Gate-Oxidfilm; 30 Gate-Elektrode; 40 Source-Elektrode; 40A Klumpiges Gebilde; 41 Source-Zwischenverbindung; 50 Drain-Elektrode; 60 Zwischenschichtlsolierfilm; 70 Graben; 70A Seitenwandfläche; 70B Bodenfläche; 83 Halbleiterschicht; 91 Schottky-Elektrode; 92 Ohmsche Elektrode; 93 Zwischenverbindung; 94 Anschlussflächenelektrode; H Höhe; und L Länge.

Claims (5)

  1. Halbleitervorrichtung, umfassend: ein Siliziumkarbid-Substrat mit einer Hauptfläche, die einen Abweichungswinkel in Bezug auf eine {0001}-Ebene aufweist; und eine Ohmsche Elektrode, die in Kontakt mit der Hauptfläche ausgebildet ist, wobei eine Basisfläche in wenigstens einem Abschnitt einer Kontaktgrenzfläche des Siliziumkarbid-Substrats mit der ohmschen Elektrode freigelegt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Ohmsche Elektrode wenigstens ein Metall aus Ni, Ti und Al enthält.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Ohmsche Elektrode aus einer TiAlSi-Legierung oder einer NiSi-Legierung gebildet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei eine Länge der Basisfläche in einer Richtung des Abweichungswinkels nicht kleiner als 36 nm und nicht größer als 430 nm ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner umfassend: einen Oxidfilm, der in Kontakt mit dem Siliziumkarbid-Substrat ausgebildet ist; eine Gate-Elektrode, die derart in Kontakt mit dem Oxidfilm ist, dass der Oxidfilm zwischen der Gate-Elektrode und dem Siliziumkarbid-Substrat angeordnet ist; und eine Drain-Elektrode, die in Kontakt mit dem Siliziumkarbid-Substrat ausgebildet ist, wobei die ohmsche Elektrode eine Source-Elektrode ist, die Source-Elektrode und die Drain-Elektrode ausgebildet sind, dass Strom, der zwischen der Source-Elektrode und die Drain-Elektrode fließt, mit einer an der Gate-Elektrode angelegten Gate-Spannung steuerbar ist, eine Differenz zwischen einer ersten Schwellenspannung der Halbleitervorrichtung, die zuerst gemessen wird, und einer zweiten Schwellenspannung der Halbleitervorrichtung, die nach dem durchgehenden Aufbringen einer Last auf die Halbleitervorrichtung für 1000 Stunden gemessen wird, ±0,2 V beträgt, und das Aufbringen der Last das Anlegen der Gate-Spannung von –15 V an die Gate-Elektrode umfasst, während eine Spannung der Source-Elektrode 0 V und eine Spannung der Drain-Elektrode 0 V betragen.
DE112013006611.4T 2013-02-07 2013-12-19 Halbleitervorrichtung Ceased DE112013006611T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-022221 2013-02-07
JP2013022221A JP2014154667A (ja) 2013-02-07 2013-02-07 半導体装置
PCT/JP2013/084054 WO2014122863A1 (ja) 2013-02-07 2013-12-19 半導体装置

Publications (1)

Publication Number Publication Date
DE112013006611T5 true DE112013006611T5 (de) 2015-11-05

Family

ID=51299466

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013006611.4T Ceased DE112013006611T5 (de) 2013-02-07 2013-12-19 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9484414B2 (de)
JP (1) JP2014154667A (de)
CN (1) CN104885199B (de)
DE (1) DE112013006611T5 (de)
WO (1) WO2014122863A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483389B2 (en) * 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
US10418476B2 (en) 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device
JP6596197B2 (ja) * 2014-09-11 2019-10-23 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6191587B2 (ja) 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置
US9728608B2 (en) 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
JP6860522B2 (ja) 2018-04-17 2021-04-14 株式会社東芝 半導体装置
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
JP7242488B2 (ja) * 2019-09-17 2023-03-20 株式会社東芝 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164340A (en) * 1991-06-24 1992-11-17 Sgs-Thomson Microelectronics, Inc Structure and method for contacts in cmos devices
EP1306890A2 (de) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Halbleitersubstrat und -bauelement aus SiC und Verfahren zu deren Herstellung
JP4360085B2 (ja) * 2002-12-25 2009-11-11 株式会社デンソー 炭化珪素半導体装置
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
JP2006148048A (ja) * 2004-10-19 2006-06-08 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
JP2008135611A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2008205296A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子及びその製造方法
JP5037165B2 (ja) * 2007-02-22 2012-09-26 三菱電機株式会社 半導体装置の製造方法
JP4935741B2 (ja) * 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Also Published As

Publication number Publication date
US9484414B2 (en) 2016-11-01
CN104885199A (zh) 2015-09-02
WO2014122863A9 (ja) 2015-06-18
US20150372092A1 (en) 2015-12-24
CN104885199B (zh) 2017-06-23
JP2014154667A (ja) 2014-08-25
WO2014122863A1 (ja) 2014-08-14

Similar Documents

Publication Publication Date Title
DE112013006611T5 (de) Halbleitervorrichtung
DE112011102787B4 (de) Epitaxialwafer und Halbleitereinrichtung
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011000911B4 (de) Nitridhalbleiterbauelement und Verfahren
DE60031173T2 (de) Misfet
DE102009033302B4 (de) Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE112016000168T5 (de) Halbleitervorrichtung
DE112010001556T5 (de) Rückdiffusionsunterdrückende Strukturen
DE102009014583A1 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018115110B3 (de) Siliziumcarbid-halbleitervorrichtung
DE102015112350A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE112015004798T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112005001337B4 (de) Verfahren zur Herstellung eines FET
DE112013003330T5 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren dafür
DE112014003518T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final