JP2011071281A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】 電極と半導体基板の間の順方向特性を改善する技術を提供する。
【解決手段】 半導体装置１００は、表面の少なくとも一部に複数の突出部６ａが形成されている突出部領域６を有する半導体基板１４と、複数の突出部６ａの側面６ｄに形成されている電流方向異方性材料４と、突出部領域６上に形成されている電極２を備える。電流方向異方性材料４は平面方向のキャリア移動度が高いので、電極２と半導体基板１４の間の順方向特性を改善することができる。
【選択図】図１

Description

本発明は、電極と半導体基板の間の順方向特性が改善された半導体装置とその製造方法に関する。

金属電極と半導体基板を接合させたときに、例えば、金属電極の金属材料の仕事関数、半導体基板の半導体材料のフェルミエネルギー、半導体基板の濃度等に基づいて、金属電極と半導体基板はショットキー接合又はオーミック接合することが知られている。半導体装置は、様々な目的でショットキー接合する金属電極及び／又はオーミック接合する金属電極を必要とする。

例えば、整流作用を示すショットキー接合を利用するショットキーダイオードが知られている。特許文献１には、ショットキーダイオードの一例であるジャンクション・バリア・ショットキーダイオード（Junction Barrier Schottky Diode:以下、JBSダイオードという）が開示されている。JBSダイオードは、表層部にｎ型層とｐ型層が設けられた半導体基板を備えている。アノード電極は、ｎ型層とｐ型層の双方にショットキー接合する。このJBSダイオードは、半導体基板の表層部にｐ型層を有しているので、高サージ耐量が期待される。

特開平５−１３６０１５号公報

しかしながら、JBSダイオードは、半導体基板の表層部にｐ型層が設けられているので、半導体基板の表面に占めるｎ型層の面積が小さい。このため、JBSダイオードは、順方向電圧が印加されたときの電流経路が狭いので、オン電圧が高いという問題がある。

JBSダイオードのオン電圧を改善するためには、アノード電極とｐ型層をオーミック接合させるのが望ましい。アノード電極とｐ型層をオーミック接合させれば、ｐ型層が設けられている領域がｐｎ接合ダイオードとして動作し、オン電圧を改善することができる。しかしながら、JBSダイオードでは、アノード電極とｎ型層をショットキー接合させなければならないことから、アノード電極の金属材料には、半導体基板の半導体材料とショットキー接合する金属材料が選択される。このため、アノード電極とｐ型層もショットキー接合しており、ｐ型層が設けられている領域をｐｎ接合ダイオードとして動作させることが困難である。アノード電極とｎ型層をショットキー接合させながら、アノード電極とｐ型層をオーミック接合させる技術が必要である。

また、JBSダイオードに限らず、様々な場面で電極と半導体基板の順方向特性を改善する技術が必要とされている。例えば、半導体材料の種類によっては、オーミック接合可能な金属材料が限られており、オーミック接合させるために高価な金属材料を選択したり、高コストな製造技術を利用しなければならないことがある。このような場合も、順方向特性を改善する技術が開発されれば、安価な金属材料、あるいは、低コストな製造技術を用いてオーミック接合が可能となり、製造コストを削減することができる。

本明細書で開示される技術は、電極と半導体基板の間の順方向特性を改善する技術を提供することを目的としている。

本明細書で開示される技術は、電極と半導体基板の間に電流方向異方性材料を介在させることを特徴としている。さらに、電極が接合する半導体基板の表面には複数の突出部が形成されており、その複数の突出部の側面に電流方向異方性材料が形成されていることを特徴としている。電流方向異方性材料が突出部の側面に形成されているので、突出部の側面の上端部において電流方向異方性材料の一方の端部が電極と接触し、突出部の側面の下端部において電流方向異方性材料の他方の端部が半導体基板に接触する。これにより、電流は、電流方向異方性材料を介して電極と半導体基板の間を流れる。この結果、電極と半導体基板の間の順方向特性が改善される。なお、本明細書でいう「電流方向異方性材料」とは、平面方向にはキャリアの移動度が高く、その平面に直交する方向にはキャリアの移動度が低い材料のことをいう。また、本明細書でいう「突出部」とは、側面を備えた構造であり、その側面は、電極と半導体基板の積層方向成分を少なくとも備えている。「突出部」は、半導体基板と同一の半導体材料であることが望ましい。

本明細書で開示される半導体装置は、表面の少なくとも一部に複数の突出部が形成されている突出部領域を有する半導体基板と、複数の突出部の側面に形成されている電流方向異方性材料と、突出部領域上に形成されている電極を備える。これにより、電極と半導体基板の間の順方向特性が改善される。

本明細書で開示される半導体装置では、突出部領域の以外の表面の少なくとも一部に電流方向異方性材料が形成されていない非被覆領域を有していてもよい。この場合、電極は、非被覆領域にも接合することが望ましい。この形態の半導体装置によると、電極と半導体基板の間に、ショットキー接合する領域とオーミック接合する領域を形成することができる。

本明細書で開示される半導体装置では、非被覆領域は、突出部領域よりも平坦であることが望ましい。この形態の半導体装置によると、ショットキー接合する領域におけるリーク電流を抑制することができる。

半導体基板の半導体材料が、炭化珪素系半導体であることが望ましい。炭化珪素系半導体は優れた物性を有しており、低オン電圧で高耐量な半導体装置を実現することができる。

電流方向異方性材料は、グラフェンであることが望ましい。グラフェンは、６員環構造の炭素が２次元平面に広がる材料であり、平面方向にはキャリアの移動度が高く、その平面に直交する方向にはキャリアの移動度が低い。本明細書でいう「グラフェン」には、単層グラファイトのみならず、数ナノメートルの厚みを有する多層グラファイト（極薄グラファイト）も含まれる。また、他の電流異方性材料として、カーボンナノチューブ等が挙げられる。

本明細書で開示される技術は、ＪＢＳダイオードに具現化することができる。本明細書で開示されるＪＢＳダイオードは、表層部にｎ型層とｐ型層が設けられているとともに、ｐ型層の表面に複数の突出部が形成されている半導体基板を備えている。ＪＢＳダイオードはさらに、複数の突出部の側面に形成されている電流方向異方性材料と、ｐ型層上に形成されているアノード電極を備えている。本明細書で開示されるＪＢＳダイオードは、アノード電極とｐ型層の間の順方向特性が改善される。これにより、順方向時において、ｐ型層が設けられている領域がｐｎ接合ダイオードとして動作し、オン電圧を改善することができる。

本明細書で開示されるＪＢＳダイオードでは、アノード電極が、ｎ型層にも接合していることが望ましい。このＪＢＳダイオードによると、アノード電極は、ｎ型層との間でショットキー接合するとともに、ｐ型層との間でオーミック接合することができる。

本明細書で開示されるＪＢＳダイオードでは、ｎ型層の表面が、ｐ型層の表面よりも平坦であることが望ましい。この形態のＪＢＳダイオードによると、ショットキー接合する領域におけるリーク電流を抑制することができる。

本明細書で開示される半導体装置の製造方法は、半導体基板の表面の少なくとも一部に複数の突出部を有する突出部領域を形成する突出部領域形成工程と、複数の突出部の側面に電流方向異方性材料を形成する電流方向異方性材料形成工程と、突出部領域上に電極を形成する電極形成工程を備える。この製造方法によると、電極と半導体基板の間の順方向特性が改善された半導体装置を製造することができる。

本明細書で開示される半導体装置の製造方法では、保護膜形成工程と平坦領域露出工程をさらに備えているのが望ましい。保護膜形成工程は、突出部領域形成工程に先立って、突出部領域を形成する範囲以外の表面の少なくとも一部に保護膜を形成する。平坦領域露出工程は、突出部領域形成工程の後に、保護膜を除去して平坦領域を露出させる。この製造方法によると、半導体基板の表面に突出部領域と平坦領域を形成することができ、突出部領域では電極と半導体基板をオーミック接合させ、平坦領域では電極と半導体基板をショットキー接合させることができる。

本明細書で開示される技術では、電極と半導体基板の間の順方向特性を改善することができる。

図１は、実施例１の半導体装置の要部断面図を示す。 図２は、実施例２の半導体装置の要部断面図を示す。 図３は、実施例１の半導体装置の製造工程を説明する断面図を示す（１）。 図４は、実施例１の半導体装置の製造工程を説明する断面図を示す（２）。 図５は、実施例１の半導体装置の製造工程を説明する断面図を示す（３）。 図６は、実施例１の半導体装置の製造工程を説明する断面図を示す（４）。 図７は、実施例１の半導体装置の製造工程を説明する断面図を示す（５）。 図８は、実施例１の半導体装置の製造工程を説明する断面図を示す（６）。 図９は、実施例１の半導体装置の製造工程を説明する断面図を示す（７）。 図１０は、実施例１の半導体装置の他の製造方法を説明する断面図を示す。 図１１は、実施例２の半導体装置の製造工程を説明する断面図を示す（１）。 図１２は、実施例２の半導体装置の製造工程を説明する断面図を示す（２）。 図１３は、実施例２の半導体装置の製造工程を説明する断面図を示す（３）。 図１４は、実施例３の半導体装置の要部断面図を示す。 図１５は、実施例４の半導体装置の要部断面図を示す。 図１６は、実施例３の半導体装置の製造工程を説明する断面図を示す（１）。 図１７は、実施例３の半導体装置の製造工程を説明する断面図を示す（２）。 図１８は、実施例３の半導体装置の製造工程を説明する断面図を示す（３）。 図１９は、実施例３の半導体装置の製造工程を説明する断面図を示す（４）。 図２０は、実施例３の半導体装置の製造工程を説明する断面図を示す（５）。 図２１は、実施例３の半導体装置の製造工程を説明する断面図を示す（６）。 図２２は、実施例４の半導体装置の製造工程を説明する断面図を示す（１）。 図２３は、実施例４の半導体装置の製造工程を説明する断面図を示す（２）。 図２４は、実施例４の半導体装置の製造工程を説明する断面図を示す（３）。 図２５は、実施例４の半導体装置の製造工程を説明する断面図を示す（４）。

実施例を説明する前に、各実施例の技術的特徴の幾つかを以下に簡潔に記す。なお、主要な技術的特徴は、各実施例の説明に含まれている。
（特徴１）半導体基板は炭化珪素であり、真空中又は不活性雰囲気で半導体基板の表面を露出させた状態で熱処理することによって、半導体基板の表面にステップバンチングを形成する。
（特徴２）半導体基板は炭化珪素であり、ステップバンチング表面に、ＳｉＣ表面分解法、あるいは、劈開法によってグラフェンを形成する。
（特徴３）半導体基板は炭化珪素であり、ステップバンチング表面と接する電極の材料はチタン（Ｔｉ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），Ａｕ（金）のいずれかである。

図１に、ＪＢＳダイオード１００の要部断面図を示す。ＪＢＳダイオード１００は、炭化珪素（ＳｉＣ）を材料とする半導体基板１４と、半導体基板１４の裏面に設けられているカソード電極１２と、半導体基板１４の表面に設けられているアノード電極３を備えている。詳細は後述するが、アノード電極３は、第１電極１と第２電極２で構成されている。

半導体基板１４の裏面に、カソード電極１２が接している。カソード電極１２の材料は、チタンとニッケルである。カソード電極１２は、チタンとニッケルが積層された積層電極であり、炭化珪素を材料とする半導体基板１４とオーミック接合する。なお、カソード電極１２は、チタンのみ、あるいは、ニッケルのみで形成してもよい。

半導体基板１４は、裏面側に設けられているｎ^＋型のカソード領域１０を備えている。カソード領域１０の不純物として窒素が用いられており、その不純物濃度はおよそ５．０×１０^１８ｃｍ^−３である。カソード領域１０の厚みＴ１０は、およそ３００μｍである。半導体基板１４はさらに、表層部に設けられているｎ^-型のｎ型層８とｐ型のｐ型層６を備えている。カソード領域１０上に、ｎ型層８が設けられている。ｎ型層８の不純物として窒素が用いられており、その不純物濃度はおよそ５．０×１０^１５ｃｍ^−３である。ｎ型層８の厚みＴ８は、およそ１０μｍである。

ｎ型層８の表面側の一部に、ｐ型層６が設けられている。ｐ型層６の不純物としてアルミニウムが用いられている。ｐ型層６の不純物濃度は、半導体基板１４の表面側でおよそ１．０×１０^１９ｃｍ^−３である。ｐ型層６の厚みＴ６は、およそ１μｍである。ｐ型層６の表面には、複数の突出部６ａが設けられたステップバンチング表面が形成されている。ＪＢＳダイオード１００では、ｐ型層６が突出部領域である。突出部６ａは、側面６ｄと頂部６ｃで構成されている。ｐ型層６のステップバンチング表面上に、グラフェン４が設けられている。グラフェン４は、突出部６ａの側面６ｄと頂部６ｃを被覆している。グラフェン４の表面が側面６ｄと接しており、グラフェン４の平面方向の端部が、第２電極２及びｐ型層６と接している。すなわち、突出部６ａの側面６ｄの上端部においてグラフェン４の一方の端部が第２電極２と接触し、突出部６ａの側面６ｄの下端部においてグラフェン４の他方の端部がｐ型層６と接している。別言すると、グラフェン４の一方の端部がアノード電極３と接触し、他方の端部がｐ型層６と接している。なお、図１では、突出部６ａと、ステップバンチング表面上の第２電極２の形状を誇張して図示している。実際には、突出部６ａの高低差は、３〜５０ｎｍ程度である。

ｎ型層８の表面は、ｐ型層６の表面よりも平坦であり、平坦面８ｂを形成している。すなわち、ＪＢＳダイオード１００では、ｎ型層８の表面が平坦領域である。平坦面８ｂ上には、グラフェン４が設けられていない。そのため、第２電極２がｎ型層８に直接接しているので、ｎ型層８の表面は非被覆領域と表現することもできる。上記したように、第２電極２の材料がチタン，モリブデン，ニッケル，金のいずれかであり、ｎ型層８の材料が炭化珪素なので、第２電極２とｎ型層８はショットキー接合している。別言すると、アノード電極３とｎ型層８はショットキー接合している。アノード電極３が平坦面８ｂでショットキー接合しているので、ＪＢＳダイオード１００のリーク電流が抑制される。なお、第２電極を形成した後に、第２電極２と平坦面８ｂのショットキー特性を得るために、１１００℃以下で低温アニールを行う必要がある。しかしながら、側面６ｄ，頂部６ｃに接している第２電極２は、グラフェン４が介在しているために、低温アニールを行ってもオーミック特性となる。

ＪＢＳダイオード１００では、第１電極１の材料として安価なアルミニウムを使用し、第２電極２の材料としてチタン，モリブデン，ニッケル，金のいずれかを使用する。チタン，モリブデン，ニッケル及び金は、一般的に、炭化珪素（半導体基板１４の材料）に対してショットキー接合する。しかしながら、ＪＢＳダイオード１００では、第２電極２が、第２電極２とｐ型層６の間に介在するグラフェン４の端部に接している。グラフェンは、ベンゼン環を２次元平面に敷きつめた構造を有している。グラフェンの平面方向における電子移動度は、およそ１００００ｃｍ^２／Ｖｓ（室温）である。そのため、第２電極２とｐ型層６の間の抵抗を、両者がオーミック接合している程度の低抵抗にすることができる。グラフェン４は、ｐ型層６上に設けたオーミック電極であるということもできる。そのため、ＪＢＳダイオード１００は、アノード電極３と半導体基板１４の間に、ショットキー接合する領域（第２電極２とｎ型層８が接する領域）とオーミック接合する領域（第２電極２がグラフェン４を介してｐ型層６と接する領域）を有しているということもできる。

ＪＢＳダイオード１００は、ショットキーダイオードとして機能する部分と、ｐｎダイオードとして機能する部分を有している。グラフェン４によってアノード電極３とｐ型層６の間の電子移動度を高くすることができるので、アノード電極３とｐ型層６の間の順方向特性が改善される。これにより、順方向時にｐｎダイオード部分がオンしやすくなり、ＪＢＳダイオード１００のオン抵抗を小さくすることができる。なお、詳細は後述するが、半導体基板１４上にアノード電極３を形成した後は、１８００℃よりも低い温度で熱処理しているので、第２電極２とｎ型層８の間でショットキー接合を実現することができる。

図２は、ＪＢＳダイオード２００の要部断面図を示す。ＪＢＳダイオード１００と実質的に共通する構成要素に関しては、共通の符号を付し、その説明を省略する。ＪＢＳダイオード２００は、半導体基板１４の表面全体にステップバンチングが形成されている。すなわち、ｐ型層６の表面だけでなく、ｎ型層８の表面にも突出部８ａが形成されている。但し、ｎ型層８の表面はグラフェンで被覆されていない。詳細は後述するが、ＪＢＳダイオード２００は、半導体基板１４の表面全体にステップバンチングを形成することにより、製造工程を簡単化することができる。

以下、図３〜図１３を参照し、ＪＢＳダイオード１００及びＪＢＳダイオード２００の製造方法について説明する。まず、ＪＢＳダイオード１００の製造方法を説明する。

まず、図３に示すように、ｎ型層８の裏面にｎ^＋型層１０が設けられている半導体基板１４を用意する。半導体基板１４は、炭化珪素基板の裏面にｎ型不純物をイオン注入することによりｎ^＋型層１０を形成してもよいし、ｎ^＋型層１０上に炭化珪素を結晶成長させてもよい。次に、半導体基板１４に付着している汚れ、自然酸化膜等を除去するために、半導体基板１４を洗浄する。

次に、図４に示すように、半導体基板１４の表面に、開口２０ａを有する保護膜２０を形成する。保護膜２０は、半導体基板１４の表面の一部に形成される。その後、イオン注入技術を利用して、半導体基板１４の表層にアルミニウムイオンを注入する。その後、保護膜２０を除去することにより、ｎ型層８とｐ型層６が、半導体基板１４の表層に露出する。その後、図５に示すように、蒸着，スパッタ等の技術を利用して、半導体基板１４の裏面の全面にカソード電極１２を形成する。

次に、図６に示すように、保護膜形成工程と突出部領域形成工程を行う。保護膜形成工程では、まず、半導体基板１４の表面全体にレジスト膜を形成する。その後、半導体基板１４を７００〜１０００℃のアルゴン雰囲気に１５分間曝すことにより、レジスト膜をカーボン２２に変質させる。その後、ウェットエッチング技術を利用して、ｐ型層６上のカーボン２２の一部を除去し、開口２２ａを形成する。カーボン２２は、保護膜の一例である。なお、レジスト膜に代えて、半導体基板１４の表面全体にスパッタ膜を形成してもよい。また、ウェットエッチング技術を利用して保護膜２２を除去することに代えて、レーザ照射によりｐ型層６上の保護膜２２を除去してもよい。その後、ｐ型層６の表面にステップバンチングを形成し、複数の突出部６ａ有する突出部領域６を形成する。突出部領域形成工程では、半導体基板１４を１４００〜１９００℃のアルゴン雰囲気に１時間曝す。すなわち、ｐ型層６の表面を露出した状態で、半導体基板１４をアニール処理する。それにより、複数の突出部６ａがｐ型層６の表層に形成される。なお、ｎ型層８が保護膜２２で覆われているので、ｎ型層８の表層に突出部が形成されない。そのため、ｎ型層８の表層は、ｐ型層６の表層よりも平坦である。なお、アルゴン雰囲気に代えて、窒素雰囲気でアニール処理してもよい。

なお、半導体基板１４をアニール処理することにより、カソード電極１２とカソード領域１０のオーミック特性が改善されるという効果が得られる。また、アルゴン雰囲気に代えて、真空中でアニール処理（突出部領域形成工程）を行ってもよい。半導体基板１４全体を１４００〜１９００℃の雰囲気に曝すことに代えて、半導体基板１４の表面を局所的に加熱してもよい。その後、図７に示すように、ウェットエッチング、レーザ照射等の技術を利用して、ｎ型層８上の保護膜２２を除去する。これにより、ｎ型層８の表層の平坦面８ｂが露出する。なお、以下の説明では、突出部領域形成工程の後に保護膜を除去することにより平坦面（平坦領域）８ｂを露出させる工程を、平坦領域露出工程と称す。その後、半導体基板１４に付着している汚れ、自然酸化膜等を除去するために、半導体基板１４を洗浄する。

次に、電流方向異方性材料形成工程を実施する。上記したように、本実施例では、電流方向異方性材料としてグラフェンを使用する。図８，９を参照し、ｐ型層６の表層にグラフェンを形成する方法を説明する。まず、図８に示すように、半導体基板１４を１２００〜１５００℃の真空中に５〜６０分間曝し、アニール処理を行う。半導体基板１４の表層部分では、炭化珪素の結晶構造が熱分解され、珪素原子が昇華する。そして、残存した炭素原子が６員環を形成し、半導体基板１４の表面全体にグラフェン４が形成される。すなわち、半導体基板１４の表層を、炭化珪素からグラフェンに変質させる。以下、この方法をＳｉＣ表面分解法と称す。なお、グラフェン４は半導体基板１４の表層が変質したものなので、半導体基板１４の表層形状に従って形成される。すなわち、グラフェン４は、突出部６ａにおいて、側面６ｄの傾斜角に沿って形成される。

その後、図９に示すように、酸素プラズマ処理技術を利用して、ｎ型層８の表面のグラフェン４を除去する。なお、アニール処理の条件（温度、時間）を調整することにより、グラフェン４の厚み、すなわち、単層グラフェンの積層数を適宜調整することができる。その後、蒸着技術を利用して、電極形成工程を実施する。電極形成工程では、半導体基板１４の表面の全面に、アノード電極３（第２電極２及び第１電極１）を形成する。上述したように、第２電極２はチタン，モリブデン，ニッケル，金のいずれかである。そのため、この工程は、平坦面８ｂの表面及びグラフェン４の表面にショットキー電極を形成するショットキー電極形成工程と捉えることもできる。以上の工程により、図１に示すＪＢＳダイオード１００を製造することができる。なお、半導体基板１４の表面の全面にアノード電極３を形成した後は、半導体基板１４を１８００℃以上の環境に曝さない。

ここで、ＳｉＣ表面分解法に代えて、劈開法を利用して電流方向異方性材料形成工程を実施する例を説明する。劈開法では、半導体基板１４とは別に、ＨＯＰＧ（Highly Oriented Pyrolytic Graphite），キッシュグラファイト，天然グラファイト等のグラファイト塊（図示省略）を用意する。そして、グラファイト塊を粘着テープ上に配置し、粘着テープの接着面同士を複数回貼り合わせる。それにより、グラファイト層が引き裂かれ、粘着テープ上にグラフェンが残存する。そして、得られたグラフェンを、図１０に示すように、突出部領域形成工程後の半導体基板１４（図６を参照）の表面に配置する。その後、保護膜２２を除去することにより、ｐ型層６の表面にのみグラフェンが残存する（図９を参照）。なお、得られたグラフェンを、平坦領域露出工程後に半導体基板１４（図７を参照）の表面に配置し（図８を参照）、平坦面８ｂ上のグラフェンを除去してもよい（図９を参照）。上記したように、劈開法では、グラファイト塊の層間を引き裂くことによりグラフェンを得る。劈開法は、結晶構造が安定しているグラファイト塊を利用するので、結晶構造が整ったグラフェンを得ることができる。そのため、アノード電極３とｐ型層６の間の電子移動度を、極めて高くすることができる。また、劈開法は、簡単な方法でグラフェンを得ることができる。

次に、図１１〜図１３を参照し、ＪＢＳダイオード２００の製造方法を説明する。ＪＢＳダイオード１００の製造方法と共通する工程については、説明を省略する。半導体基板１４の裏面の全面にカソード電極１２を形成した後（図５を参照）、図１１に示すように、突出部領域形成工程を行う。半導体基板１４の表面の全面にステップバンチング表面が形成される。すなわち、突出部８ａがｎ型層８の表面に形成され、突出部６ａがｐ型層６の表面に形成する。ステップバンチングを形成する条件は、ＪＢＳダイオード１００と同じである。なお、ＪＢＳダイオード２００では、突出部領域形成工程に先立って保護膜形成工程を実施することを省略できる。

次に、図１２に示すように、電流方向異方性材料形成工程を実施する。グラフェン４が、半導体基板１４の表面の全面に形成される。グラフェン４は、ＳｉＣ表面分解法を利用して形成してもよいし、劈開法を利用して形成してもよい。その後、図１３に示すように、酸素プラズマ処理技術を利用して、ｎ型層８の表面のグラフェン４を除去する。その後、蒸着技術を利用して、半導体基板１４の表面の全面にアノード電極３を形成することにより、図２に示すＪＢＳダイオード２００を製造することができる。

図１４に、二重拡散型ＭＯＳトランジスタ（Double-Diffused MOSFET）３００の要部断面図を示す。なお、以下の説明ではＤＭＯＳ３００と称す。ここでは、ＤＭＯＳ３００に特徴的な構成のみを説明し、公知のＤＭＯＳと共通の構成については説明を省略する。

半導体基板５２の裏面に、ドレイン電極４６が接している。ドレイン電極４６の材料は、チタンとニッケルが積層された積層電極であり、炭化珪素を材料とする半導体基板５２とオーミック接合する。ドレイン電極４６は、チタンのみ、あるいは、ニッケルのみで形成してもよい。

半導体基板５２は、裏面側に設けられているｎ^＋型のドレイン領域４４を備えている。ドレイン領域４４の不純物として窒素が用いられており、その不純物濃度はおよそ５．０×１０^１８ｃｍ^−３である。ドレイン領域４４の厚みＴ４４はおよそ３００μｍである。半導体基板はさらに、表層部に設けられているｎ^-型のドリフト領域４２とｐ型のボディ領域４０とソース領域３８とボディコンタクト領域３６を備えている。ドレイン領域４４上に、ドリフト領域４２が設けられている。ドリフト領域の不純物として、窒素が用いられており、その不純物濃度はおよそ５．０×１０^１５ｃｍ^−３である。

ドリフト領域４２の表面側の一部に、ｐ型のボディ領域４０が設けられている。ボディ領域４０の不純物としてアルミニウムが用いられている。ボディ領域４０の不純物濃度は、半導体基板５２の表面側でおよそ１．０×１０^１９ｃｍ^−３である。ボディ領域４０の厚みＴ４０は、１〜３μｍである。ボディ領域４０の表面側の一部に、ｎ^＋型のソース領域３８が設けられている。ソース領域３８は、ボディ領域４０によってドリフト領域４２から隔てられている。ソース領域３８の不純物として窒素が用いられており、その不純物濃度はおよそ１．０×１０^１７〜１．０×１０^１９ｃｍ^−３である。ゲート電極３２が、ゲート絶縁膜３０を介して、ドリフト領域４２と、ドリフト領域４２とソース領域３８を隔てているボディ領域４０と、ソース領域３８の一部に対向している。ゲート電極３２の材料としてポリシリコンが用いられており、ゲート絶縁膜３０の材料として酸化シリコン（ＳｉＯ_２）等の酸化膜が用いられている。ゲート絶縁膜３０の厚みはおよそ５０〜２０００ｎｍである。ボディ領域４０の表面側の一部にはさらに、ボディコンタクト領域３６が形成されている。ボディコンタクト領域３６の不純物としてアルミニウムが用いられており、その不純物濃度はおよそ１．０×１０^１７〜１．０×１０^２１ｃｍ^−３である。ソース電極５０は、グラフェン４を介して、ソース領域３８とボディコンタクト領域３６に接している。ソース電極５０は、絶縁膜３４によって、ゲート電極３２から絶縁されている。ソース電極５０の材料は、アルミニウムである。

ＤＭＯＳ３００では、ソース領域３８の表面に突出部３８ａが形成されており、ボディコンタクト領域３６の表面に突出部３６ａが形成されている。すなわち、ボディ領域４０の表面の一部にステップバンチング表面が形成されている。ＤＭＯＳ３００では、ソース領域３８とボディコンタクト領域３６が突出部領域に相当する。グラフェン４は、突出部領域３６，３８上に形成されている。グラフェン４の表面は、突出部３８ａ，３６ａの側面と接している。グラフェン４の平面方向の一端はソース電極５０に接しており、他端はソース領域３８又はボディコンタクト領域３６に接している。上記したように、ＤＭＯＳ３００は、ソース電極５０の材料としてアルミニウムを用いている。アルミニウムは、炭化珪素とオーミック接合することが困難である。しかしながら、グラフェン４の端部がソース電極５０に接しているので、ソース電極５０とソース領域３８の間、及び、ソース電極５０とボディコンタクト領域３６の間の電子移動度を高くすることができる。ソース電極５０とソース領域３８の間、及び、ソース電極５０とボディコンタクト領域３６の間の電子移動度を、両者がオーミック接合している程度に高くにすることができる。すなわち、ソース電極５０とソース領域３８の間の順方向特性が改善される。ＤＭＯＳ３００は、ニッケル，チタン等の高価な金属材料に代えて、安価なアルミニウムをソース電極として用いることができる。

図１４に示すように、ボディ領域４０の表面に、平坦面４０ｂが形成されている。また、ドリフト領域４２の表面にも、平坦面８ｂが形成されている。ＤＭＯＳ３００では、ボディ領域４０とドリフト領域４２が平坦領域に相当する。ゲート絶縁膜３０は平坦面４０ｂ，４２ｂ上に形成されているので、ゲート絶縁膜３０の厚みがほぼ均一である。そのため、ＤＭＯＳ３００は、ゲートオン電圧を一定に制御することができる。

図１５は、ＤＭＯＳ４００の要部断面図を示す。ＤＭＯＳ３００と実質的に共通する構成要素に関しては、共通の符号を付し、その説明を省略する。ＤＭＯＳ４００は、半導体基板５２の表面全体にステップバンチングが形成されている。すなわち、ソース領域３８及びボディコンタクト領域３６だけでなく、ボディ領域４０及びドリフト領域４２にも突出部４０ａ，４２ａが形成されている。但し、ボディ領域４０及びドリフト領域４２の表面上にはグラフェンが形成されていない。ＤＭＯＳ４００は、半導体基板５２の表面全体にステップバンチングを形成することにより、後述する製造工程を簡単化することができる。

以下、図１６〜図２５を参照し、ＤＭＯＳ３００及びＤＭＯＳ４００の製造方法について説明する。まず、ＤＭＯＳ３００の製造方法を説明する。

まず、図１６に示すように、ｎ型層４２の裏面にｎ^＋型層４４が設けられている半導体基板５２を用意する。その後、イオン注入技術を利用して、半導体基板５２の表層部にボディ領域４０、ソース領域３８及びボディコンタクト領域３６を形成する。

次に、図１７に示すように、保護膜形成工程と突出部領域形成工程を行う。保護膜形成工程では、開口５４ａを有する保護膜５４を形成する。開口５４ａは、ソース領域３８及びボディコンタクト領域３６上に位置する。ボディ領域４０及びドリフト領域４２の表面は、保護膜５４で被覆されている。その後、突出部領域形成工程を実施し、次いで、保護膜５４を除去する。これにより、図１８に示すように、ソース領域３８及びボディコンタクト領域３６に、夫々突出部３８ａ、３６ａが形成される。すなわち、半導体基板５２の表層の一部にステップバンチングが形成される。ボディ領域４０及びドリフト領域４２には、夫々平坦面４０ｂ，４２ｂが形成される。保護膜形成工程と突出部領域形成工程は、実質的にＪＢＳダイオード１００と同じため、詳細な説明を省略する。

次に、図１９に示すように、電流方向異方性材料形成工程を実施する。この工程により、半導体基板５２の表面全体にグラフェン４が形成される。なお、グラフェン４は、ＳｉＣ表面分解法を利用して形成してもよいし、劈開法を利用して形成してもよい。その後、図２０に示すように、酸素プラズマ処理技術を利用して、ボディ領域４０及びドリフト領域４２の表面のグラフェン４を除去する。

次に、図２１に示すように、化学気相成長技術及びエッチング技術を利用して、半導体基板５２の表面上の一部にゲート絶縁膜３０，ゲート電極３２及び絶縁膜３４を形成する。絶縁膜３４には開口３４ａが形成されており、ソース領域３８及びボディコンタクト領域３６上に形成されているグラフェン４が露出している。その後、蒸着技術を利用して、ソース電極５０とドレイン電極４６を形成することにより、図１４に示すＤＭＯＳ３００を製造することができる。

次に、図２２〜図２５を参照し、ＤＭＯＳ４００の製造方法を説明する。ＤＭＯＳ３００の製造方法と共通する工程については、説明を省略する。まず、半導体基板１４の表層側にボディ領域４０，ソース領域３８及びボディコンタクト領域３６を形成した後（図１６を参照）、図２２に示すように、突出部領域形成工程を行う。突出部３６ａ，３８ａ，４２ａ及び４０ａが半導体基板５２の表面に形成される。ＤＭＯＳ４００では、突出部領域形成工程に先立って、保護膜形成工程を実施することを省略できる。

次に、図２３に示すように、電流方向異方性材料形成工程を実施する。グラフェン４が、半導体基板５２の表面の全面に形成される。グラフェン４は、ＳｉＣ表面分解法を利用して形成してもよいし、劈開法を利用して形成してもよい。その後、図２４に示すように、酸素プラズマ処理技術を利用して、ボディ領域４０及びドリフト領域４２上のグラフェン４を除去する。次に、図２５に示すように、化学気相成長技術及びエッチング技術を利用して、半導体基板５２の表面上の一部にゲート絶縁膜３０，ゲート電極３２及び絶縁膜３４を形成する。その後、蒸着技術を利用して、ソース電極５０とドレイン電極４６を形成することにより、図１５に示すＤＭＯＳ４００を製造することができる。

上記実施例では、電流方向異方性材料の一例としてグラフェンを用いる例について説明した。しかしながら、電流方向異方性材料は、電子移動度が高く、電子移動度が方向性を有している材料であればよい。例えば、電流方向異方性材料として、カーボンナノチューブを用いてもよい。

上記実施例では、半導体基板の材料として炭化珪素が用いられている半導体装置について説明した。しかしながら、本明細書で開示される技術は、他の半導体材料が用いられた半導体装置にも適用可能である。例えば、シリコンを用いた半導体装置、窒化ガリウム、ガリウム砒素等の化合物半導体を用いた半導体装置にも適用可能である。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

３：アノード電極
４：電流方向異方性材料（グラフェン）
６：ｐ型層（突出部領域）
８：ｎ型層（平坦領域）
６ａ，８ａ，３６ａ，３８ａ，４０ａ，４２ａ：突出部
８ｂ，４０ｂ，４２ｂ：平坦面
１４，５２：半導体基板
３６：ボディコンタクト領域（突出部領域）
３８：ソース領域（突出部領域）
４０：ボディ領域（平坦領域）
４２：ドリフト領域（平坦領域）
１００，２００：半導体装置（ジャンクション・バリア・ショットキーダイオード）
３００，４００：半導体装置（ＭＯＳトランジスタ）

Claims (10)

1. 表面の少なくとも一部に複数の突出部が形成されている突出部領域を有する半導体基板と、
   前記複数の突出部の側面に形成されている電流方向異方性材料と、
   前記突出部領域上に形成されている電極と、を備える半導体装置。
2. 前記半導体基板は、前記突出部領域の以外の表面の少なくとも一部に電流方向異方性材料が形成されていない非被覆領域を有しており、
   前記電極は、非被覆領域にも接合する請求項１に記載の半導体装置。
3. 前記非被覆領域は、前記突出部領域よりも平坦である請求項２に記載の半導体装置。
4. 前記半導体基板の半導体材料が、炭化珪素系半導体であることを特徴とする請求項１又は２に記載の半導体装置。
5. 前記電流方向異方性材料は、グラフェンであることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
6. ジャンクション・バリア・ショットキーダイオードであって、
   表層部にｎ型層とｐ型層が設けられているとともに、ｐ型層の表面に複数の突出部が形成されている半導体基板と、
   前記複数の突出部の側面に形成されている電流方向異方性材料と、
   前記ｐ型層上に形成されているアノード電極と、を備えるジャンクション・バリア・ショットキーダイオード。
7. 前記アノード電極は、ｎ型層にも接合している請求項６のジャンクション・バリア・ショットキーダイオード。
8. 前記ｎ型層の表面は、前記ｐ型層の表面よりも平坦である請求項７に記載のジャンクション・バリア・ショットキーダイオード。
9. 半導体基板の表面の少なくとも一部に複数の突出部を有する突出部領域を形成する突出部領域形成工程と、
   前記複数の突出部の側面に電流方向異方性材料を形成する電流方向異方性材料形成工程と、
   前記突出部領域上に電極を形成する電極形成工程と、を備える半導体装置の製造方法。
10. 前記突出部領域形成工程に先立って、前記突出部領域を形成する範囲以外の表面の少なくとも一部に保護膜を形成する保護膜形成工程と、
    前記突出部領域形成工程の後に、前記保護膜を除去して平坦領域を露出させる平坦領域露出工程と、をさらに備えており、
    前記電極形成工程では、前記平坦領域の表面に電極をショットキー接合させる請求項９に記載の半導体装置の製造方法。

Images