JP2007036135A - 炭化珪素半導体装置及びその製造方法 - Google Patents

Abstract

【課題】高温下で使用しても、特性劣化が生じない炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】炭化珪素半導体基体５００と、この炭化珪素半導体基体５００にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるソース領域１１と、炭化珪素半導体基体５００とソース領域１１との接合部に隣接してゲート絶縁膜７を介して配設されたゲート電極８と、ソース領域１１に接するように形成されたソース電極９と、炭化珪素半導体基体５００と接触するように形成されたカーボンナノチューブ層１２と、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００と隣接するように形成されたドレイン電極１０とを有する。
【選択図】 図１

Description

本発明は、炭化珪素半導体装置及びその製造方法に関する。

炭化珪素はワイドバンドギャップ半導体材料であるため、高温域での動作が可能なパワー半導体装置の材料として期待されている。炭化珪素を材料に用いたパワー半導体装置は、例えば下記特許文献１に開示されている。
この炭化珪素半導体装置は、所謂、縦型ＭＯＳＦＥＴと呼ばれるタイプである。以下、この炭化珪素半導体装置の構造について説明する。

Ｎ^＋型炭化珪素半導体基板の主表面上には、Ｎ⁻型炭化珪素エピタキシャル層が形成され、これらの炭化珪素半導体基板と、炭化珪素エピタキシャル層とにより炭化珪素半導体基体が構成されている。炭化珪素エピタキシャル層の表層部の所定領域において所定深さを有するＰ型炭化珪素からなるベース領域が形成され、このベース領域の表層部の所定領域にＮ^＋型炭化珪素からなるソース領域が形成されている。ベース領域の表層部においてソース領域と炭化珪素エピタキシャル層とを繋ぐように蓄積型チャネル領域が配置されている。蓄積型チャネル領域の表面にはゲート絶縁膜を介してゲート電極が形成されている。ベース領域およびソース領域に接触するようにソース電極が、炭化珪素半導体基板１の裏面にドレイン電極が形成されている。なお、ゲート電極とソース領域及びソース電極とは層間絶縁膜によって絶縁されている。

この炭化珪素半導体装置の動作について説明する。ドレイン電極とソース電極との間に電圧が印加された状態で、ゲート電極に正の電圧を印加すると、ゲート電極に対向した蓄積型チャネル領域の表層に電子の蓄積層が形成される。その結果、ドレイン電極から炭化珪素半導体基板、炭化珪素エピタキシャル層、蓄積型チャネル領域、ソース領域を経て、ソース電極へと電流が流れる。
また、ゲート電極に印加した電圧を取り去ると、蓄積型チャネル領域の表層に形成された電子の蓄積層は、ベース領域とのビルトインポテンシャルによって空乏化される。その結果、炭化珪素エピタキシャル層とソース領域との間に電子が流れなくなり、ドレイン電極とソース電極との間は電気的に絶縁される。このように、この炭化珪素半導体装置はスイッチング機能を示すことになる。

特開平１０−３０８５１０号公報

上記のような炭化珪素半導体装置は、一般的に、当該装置本体の裏面、すなわち、ドレイン電極を、セラミック製の板などの表面に金属を蒸着した基板に実装して用いる。実装には、半田を用いる手法が一般的である。しかしながら、このように半田を用いて実装した炭化珪素半導体装置を高温下で使用すると、セラミック基板と炭化珪素との熱膨張係数の差によって、セラミック基板と炭化珪素半導体基体との間の半田に内部応力が発生する。その結果、半田の一部に亀裂が入り、炭化珪素半導体装置の特性不良を招くという問題があった。
本発明の目的は、上記問題を解決し、高温下で使用しても、特性劣化が生じない炭化珪素半導体装置及びその製造方法を提供することにある。

上記課題を解決するために、本発明は、炭化珪素半導体基体と接触するように形成されたカーボンナノチューブ層を有する、という構成になっている。

本発明によれば、高温下で使用しても、特性劣化が生じない炭化珪素半導体装置及びその製造方法を提供することができる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
《実施の形態１》
〈構造〉
図１は本発明の実施の形態１の炭化珪素半導体装置（電界効果トランジスタ、縦型ＭＯＳＦＥＴ）の断面図である。
図1に示すように、Ｎ^＋型の炭化珪素半導体基板１の主表面の（０００１）面上にはＮ⁻型炭化珪素エピタキシャル層２が形成され、これらのＮ^＋型の炭化珪素半導体基板１とＮ⁻型炭化珪素エピタキシャル層２とにより炭化珪素からなる炭化珪素半導体基体５００が構成されている。また、Ｎ⁻型炭化珪素エピタキシャル層２の表層部の所定領域には、炭化珪素とヘテロ接合を形成し、かつ、炭化珪素とはバンドギャップの異なるヘテロ半導体材料である例えば多結晶シリコンからなるソース領域１１が形成されている。さらに、炭化珪素半導体基体５００とソース領域１１とのヘテロ接合部に接するようゲート絶縁膜７が形成され、ゲート絶縁膜７を介してヘテロ接合に対向するようにゲート電極８が形成されている。そして、炭化珪素半導体基板１の裏面の（０００１＿）面にはカーボンナノチューブからなるカーボンナノチューブ層１２が形成されており、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００（炭化珪素半導体基板１）と隣接するようにドレイン電極１０が形成されている。なお、ソース領域１１、ゲート絶縁膜７、ゲート電極８上には、層間絶縁膜２０が形成され、該層間絶縁膜２０の所定の位置にはコンタクトホール２１が開けられ、その上にソース電極９が形成され、該コンタクトホール２１を通じてソース領域１１とソース電極９との電気的導通が取られている。すなわち、ソース領域１１及びソース電極９とゲート電極８とは層間絶縁膜２０によって電気的に絶縁されている。

〈製造方法〉
次に、図１の炭化珪素半導体装置の製造方法について、図２（Ａ）〜図３（Ｆ）の製造工程断面図を用いて説明する。
まず、図２（Ａ）に示すように、六方晶の炭化珪素からなるＮ^＋型の炭化珪素半導体基板１の（０００１）面の上にＮ型の炭化珪素エピタキシャル層２を成長させ、炭化珪素半導体基体５００を形成する。なお、炭化珪素エピタキシャル層２の不純物濃度と厚さは、例えば濃度：１×１０^１６ｃｍ^３、厚さ：１０μｍである。炭化珪素のポリタイプは、例えば４Ｈ−ＳｉＣと呼ばれるものを用いる。

その後、図２（Ｂ）に示すように、炭化珪素半導体基体５００を微量の酸素を含んだ雰囲気中にて１２００〜２０００℃の温度範囲で熱処理を行い、（０００１＿）面にカーボンナノチューブ層１２を形成する。このように炭化珪素半導体基体５００の（０００１＿）面を、酸素を含んだ雰囲気中にて熱処理を行うことで、炭化珪素中の珪素がＳｉＯ系のガスになって除去することができ、（０００１＿）面上に高密度、高配向のカーボンナノチューブ層１２を形成することができる。

その後、図２（Ｃ）に示すように、炭化珪素半導体基体５００のカーボンナノチューブ層１２を形成していない面、すなわち（０００１）面上にヘテロ半導体材料である例えば多結晶シリコン層を堆積する。これによって、多結晶シリコン層と炭化珪素半導体基体５００との間にヘテロ接合が形成される。その後、フォトリソグラフィとエッチングを併用し、多結晶シリコン層をエッチングし、多結晶シリコンからなるソース領域１１を形成する。ここで、多結晶シリコン層の導電型は、例えばＮ型である。

次に、図３（Ｄ）に示すように、ヘテロ接合に接するようにゲート絶縁膜７を形成し、ゲート絶縁膜７を介してヘテロ接合部に対向して隣接するようにゲート電極８を形成する。

ゲート電極８の形成後、図３（Ｅ）に示すように、層間絶縁膜２０を形成する。その後、炭化珪素半導体基体５００の裏面に形成されているカーボンナノチューブ層１２上にドレイン電極１０を形成する。

その後、図３（Ｆ）に示すように、層間絶縁膜２０の所定の位置にフォトリソグラフィとエッチングを併用してコンタクトホール２１を開孔する。コンタクトホール２１の開孔後、ソース電極９を形成し、本実施の形態による炭化珪素半導体装置を完成させる。

〈動作〉
次に、本実施の形態の炭化珪素半導体装置の動作について説明する。
本実施の形態の半導体装置は、例えばセラミックの板に金属を蒸着した基板にドレイン電極１０を半田を用いて実装して使用する。この際、ソース電極９を接地し、ドレイン電極１０に正電位を印加して使用する。
その状態で、ゲート電極８を例えば接地電位または負電位とした場合、ヘテロ半導体材料である多結晶シリコンからなるソース領域１１と炭化珪素エピタキシャル層２とが接するヘテロ接合界面に存在するエネルギー障壁によって、電子の移動が阻止されるため、ソース電極９とドレイン電極１０との間には電流が流れず、遮断状態となる。

次に、遮断状態から導通状態へと転じるべくゲート電極８に正電位を印加した場合、ゲート絶縁膜７を介して、ソース領域１１と炭化珪素エピタキシャル層２とが接するヘテロ接合界面までゲート電界が及ぶため、ゲート電極８近傍のソース領域１１と炭化珪素エピタキシャル層２とには電子の蓄積層が形成される。すなわち、ゲート電極８近傍のソース領域１１と炭化珪素エピタキシャル層２とが接するヘテロ接合界面におけるソース領域１１側のポテンシャルが押し下げられ、かつ、炭化珪素エピタキシャル層２側のエネルギー障壁が急峻になることからエネルギー障壁中を電子がトンネリングすることが可能となり、導通状態となる。

次に、導通状態から遮断状態に移行すべく、再び、ゲート電極８を接地電位または負電位とすると、ソース領域１１と炭化珪素エピタキシャル層２とが接するヘテロ接合界面に形成されていた電子の蓄積状態が解除され、エネルギー障壁中のトンネリングが止まる。そして、ソース領域１１から炭化珪素エピタキシャル層２への電子の流れが止まり、さらに炭化珪素エピタキシャル層２中にあった電子は炭化珪素半導体基板１に流れ、枯渇すると、炭化珪素エピタキシャル層２側にはヘテロ接合から空乏層が広がり遮断状態となる。
このように本実施の形態の炭化珪素半導体装置は、スイッチ動作をする。

以上説明したように、本実施の形態の炭化珪素半導体装置は、炭化珪素半導体基体５００と、この炭化珪素半導体基体５００と接触するように形成されたカーボンナノチューブ層１２とを有する。このような構成により、本実施の形態の炭化珪素半導体装置を、セラミック製の板などの表面に金属を蒸着した基板に半田などを用いて実装して高温下で使用した場合においても、セラミック基板と炭化珪素半導体基体５００との熱膨張係数の差によって発生する半田内部の応力を、カーボンナノチューブ層１２によって緩和することができる。そのため、高温下で使用しても、セラミック基板と炭化珪素半導体基体５００との間の実装で使用した半田部に亀裂が入るのを防止でき、半田部の劣化による特性不良が生じるのを防止できる。従って、高い信頼性を確保できる炭化珪素半導体装置を実現することができる。また、カーボンナノチューブ層１２は長さ方向に高い電気伝導性を有するので、大電流を流すことができる利点もある。さらに、カーボンナノチューブ層１２は、通常の半導体と比較して高い熱伝導性を有しており、基板の放熱（ヒートシンク）機能の効果も期待できる（下記の実施の形態２〜４においても同様）。

また、本実施の形態の炭化珪素半導体装置は、炭化珪素半導体基体５００と、この炭化珪素半導体基体５００にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるソース領域１１と、炭化珪素半導体基体５００とソース領域１１との接合部に隣接してゲート絶縁膜７を介して配設されたゲート電極８と、ソース領域１１に接するように形成されたソース電極９と、炭化珪素半導体基体５００と接触するように形成されたカーボンナノチューブ層１２と、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００と隣接するように形成されたドレイン電極１０とを有する。このような構成により、高温下で使用しても、実装で使用した半田部の劣化による特性不良が生じない高い信頼性を確保できるＭＯＳＦＥＴを実現することができる。

また、へテロ半導体材料が、多結晶シリコン、単結晶シリコン、アモルファスシリコンの少なくとも１つからなる。このように、ヘテロ半導体領域に多結晶シリコン、単結晶シリコン、あるいはアモルファスシリコンを用いることで、エッチングなどの製造プロセスの簡便化を図ることができる（下記の実施の形態２〜４においても同様）。

また、炭化珪素半導体基体５００を構成する炭化珪素が六方晶の炭化珪素であり、カーボンナノチューブ層１２を形成する側の炭化珪素半導体基体５００の面方位が、(０００１＿)面である。このように六方晶の炭化珪素から構成される炭化珪素半導体基体５００の（０００１＿）面にカーボンナノチューブ層１２を形成すると、高密度にカーボンナノチューブを形成することができる（下記の実施の形態２〜４においても同様）。

また、本実施の形態の炭化珪素半導体装置の製造方法は、炭化珪素半導体基体５００に接触するようにカーボンナノチューブ層１２を形成する工程を有する。このような構成により、高温下で使用しても、実装で使用した半田部の劣化による特性不良が生じない高い信頼性を確保できる炭化珪素半導体装置を製造することができる（下記の実施の形態２〜４においても同様）。

また、本実施の形態の炭化珪素半導体装置の製造方法は、炭化珪素半導体基体５００にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるソース領域１１を形成する工程と、炭化珪素半導体基体５００とソース領域１１との接合部に接するようにゲート絶縁膜７を形成する工程と、ゲート絶縁膜７を介して炭化珪素半導体基体５００とソース領域１１との接合部に対向して接するようにゲート電極８を形成する工程と、炭化珪素半導体基体５００に接触するようにカーボンナノチューブ層１２を形成する工程と、ソース領域１１に接するようにソース電極９を形成する工程と、カーボンナノチューブ層１２を介して炭化珪素半導体基体５００に隣接するようにドレイン電極１０を形成する工程とを有する。このような構成により、高温下で使用しても、実装で使用した半田部の劣化による特性不良が生じない高い信頼性を確保できるＭＯＳＦＥＴを製造することができる。なお、各層や電極を形成する順序は、記載された工程順の通りとは限らず、適宜変更可能であることは言うまでも無い。

また、炭化珪素半導体基体５００を、酸素を含んだ雰囲気中にて１２００〜２０００℃で熱処理し、炭化珪素中の珪素を除去することによって、カーボンナノチューブ層１２を形成する。このように酸素を含んだ雰囲気中で１２００〜２０００℃の温度範囲で熱処理を行うと、炭化珪素中の珪素がＳｉＯ系のガスになって除去されるため、高密度、高配向のカーボンナノチューブ層１２を形成できるため、このような製造方法を用いて作製した炭化珪素半導体装置は、より信頼性の高い実装を行うことができる（下記の実施の形態２〜４においても同様）。

なお、本実施の形態では、本発明を炭化珪素電界効果トランジスタに適用した例を用いて説明したが、本発明は炭化珪素半導体基体の縦方向に電流を流す素子、いわゆる縦型炭化珪素半導体デバイスと呼ばれるものであれば、いずれにおいても適用することができる。例えば、ショットキーダイオード（図４）、ヘテロ接合ダイオード（図５）、縦型パワーＭＯＳＦＥＴ（図６）などへ適用することができる。以下、これらのデバイスに適用した実施の形態について説明する。

《実施の形態２》
図４は本発明の実施の形態２の炭化珪素半導体装置（ショットキーダイオード）の断面図である。
図４に示すように、Ｎ^＋型の炭化珪素半導体基板１の主表面の（０００１）面上にはＮ⁻型炭化珪素エピタキシャル層２が形成され、これらのＮ^＋型の炭化珪素半導体基板１とＮ⁻型炭化珪素エピタキシャル層２とにより炭化珪素半導体基体５００が構成されている。炭化珪素半導体基板１の主表面の（０００１）面上には層間絶縁膜２０が形成され、該層間絶縁膜２０の所定の位置にはコンタクトホール２１が開けられ、その上にアノード電極１３が形成されている。また、炭化珪素半導体基板１の裏面の（０００１＿）面にはカーボンナノチューブ層１２が形成されており、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００と隣接するようにカソード電極１４が形成されている。

このように本実施の形態の炭化珪素半導体装置は、炭化珪素半導体基体５００と、この炭化珪素半導体基体５００と接触するように形成されたカーボンナノチューブ層１２と、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００と隣接するように形成されたカソード電極１３（またはアノード電極でもよい）とを有する。このような構成により、高温下で使用しても、実装で使用した半田部の劣化による特性不良が生じない高い信頼性を確保できるショットキーダイオードを実現することができる。

また、本実施の形態の炭化珪素半導体装置の製造方法は、炭化珪素半導体基体５００に接触するようにカーボンナノチューブ層１２を形成する工程と、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００に隣接するようにカソード電極またはアノード電極を形成する工程とを有する。このような構成により、高温下で使用しても、実装で使用した半田部の劣化による特性不良が生じない高い信頼性を確保できるショットキーダイオードを製造することができる。なお、各層や電極を形成する順序は、記載された工程順の通りとは限らず、適宜変更可能であることは言うまでも無い。

《実施の形態３》
図５は本発明の実施の形態３の炭化珪素半導体装置（ヘテロ接合ダイオード）の断面図である。
図５に示すように、Ｎ^＋型の炭化珪素半導体基板１の主表面の（０００１）面上にはＮ⁻型炭化珪素エピタキシャル層２が形成され、これらのＮ^＋型の炭化珪素半導体基板１とＮ⁻型炭化珪素エピタキシャル層２とにより炭化珪素半導体基体５００が構成されている。炭化珪素半導体基板１の主表面の（０００１）面上には層間絶縁膜２０が形成され、該層間絶縁膜２０の所定の位置にはコンタクトホール２１が開けられ、その上には炭化珪素とヘテロ接合を形成し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料である例えば多結晶シリコンからなるヘテロ半導体領域１５が形成されている。その上に層間絶縁膜２２が形成され、該層間絶縁膜２２の所定の位置にはコンタクトホール２３が開けられ、その上にアノード電極１３が形成されている。また、炭化珪素半導体基板１の裏面の（０００１＿）面にはカーボンナノチューブ層１２が形成されており、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００と隣接するようにカソード電極１４が形成されている。

このように本実施の形態の炭化珪素半導体装置は、炭化珪素半導体基体５００と、この炭化珪素半導体基体５００にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体領域１５と、このへテロ半導体領域１５に接するように形成されたアノード電極１３（またはカソード電極でもよい）と、炭化珪素半導体基体５００と接触するように形成されたカーボンナノチューブ層１２と、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００と隣接するように形成されたカソード電極１４（またはアノード電極でもよい）とを有する。このような構成により、高温下で使用しても、実装で使用した半田部の劣化による特性不良が生じない高い信頼性を確保できるヘテロ接合ダイオードを実現することができる。

また、本実施の形態の製造方法は、炭化珪素半導体基体５００にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体領域１５を形成する工程と、炭化珪素半導体基体５００に接触するようにカーボンナノチューブ層１２を形成する工程と、へテロ半導体領域１５に接するようにアノード電極１３（またはカソード電極）を形成する工程と、カーボンナノチューブ層１２を介して炭化珪素半導体基体５００に隣接するようにカソード電極１４（またはアノード電極）を形成する工程とを有する。このような構成により、高温下で使用しても、実装で使用した半田部の劣化による特性不良が生じない高い信頼性を確保できるヘテロ接合ダイオードを製造することができる。なお、各層や電極を形成する順序は、記載された工程順の通りとは限らず、適宜変更可能であることは言うまでも無い。

《実施の形態４》
図６は本発明の実施の形態４の炭化珪素半導体装置（縦型パワーＭＯＳＦＥＴ）の断面図である。
図６に示すように、Ｎ^＋型炭化珪素半導体基板１の主表面の（０００１）面上にはＮ⁻型炭化珪素エピタキシャル層２が形成され、これらのＮ^＋型の炭化珪素半導体基板１とＮ⁻型炭化珪素エピタキシャル層２とにより炭化珪素半導体基体５００が構成されている。Ｎ⁻型炭化珪素エピタキシャル層２の表層部の所定領域において所定深さを有するＰ型炭化珪素からなるベース領域３が形成され、このベース領域３の表層部の所定領域にＮ^＋型炭化珪素からなるソース領域４、およびＰ^＋型炭化珪素からなるベースコンタクト領域５が形成されている。ベース領域３の表層部においてソース領域４と炭化珪素エピタキシャル層２とを繋ぐように蓄積型チャネル領域６が配置されている。蓄積型チャネル領域６の表面にはゲート絶縁膜７を介してゲート電極８が形成されている。ベース領域３およびソース領域４、ベースコンタクト領域５に接触するようにソース電極９が形成されている。また、炭化珪素半導体基板１の裏面の（０００１＿）面にはカーボンナノチューブ層１２が形成されており、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００と隣接するようにドレイン電極１０が形成されている。なお、ゲート電極８とＮ^＋型炭化珪素からなるソース領域４及びソース電極９とは層間絶縁膜２０によって絶縁されている。

次に、本実施の形態の炭化珪素半導体装置の動作について説明する。ドレイン電極１０とソース電極９との間に電圧が印加された状態で、ゲート電極８に正の電圧を印加すると、ゲート電極８に対向した蓄積型チャネル領域６の表層に電子の蓄積層が形成される。その結果、ドレイン電極１０からカーボンナノチューブ層１２、炭化珪素半導体基板１、炭化珪素エピタキシャル層２、蓄積型チャネル領域６、ソース領域４を経て、ソース電極９へと電流が流れる。

また、ゲート電極８に印加された電圧を取り去ると、蓄積型チャネル領域６６の表層に形成された電子の蓄積層は、ベース領域３とのビルトインポテンシャルによって空乏化される。その結果、炭化珪素エピタキシャル層２とソース領域４との間には電子が流れなくなり、ドレイン電極１０とソース電極９との間は電気的に絶縁され、スイッチング機能を示すことになる。

このように本実施の形態の炭化珪素半導体装置は、炭化珪素半導体基体５００と、炭化珪素半導体基体５００内の所定の位置に形成されたソース領域４、ドレイン領域（炭化珪素半導体基板１と炭化珪素エピタキシャル層２）及びチャネル領域６と、このチャネル領域６上に形成されたゲート電極８と、ソース領域４に接するように形成されたソース電極９と、炭化珪素半導体基体５００と接触するように形成されたカーボンナノチューブ層１２と、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００と隣接するように形成されたドレイン電極１０とを有する。このような構成により、高温下で使用しても、実装で使用した半田部の劣化による特性不良が生じない高い信頼性を確保できる縦型パワーＭＯＳＦＥＴを実現することができる。

また、本実施の形態の炭化珪素半導体装置の製造方法は、炭化珪素半導体基体５００内の所定の位置にソース領域４、ドレイン領域（炭化珪素半導体基板１と炭化珪素エピタキシャル層２）及びチャネル領域６を形成する工程と、このチャネル領域６上にゲート電極８を形成する工程と、ソース領域４に接触するようにソース電極９を形成する工程と、炭化珪素半導体基体５００に接触するようにカーボンナノチューブ層１２を形成する工程と、このカーボンナノチューブ層１２を介して炭化珪素半導体基体５００と隣接するようにドレイン電極１０を形成する工程とを有する。このような構成により、高温下で使用しても、実装で使用した半田部の劣化による特性不良が生じない高い信頼性を確保できる縦型パワーＭＯＳＦＥＴを製造することができる。なお、各層や電極を形成する順序は、記載された工程順の通りとは限らず、適宜変更可能であることは言うまでも無い。

なお、以上説明した実施の形態は、本発明の技術的思想の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上記実施の形態中においては、炭化珪素半導体基体の導電型をＮ型として説明しているが、Ｐ型の炭化珪素半導体基体を用い、すべて（必ずしもすべて逆とは限らない）の導電型を逆にしても良い。
また、本発明の実施の形態においては、ヘテロ半導体材料に多結晶シリコンを用いて説明しているが、炭化珪素半導体基体とヘテロ接合を形成する半導体材料であれば、何れでも良く、例えば、シリコンゲルマニウム、ゲルマニウムなどを用いることができる。
さらに、上記実施の形態では、カーボンナノチューブ層１２の上に、ドレイン電極１０（図1、図６）やカソード電極１４（図３、図４）を形成したが、カーボンナノチューブ層１２のみを電極として用いることも可能である。

本発明の実施の形態１の炭化珪素半導体装置（ＭＯＳＦＥＴ）の断面図である。 本発明の実施の形態１の炭化珪素半導体装置の製造工程断面図である。 本発明の実施の形態１の炭化珪素半導体装置の製造工程断面図である。 本発明の実施の形態２の炭化珪素半導体装置（ショットキーダイオード）の断面図である。 本発明の実施の形態３の炭化珪素半導体装置（ヘテロ接合ダイオードの断面図）の断面図である。 本発明の実施の形態４の炭化珪素半導体装置（ＭＯＳＦＥＴ）の断面図である。

符号の説明

1…Ｎ^＋型炭化珪素半導体基板 ２…Ｎ⁻型炭化珪素エピタキシャル層
３…Ｐ型炭化珪素ベース領域 ４…Ｎ^＋型炭化珪素ソース領域
５…Ｐ^＋型炭化珪素ベースコンタクト領域
６…蓄積型チャネル領域 ７…ゲート絶縁膜
８…ゲート電極 ９…ソース電極
１０…ドレイン電極 １１…多結晶シリコンソース領域
１２…カーボンナノチューブ層 １３…アノード電極
１４…カソード電極 １５…へテロ半導体領域
２０、２２…層間絶縁膜 ２１、２３…コンタクトホール
５００…炭化珪素半導体基体

Claims (13)

1. 炭化珪素半導体基体と、
   前記炭化珪素半導体基体と接触するように形成されたカーボンナノチューブ層と
   を有することを特徴とする炭化珪素半導体装置。
2. 炭化珪素半導体基体と、
   前記炭化珪素半導体基体と接触するように形成されたカーボンナノチューブ層と、
   前記カーボンナノチューブ層を介して前記炭化珪素半導体基体と隣接するように形成されたカソード電極またはアノード電極と
   を有することを特徴とする炭化珪素半導体装置。
3. 炭化珪素半導体基体と、
   前記炭化珪素半導体基体にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体領域と、
   前記へテロ半導体領域に接するように形成されたアノード電極またはカソード電極と、
   前記炭化珪素半導体基体と接触するように形成されたカーボンナノチューブ層と、
   前記カーボンナノチューブ層を介して前記炭化珪素半導体基体と隣接するように形成されたカソード電極またはアノード電極とを有することを特徴とする炭化珪素半導体装置。
4. 炭化珪素半導体基体と、
   前記炭化珪素半導体基体内の所定の位置に形成されたソース領域、ドレイン領域及びチャネル領域と、
   前記チャネル領域上に形成されたゲート電極と、
   前記ソース領域に接するように形成されたソース電極と、
   前記炭化珪素半導体基体と接触するように形成されたカーボンナノチューブ層と、
   前記カーボンナノチューブ層を介して前記炭化珪素半導体基体と隣接するように形成されたドレイン電極と
   を有することを特徴とする炭化珪素半導体装置。
5. 炭化珪素半導体基体と、
   前記炭化珪素半導体基体にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるソース領域と、
   前記炭化珪素半導体基体と前記ソース領域との接合部に隣接してゲート絶縁膜を介して配設されたゲート電極と、
   前記ソース領域に接するように形成されたソース電極と、
   前記炭化珪素半導体基体と接触するように形成されたカーボンナノチューブ層と、
   前記カーボンナノチューブ層を介して前記炭化珪素半導体基体と隣接するように形成されたドレイン電極と
   を有することを特徴とする炭化珪素半導体装置。
6. 前記へテロ半導体材料が、多結晶シリコン、単結晶シリコン、アモルファスシリコンの少なくとも１つからなることを特徴とする請求項３または５に記載の炭化珪素半導体装置。
7. 前記炭化珪素半導体基体を構成する炭化珪素が六方晶の炭化珪素であり、
   前記カーボンナノチューブ層を形成する側の前記炭化珪素半導体基体の面方位が、(０００１＿)面であることを特徴とする請求項１乃至６のいずれかに記載の炭化珪素半導体装置。
8. 炭化珪素半導体基体に接触するようにカーボンナノチューブ層を形成する工程を有することを特徴とする炭化珪素半導体装置の製造方法。
9. 炭化珪素半導体基体に接触するようにカーボンナノチューブ層を形成する工程と、
   前記カーボンナノチューブ層を介して前記炭化珪素半導体基体に隣接するようにカソード電極またはアノード電極を形成する工程と
   を有することを特徴とする炭化珪素半導体装置の製造方法。
10. 炭化珪素半導体基体にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体領域を形成する工程と、
    前記炭化珪素半導体基体に接触するようにカーボンナノチューブ層を形成する工程と、
    前記へテロ半導体領域に接するようにアノード電極またはカソード電極を形成する工程と、
    前記カーボンナノチューブ層を介して前記炭化珪素半導体基体に隣接するようにカソード電極またはアノード電極を形成する工程と
    を有することを特徴とする炭化珪素半導体装置の製造方法。
11. 炭化珪素半導体基体内の所定の位置にソース領域、ドレイン領域及びチャネル領域を形成する工程と、
    前記チャネル領域上にゲート電極を形成する工程と、
    前記ソース領域に接触するようにソース電極を形成する工程と、
    前記炭化珪素半導体基体に接触するようにカーボンナノチューブ層を形成する工程と、
    前記カーボンナノチューブ層を介して前記炭化珪素半導体基体と隣接するようにドレイン電極を形成する工程と
    を有することを特徴とする炭化珪素半導体装置の製造方法。
12. 炭化珪素半導体基体にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるソース領域を形成する工程と、
    前記炭化珪素半導体基体と前記ソース領域との接合部に接するようにゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記炭化珪素半導体基体と前記ソース領域との接合部に対向して接するようにゲート電極を形成する工程と、
    前記炭化珪素半導体基体に接触するようにカーボンナノチューブ層を形成する工程と、
    前記ソース領域に接するようにソース電極を形成する工程と、
    前記カーボンナノチューブ層を介して前記炭化珪素半導体基体に隣接するようにドレイン電極を形成する工程と
    を有することを特徴とする炭化珪素半導体装置の製造方法。
13. 前記炭化珪素半導体基体を、酸素を含んだ雰囲気中にて１２００〜２０００℃で熱処理し、炭化珪素中の珪素を除去することによって、前記カーボンナノチューブ層を形成することを特徴とする請求項８乃至１２のいずれかに記載の炭化珪素半導体装置の製造方法。

Images