JP3879697B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関する。
【０００２】
【従来の技術】
【特許文献】特開平５−１３６０１５号公報。
【０００３】
本発明の背景となる従来技術として、一般に知られている炭化珪素を材料としたショットキーダイオード、例えば前記特許文献がある。
前記特許文献においては、Ｎ⁻型カソード領域とアノード電極とのショットキー接合界面の周囲に、Ｐ^＋型の電界緩和領域を形成し、カソード領域と電界緩和領域とによるＰＮ接合を設け、逆方向電圧印加時にショットキー接合界面に、ＰＮ接合部から空乏層を伸ばすことで、ショットキー接合界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減するような構造になっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記従来構造においては、逆方向電圧印加時のショットキー接合界面からの漏れ電流を効果的に低減させるため、電界緩和領域をショットキー接合界面よりも深い位置に形成するには、電界緩和領域をイオン注入によって形成する必要が生じるが、イオン注入を用いるとカソード領域の特にＰＮ接合部の周辺に格子欠陥が発生するため、このままでは逆方向電圧印加時にＰＮ接合界面から漏れ電流が発生してしまう。この格子欠陥を減少させるためには１５００℃程度の高温での熱処理が有効であるものの、この熱処理をすることによってカソード領域の表面が荒れてしまう（凹凸が発生する）ため、今度は良好なショットキー接合が形成できない。このため、逆方向電圧印加時にショットキー接合界面から漏れ電流が発生してしまう。
このように従来構造においては、電界緩和領域をショットキー接合界面よりも深い位置に形成するためにはイオン注入が必要となり、どの手立てを用いても結果として逆方向電圧印加時の漏れ電流を低減するのに限界が生じていた。
本発明は、上記の問題に鑑みたものであり、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ逆方向電圧印加時の漏れ電流を低減することが可能な高耐圧半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明は、半導体基体からなるカソード領域とショットキー接続し所定のショットキー障壁を形成する金属材料からなるアノード電極と、前記カソード領域と接し前記アノード電極とは接しないカソード電極を有する半導体装置において、前記カソード領域と前記アノード電極とのショットキー接合面の周辺で、前記カソード領域と接し、かつ前記カソード領域と同一導電型のアノード領域を有し、前記アノード領域が、前記カソード領域とはバンドギャップが異なり、前記ショットキー障壁より障壁高さが低いヘテロ障壁を前記カソード領域と形成するようなヘテロ半導体からなるという構成になっている。
【０００６】
【発明の効果】
本発明によれば、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ逆方向電圧印加時の漏れ電流を低減することが可能な高耐圧半導体装置を提供することができる。
【０００７】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明による半導体装置の第１の実施の形態を示している。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。 例えば炭化珪素のポリタイプが４ＨタイプのＮ^＋型炭化珪素基板領域１上にＮ⁻型炭化珪素のカソード領域２が形成され、カソード領域２の炭化珪素基板領域１との接合面に対向する主面には、例えばＮ^＋型の多結晶シリコンからなるアノード領域３が形成されている。すなわち、カソード領域２とアノード領域３の接合部には、バンドギャップが異なる半導体材料同士によるヘテロ接合が形成されており、そのヘテロ接合界面には所定のエネルギー障壁が存在している。
また、カソード領域２とアノード領域３との接合部の近傍には、カソード領域２に接するように、例えばチタンからなるアノード電極４が形成されている。すなわち、カソード領域２とアノード電極４の接合部は、仕事関数が異なる半導体材料と金属材料とによるショットキー接合が形成されており、そのショットキー接合界面には、少なくともカソード領域２とアノード領域３の接合部におけるヘテロ接合よりも高いエネルギー障壁が存在している。
ここで、上記の構成におけるエネルギー障壁の大きさの一例を挙げてみると、例えばカソード領域２の炭化珪素の不純物濃度が約１×１０^１６ｃｍ^−３、例えばアノード領域３のシリコンの不純物濃度が約１×１０^２０ｃｍ^−３とした場合、ヘテロ接合界面並びにショットキー接合界面に界面準位が存在しない理想的な状態においては、炭化珪素とシリコンのヘテロ接合界面には約０．４ｅＶのエネルギー障壁が、炭化珪素とチタンとのショットキー接合界面には約０．８ｅＶのエネルギー障壁が形成される。
【０００８】
また、炭化珪素基板領域１とオーミック接続するようにカソード電極５が形成されている。図１では、一例として炭化珪素基板領域１とカソード電極５が接する場合を示しているが、カソード領域２とカソード電極５とが接しており、特に炭化珪素基板領域１がない構造でもかまわない。また、図１では、カソード電極５がアノード電極３と対面する所謂縦型の電極配置の場合を例として説明しているが、カソード電極５がアノード電極３と同一平面上に形成される所横型の電極配置をしていても同様の効果を有する。
また、図１では、一例として２つのアノード領域３とカソード領域２のヘテロ接合部の周囲をそれぞれアノード電極４とカソード領域２のショットキー接合部で取り囲むように配置しているが、アノード領域３とカソード領域２のヘテロ接合部は１つでも複数でも数は問わない。また、ヘテロ接合部をショットキー接合部で取り囲むことは必ずしも必須ではないが、本実施の形態においては、一例として取り囲んだ場合を示している。
また、図１では、アノード電極４がアノード領域３を覆うように形成された場合を例示しているが、アノード領域３の表面にはアノード電極４とは別の電極が形成されているもかまわないし、特に電極に覆われていなくてもかまわない。 また、図１ではアノード電極４の端部がカソード領域２上に接する構造を一例として示しているが、例えば図２のように、アノード電極４の端部が絶縁膜６上に乗り上げる形状をしていても特にかまわない。
【０００９】
次に動作を説明する。本実施の形態においては、例えばアノード電極４を接地し、カソード電極５に正電位を印加した場合、遮断状態を保持する。
すなわち、アノード領域３とカソード領域２とのヘテロ接合部およびアノード電極４とカソード領域２とのショットキー接合部は共に逆バイアス状態となる。つまり、それぞれの接合界面からは、エネルギー障壁の大きさに応じた空乏層が不純物濃度を薄くして高抵抗に作られたＮ⁻型のカソード領域２に広がる。
このとき、図１においては、比較的エネルギー障壁の小さいヘテロ接合ではそれ自身から伸びる空乏層は小さいものの、エネルギー障壁の大きい近傍のショットキー接合から伸びた空乏層がヘテロ接合界面に及ぶため、ヘテロ接合界面における電界強度は緩和され、従来、ヘテロ接合界面を通じて発生していた漏れ電流は抑えられる。また、図１においては、ヘテロ接合部をショットキー接合部で取り囲んでいるので、四方からヘテロ接合界面における電界強度は緩和されるため、ヘテロ接合界面を通じて発生する漏れ電流は最小限に抑えられる。
【００１０】
次に、例えばカソード電極５を接地し、アノード電極４に正電位を印加した場合、導通状態へと転じる。すなわち、アノード領域３とカソード領域２とのヘテロ接合部およびアノード電極４とカソード領域２とのショットキー接合部は共に順バイアス状態となる。つまり、それぞれの接合界面からは、エネルギー障壁の大きさに応じた電圧降下を伴って電子電流が流れる。
このとき、本実施の形態においては、遮断状態における漏れ電流を低減しながらも、順方向特性に影響するアノード領域３とカソード領域２とのヘテロ接合部のエネルギー障壁を従来構造と同程度に設定することができるため、従来と同程度の電圧降下で電流が流れる。また、アノード領域３が半導体材料で形成されているため、金属材料からなる従来構造に比べて抵抗が大きくなる懸念が考えられるが、アノード領域３の不純物濃度を例えば約1×１０^２０ｃｍ^−３という高濃度に設定し、厚みを例えば０．１μｍという薄さに設定することでほとんど遜色ないレベルとなる。
このことから、本実施の形態によれば、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ、逆方向電圧印加時の漏れ電流を低減することができる。つまり、導通時は、アノード領域３とカソード領域２間のヘテロ接合が、従来と同等の電圧降下で電流が流れるように形成されているため、オン抵抗は従来と同等の性能を確保できる。さらに加えて、遮断時は、アノード電極４とカソード領域２間のショットキー接合が、アノード領域３とカソード領域２間のヘテロ接合よりもエネルギー障壁が高くなるように形成されているため、そのショットキー接合から伸びた空乏層により、近傍にあるアノード領域３とカソード領域２間のヘテロ接合における電界が緩和され、従来に比べて漏れ電流を低減することができる。
また、本実施の形態においては、アノード領域３を半導体材料で形成しているため、材料固有の仕事関数を持つ金属と異なり、不純物濃度を変えることによって任意のエネルギー障壁を得ることができるため、設計要件の自由度が高いという利点がある。また、順方向電流を流すアノード領域３を形成後も１３００℃以下の熱処理が容易にできるため、熱処理を実施しにくい金属材料によるショットキー接合に比べて、所定のプロセスを実施することによって所望の接合部の界面形状を得やすく、より良好なヘテロ特性を得ることができる。
【００１１】
以上のように本実施の形態では、半導体基体からなるカソード領域２と、カソード領域２とショットキー接続するべく所定のショットキー障壁を形成するような金属材料からなるアノード電極４と、カソード領域２と接しかつアノード電極４とは接しないカソード電極５を有する半導体装置において、カソード領域２とアノード電極４とのショットキー接合面の周辺で、カソード領域２と接し、かつカソード領域２と同一導電型のアノード領域３を有し、さらに、アノード領域３が、カソード領域２とはバンドギャップが異なり、かつ、前記ショットキー障壁より障壁高さが低いヘテロ障壁をカソード領域２と形成するようなヘテロ半導体からなっている。このような構成によれば、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ、逆方向電圧印加時の漏れ電流を低減することができる。つまり、導通時は、アノード領域３とカソード領域２間のヘテロ接合が、従来と同等の電圧降下で電流が流れるように形成されているため、オン抵抗は従来と同等の性能を確保できる。さらに加えて、遮断時は、アノード電極４とカソード領域２間のショットキー接合が、アノード領域３とカソード領域２間のヘテロ接合よりもエネルギー障壁が高くなるように形成されているため、そのショットキー接合から伸びた空乏層により、近傍にあるアノード領域３とカソード領域２間のヘテロ接合における電界が緩和され、従来に比べて漏れ電流を低減することができる。
また、カソード領域２とカソード電極５とはＮ^＋型炭化珪素半導体基板領域１を介して接している。この構成により、カソード電極５を炭化珪素基板領域１とオーミック接続させるのが容易となる。
また、アノード電極４とカソード領域２のショットキー接合面が、少なくとも１つ以上のアノード領域３とカソード領域２とのヘテロ接合面を取り囲むように形成されている。このようにショットキー接合面が、少なくとも１つ以上のヘテロ接合面を取り囲むように形成されているため、前記の効果に加えて、遮断時において、電界の集中しやすいヘテロ接合面の端部の電界を緩和することができるため、さらに漏れ電流を低減することができる。
また、前記半導体基体が例えば炭化珪素などのワイドギャップ半導体からなっている。このような構成により前記の効果に加え、ショットキー接合のエネルギー障壁差をシリコンに比べて確保しやすいため、容易に実現することができる。
さらに、前記ヘテロ半導体が単結晶シリコン、多結晶シリコンもしくはアモルファスシリコンからなる。このような構成により前記の効果に加えて、シリコンプロセスで製造できるため、製造が容易である。
【００１２】
（実施の形態２）
図３は本発明による半導体装置の第２の実施の形態を示している。図３は第１の実施の形態の図１に対応した断面図である。本実施の形態においては、図１と同様の動作をする部分の説明は省略し、異なる特長について詳しく説明する。 図３に示すように本実施の形態においては、第１の実施の形態に加えて、カソード領域２の表面に溝が掘り込まれており、さらに、カソード領域２とアノード電極４とのショットキー接合部の位置が、カソード領域２とアノード領域３とのヘテロ接合部の位置よりも低い位置、つまり溝の底部に形成されている点である。
なお、図３ではアノード電極４の端部がカソード領域２上に接する構造を一例として示しているが、例えば図４のように、アノード電極４の端部が絶縁膜６上に乗り上げる形状をしていても特にかまわない。
【００１３】
図３に示すように、例えばアノード電極４を接地し、カソード電極５に正電位を印加した場合の遮断状態において、ヘテロ接合界面における電界強度はさらに緩和され、第一の実施の形態よりもヘテロ接合界面を通じて発生していた漏れ電流はさらに抑えることが可能となる。すなわち、エネルギー障壁が比較的大きいカソード領域２とアノード電極４とのショットキー接合部が、カソード領域２とアノード領域３とのヘテロ接合部よりも、正電位を印加したカソード電極５に近い位置に形成され、ショットキー接合部から伸びた空乏層がより、ヘテロ接合界面に及びやすくなるためである。
また、本実施の形態においては、カソード領域２に形成する溝を、アノード領域３をパターン形成する際に同時に形成することができるため、単純な製造方法でかつ容易に形成することができる。
【００１４】
以上のように本実施の形態では、カソード領域２の一主面に溝を有し、アノード電極４とカソード領域２とのショットキー接合面が、少なくともアノード領域３とカソード領域２とのヘテロ接続面よりも、前記溝の底部に近い位置に形成されている。このようにショットキー接合面が、少なくともヘテロ接続面よりも溝の底部に近い位置に形成されているので、第１の実施の形態の効果に加えて、遮断時において、ヘテロ接合面にかかる電界をさらに緩和することができるため、さらに漏れ電流を低減することができる。
【００１５】
以上、第１の実施の形態及び第２の実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明したが、基板材料はシリコン、シリコンゲルマン、窒化ガリウム、ダイヤモンドなどその他の半導体材料でもかまわない。また、全ての実施の形態において、炭化珪素のポリタイプとして４Ｈタイプを用いて説明したが、６Ｈ、３Ｃ等その他のポリタイプでも構わない。また、カソード領域２の導電型をＮ型とし、多数キャリアが電子となる場合について説明したが、カソード領域２の導電型をＰ型として多数キャリアが正孔となる場合でもかまわない。さらに、アノード領域３に用いる半導体材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する材料であればどの材料でもかまわない。さらに、一例として、カソード領域２としてＮ型の炭化珪素を、アノード領域３としてＮ型の多結晶シリコンを用いて説明しているが、Ｐ型の炭化珪素とＰ型の多結晶シリコン等の組み合わせでもよい。また、第１及び第２の実施の形態においては、金属材料として、チタンからなるアノード電極４とした半導体装置を一例として説明したが、ショットキー接合のエネルギー障壁を比較的高く形成できるタングステン、タンタル、ニッケル、金、プラチナなどその他の金属材料でもかまわない。さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の断面図
【図２】本発明の第１の別の実施の形態の断面図
【図３】本発明の第２の実施の形態の断面図
【図４】本発明の第２の別の実施の形態の断面図
【符号の説明】
１…炭化珪素基板領域
２…カソード領域
３…アノード領域
４…アノード電極
５…カソード電極
６…絶縁膜

Claims (7)

1. 半導体基体からなるカソード領域と、前記カソード領域とショットキー接続するべく所定のショットキー障壁を形成するような金属材料からなるアノード電極と、前記カソード領域と接しかつ前記アノード電極とは接しないカソード電極を有する半導体装置において、
   前記カソード領域と前記アノード電極とのショットキー接合面の周辺で、前記カソード領域と接し、かつ前記カソード領域と同一導電型のアノード領域を有し、さらに、前記アノード領域が、前記カソード領域とはバンドギャップが異なり、かつ、前記ショットキー障壁より障壁高さが低いヘテロ障壁を前記カソード領域と形成するようなヘテロ半導体からなることを特徴とする半導体装置。
2. 前記カソード領域と前記カソード電極とが半導体基板領域を介して接していることを特徴とする請求項１記載の半導体装置。
3. 前記アノード電極と前記カソード領域の前記ショットキー接合面が、少なくとも１つ以上の前記アノード領域と前記カソード領域とのヘテロ接合面を取り囲むように形成されていることを特徴とする請求項１又は２記載の半導体装置。
4. 前記カソード領域の一主面に溝を有し、前記アノード電極と前記カソード領域との前記ショットキー接合面が、少なくとも前記アノード領域と前記カソード領域との前記ヘテロ接続面よりも、前記溝の底部に近い位置に形成されていることを特徴とする請求項１乃至３のいずれか記載の半導体装置。
5. 前記半導体基体がワイドギャップ半導体からなることを特徴とする請求項１乃至４のいずれか記載の半導体装置。
6. 前記ワイドギャップ半導体が炭化珪素であることを特徴とする請求項５記載の半導体装置。
7. 前記ヘテロ半導体が単結晶シリコン、多結晶シリコンもしくはアモルファスシリコンからなることを特徴とする請求項５又は６記載の半導体装置。

Images