JP3879697B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3879697B2
JP3879697B2 JP2003123332A JP2003123332A JP3879697B2 JP 3879697 B2 JP3879697 B2 JP 3879697B2 JP 2003123332 A JP2003123332 A JP 2003123332A JP 2003123332 A JP2003123332 A JP 2003123332A JP 3879697 B2 JP3879697 B2 JP 3879697B2
Authority
JP
Japan
Prior art keywords
region
cathode region
cathode
anode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003123332A
Other languages
English (en)
Other versions
JP2004327890A (ja
Inventor
哲也 林
秀明 田中
正勝 星
佐一郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2003123332A priority Critical patent/JP3879697B2/ja
Publication of JP2004327890A publication Critical patent/JP2004327890A/ja
Application granted granted Critical
Publication of JP3879697B2 publication Critical patent/JP3879697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置に関する。
【0002】
【従来の技術】
【特許文献】特開平5−136015号公報。
【0003】
本発明の背景となる従来技術として、一般に知られている炭化珪素を材料としたショットキーダイオード、例えば前記特許文献がある。
前記特許文献においては、N型カソード領域とアノード電極とのショットキー接合界面の周囲に、P型の電界緩和領域を形成し、カソード領域と電界緩和領域とによるPN接合を設け、逆方向電圧印加時にショットキー接合界面に、PN接合部から空乏層を伸ばすことで、ショットキー接合界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減するような構造になっている。
【0004】
【発明が解決しようとする課題】
しかしながら、前記従来構造においては、逆方向電圧印加時のショットキー接合界面からの漏れ電流を効果的に低減させるため、電界緩和領域をショットキー接合界面よりも深い位置に形成するには、電界緩和領域をイオン注入によって形成する必要が生じるが、イオン注入を用いるとカソード領域の特にPN接合部の周辺に格子欠陥が発生するため、このままでは逆方向電圧印加時にPN接合界面から漏れ電流が発生してしまう。この格子欠陥を減少させるためには1500℃程度の高温での熱処理が有効であるものの、この熱処理をすることによってカソード領域の表面が荒れてしまう(凹凸が発生する)ため、今度は良好なショットキー接合が形成できない。このため、逆方向電圧印加時にショットキー接合界面から漏れ電流が発生してしまう。
このように従来構造においては、電界緩和領域をショットキー接合界面よりも深い位置に形成するためにはイオン注入が必要となり、どの手立てを用いても結果として逆方向電圧印加時の漏れ電流を低減するのに限界が生じていた。
本発明は、上記の問題に鑑みたものであり、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ逆方向電圧印加時の漏れ電流を低減することが可能な高耐圧半導体装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記課題を解決するため、本発明は、半導体基体からなるカソード領域とショットキー接続し所定のショットキー障壁を形成する金属材料からなるアノード電極と、前記カソード領域と接し前記アノード電極とは接しないカソード電極を有する半導体装置において、前記カソード領域と前記アノード電極とのショットキー接合面の周辺で、前記カソード領域と接し、かつ前記カソード領域と同一導電型のアノード領域を有し、前記アノード領域が、前記カソード領域とはバンドギャップが異なり、前記ショットキー障壁より障壁高さが低いヘテロ障壁を前記カソード領域と形成するようなヘテロ半導体からなるという構成になっている。
【0006】
【発明の効果】
本発明によれば、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ逆方向電圧印加時の漏れ電流を低減することが可能な高耐圧半導体装置を提供することができる。
【0007】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
(実施の形態1)
図1は本発明による半導体装置の第1の実施の形態を示している。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。 例えば炭化珪素のポリタイプが4HタイプのN型炭化珪素基板領域1上にN型炭化珪素のカソード領域2が形成され、カソード領域2の炭化珪素基板領域1との接合面に対向する主面には、例えばN型の多結晶シリコンからなるアノード領域3が形成されている。すなわち、カソード領域2とアノード領域3の接合部には、バンドギャップが異なる半導体材料同士によるヘテロ接合が形成されており、そのヘテロ接合界面には所定のエネルギー障壁が存在している。
また、カソード領域2とアノード領域3との接合部の近傍には、カソード領域2に接するように、例えばチタンからなるアノード電極4が形成されている。すなわち、カソード領域2とアノード電極4の接合部は、仕事関数が異なる半導体材料と金属材料とによるショットキー接合が形成されており、そのショットキー接合界面には、少なくともカソード領域2とアノード領域3の接合部におけるヘテロ接合よりも高いエネルギー障壁が存在している。
ここで、上記の構成におけるエネルギー障壁の大きさの一例を挙げてみると、例えばカソード領域2の炭化珪素の不純物濃度が約1×1016cm−3、例えばアノード領域3のシリコンの不純物濃度が約1×1020cm−3とした場合、ヘテロ接合界面並びにショットキー接合界面に界面準位が存在しない理想的な状態においては、炭化珪素とシリコンのヘテロ接合界面には約0.4eVのエネルギー障壁が、炭化珪素とチタンとのショットキー接合界面には約0.8eVのエネルギー障壁が形成される。
【0008】
また、炭化珪素基板領域1とオーミック接続するようにカソード電極5が形成されている。図1では、一例として炭化珪素基板領域1とカソード電極5が接する場合を示しているが、カソード領域2とカソード電極5とが接しており、特に炭化珪素基板領域1がない構造でもかまわない。また、図1では、カソード電極5がアノード電極3と対面する所謂縦型の電極配置の場合を例として説明しているが、カソード電極5がアノード電極3と同一平面上に形成される所横型の電極配置をしていても同様の効果を有する。
また、図1では、一例として2つのアノード領域3とカソード領域2のヘテロ接合部の周囲をそれぞれアノード電極4とカソード領域2のショットキー接合部で取り囲むように配置しているが、アノード領域3とカソード領域2のヘテロ接合部は1つでも複数でも数は問わない。また、ヘテロ接合部をショットキー接合部で取り囲むことは必ずしも必須ではないが、本実施の形態においては、一例として取り囲んだ場合を示している。
また、図1では、アノード電極4がアノード領域3を覆うように形成された場合を例示しているが、アノード領域3の表面にはアノード電極4とは別の電極が形成されているもかまわないし、特に電極に覆われていなくてもかまわない。 また、図1ではアノード電極4の端部がカソード領域2上に接する構造を一例として示しているが、例えば図2のように、アノード電極4の端部が絶縁膜6上に乗り上げる形状をしていても特にかまわない。
【0009】
次に動作を説明する。本実施の形態においては、例えばアノード電極4を接地し、カソード電極5に正電位を印加した場合、遮断状態を保持する。
すなわち、アノード領域3とカソード領域2とのヘテロ接合部およびアノード電極4とカソード領域2とのショットキー接合部は共に逆バイアス状態となる。つまり、それぞれの接合界面からは、エネルギー障壁の大きさに応じた空乏層が不純物濃度を薄くして高抵抗に作られたN型のカソード領域2に広がる。
このとき、図1においては、比較的エネルギー障壁の小さいヘテロ接合ではそれ自身から伸びる空乏層は小さいものの、エネルギー障壁の大きい近傍のショットキー接合から伸びた空乏層がヘテロ接合界面に及ぶため、ヘテロ接合界面における電界強度は緩和され、従来、ヘテロ接合界面を通じて発生していた漏れ電流は抑えられる。また、図1においては、ヘテロ接合部をショットキー接合部で取り囲んでいるので、四方からヘテロ接合界面における電界強度は緩和されるため、ヘテロ接合界面を通じて発生する漏れ電流は最小限に抑えられる。
【0010】
次に、例えばカソード電極5を接地し、アノード電極4に正電位を印加した場合、導通状態へと転じる。すなわち、アノード領域3とカソード領域2とのヘテロ接合部およびアノード電極4とカソード領域2とのショットキー接合部は共に順バイアス状態となる。つまり、それぞれの接合界面からは、エネルギー障壁の大きさに応じた電圧降下を伴って電子電流が流れる。
このとき、本実施の形態においては、遮断状態における漏れ電流を低減しながらも、順方向特性に影響するアノード領域3とカソード領域2とのヘテロ接合部のエネルギー障壁を従来構造と同程度に設定することができるため、従来と同程度の電圧降下で電流が流れる。また、アノード領域3が半導体材料で形成されているため、金属材料からなる従来構造に比べて抵抗が大きくなる懸念が考えられるが、アノード領域3の不純物濃度を例えば約1×1020cm−3という高濃度に設定し、厚みを例えば0.1μmという薄さに設定することでほとんど遜色ないレベルとなる。
このことから、本実施の形態によれば、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ、逆方向電圧印加時の漏れ電流を低減することができる。つまり、導通時は、アノード領域3とカソード領域2間のヘテロ接合が、従来と同等の電圧降下で電流が流れるように形成されているため、オン抵抗は従来と同等の性能を確保できる。さらに加えて、遮断時は、アノード電極4とカソード領域2間のショットキー接合が、アノード領域3とカソード領域2間のヘテロ接合よりもエネルギー障壁が高くなるように形成されているため、そのショットキー接合から伸びた空乏層により、近傍にあるアノード領域3とカソード領域2間のヘテロ接合における電界が緩和され、従来に比べて漏れ電流を低減することができる。
また、本実施の形態においては、アノード領域3を半導体材料で形成しているため、材料固有の仕事関数を持つ金属と異なり、不純物濃度を変えることによって任意のエネルギー障壁を得ることができるため、設計要件の自由度が高いという利点がある。また、順方向電流を流すアノード領域3を形成後も1300℃以下の熱処理が容易にできるため、熱処理を実施しにくい金属材料によるショットキー接合に比べて、所定のプロセスを実施することによって所望の接合部の界面形状を得やすく、より良好なヘテロ特性を得ることができる。
【0011】
以上のように本実施の形態では、半導体基体からなるカソード領域2と、カソード領域2とショットキー接続するべく所定のショットキー障壁を形成するような金属材料からなるアノード電極4と、カソード領域2と接しかつアノード電極4とは接しないカソード電極5を有する半導体装置において、カソード領域2とアノード電極4とのショットキー接合面の周辺で、カソード領域2と接し、かつカソード領域2と同一導電型のアノード領域3を有し、さらに、アノード領域3が、カソード領域2とはバンドギャップが異なり、かつ、前記ショットキー障壁より障壁高さが低いヘテロ障壁をカソード領域2と形成するようなヘテロ半導体からなっている。このような構成によれば、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ、逆方向電圧印加時の漏れ電流を低減することができる。つまり、導通時は、アノード領域3とカソード領域2間のヘテロ接合が、従来と同等の電圧降下で電流が流れるように形成されているため、オン抵抗は従来と同等の性能を確保できる。さらに加えて、遮断時は、アノード電極4とカソード領域2間のショットキー接合が、アノード領域3とカソード領域2間のヘテロ接合よりもエネルギー障壁が高くなるように形成されているため、そのショットキー接合から伸びた空乏層により、近傍にあるアノード領域3とカソード領域2間のヘテロ接合における電界が緩和され、従来に比べて漏れ電流を低減することができる。
また、カソード領域2とカソード電極5とはN型炭化珪素半導体基板領域1を介して接している。この構成により、カソード電極5を炭化珪素基板領域1とオーミック接続させるのが容易となる。
また、アノード電極4とカソード領域2のショットキー接合面が、少なくとも1つ以上のアノード領域3とカソード領域2とのヘテロ接合面を取り囲むように形成されている。このようにショットキー接合面が、少なくとも1つ以上のヘテロ接合面を取り囲むように形成されているため、前記の効果に加えて、遮断時において、電界の集中しやすいヘテロ接合面の端部の電界を緩和することができるため、さらに漏れ電流を低減することができる。
また、前記半導体基体が例えば炭化珪素などのワイドギャップ半導体からなっている。このような構成により前記の効果に加え、ショットキー接合のエネルギー障壁差をシリコンに比べて確保しやすいため、容易に実現することができる。
さらに、前記ヘテロ半導体が単結晶シリコン、多結晶シリコンもしくはアモルファスシリコンからなる。このような構成により前記の効果に加えて、シリコンプロセスで製造できるため、製造が容易である。
【0012】
(実施の形態2)
図3は本発明による半導体装置の第2の実施の形態を示している。図3は第1の実施の形態の図1に対応した断面図である。本実施の形態においては、図1と同様の動作をする部分の説明は省略し、異なる特長について詳しく説明する。 図3に示すように本実施の形態においては、第1の実施の形態に加えて、カソード領域2の表面に溝が掘り込まれており、さらに、カソード領域2とアノード電極4とのショットキー接合部の位置が、カソード領域2とアノード領域3とのヘテロ接合部の位置よりも低い位置、つまり溝の底部に形成されている点である。
なお、図3ではアノード電極4の端部がカソード領域2上に接する構造を一例として示しているが、例えば図4のように、アノード電極4の端部が絶縁膜6上に乗り上げる形状をしていても特にかまわない。
【0013】
図3に示すように、例えばアノード電極4を接地し、カソード電極5に正電位を印加した場合の遮断状態において、ヘテロ接合界面における電界強度はさらに緩和され、第一の実施の形態よりもヘテロ接合界面を通じて発生していた漏れ電流はさらに抑えることが可能となる。すなわち、エネルギー障壁が比較的大きいカソード領域2とアノード電極4とのショットキー接合部が、カソード領域2とアノード領域3とのヘテロ接合部よりも、正電位を印加したカソード電極5に近い位置に形成され、ショットキー接合部から伸びた空乏層がより、ヘテロ接合界面に及びやすくなるためである。
また、本実施の形態においては、カソード領域2に形成する溝を、アノード領域3をパターン形成する際に同時に形成することができるため、単純な製造方法でかつ容易に形成することができる。
【0014】
以上のように本実施の形態では、カソード領域2の一主面に溝を有し、アノード電極4とカソード領域2とのショットキー接合面が、少なくともアノード領域3とカソード領域2とのヘテロ接続面よりも、前記溝の底部に近い位置に形成されている。このようにショットキー接合面が、少なくともヘテロ接続面よりも溝の底部に近い位置に形成されているので、第1の実施の形態の効果に加えて、遮断時において、ヘテロ接合面にかかる電界をさらに緩和することができるため、さらに漏れ電流を低減することができる。
【0015】
以上、第1の実施の形態及び第2の実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明したが、基板材料はシリコン、シリコンゲルマン、窒化ガリウム、ダイヤモンドなどその他の半導体材料でもかまわない。また、全ての実施の形態において、炭化珪素のポリタイプとして4Hタイプを用いて説明したが、6H、3C等その他のポリタイプでも構わない。また、カソード領域2の導電型をN型とし、多数キャリアが電子となる場合について説明したが、カソード領域2の導電型をP型として多数キャリアが正孔となる場合でもかまわない。さらに、アノード領域3に用いる半導体材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する材料であればどの材料でもかまわない。さらに、一例として、カソード領域2としてN型の炭化珪素を、アノード領域3としてN型の多結晶シリコンを用いて説明しているがP型の炭化珪素とP型の多結晶シリコン等の組み合わせでもよい。また、第1及び第2の実施の形態においては、金属材料として、チタンからなるアノード電極4とした半導体装置を一例として説明したが、ショットキー接合のエネルギー障壁を比較的高く形成できるタングステン、タンタル、ニッケル、金、プラチナなどその他の金属材料でもかまわない。さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の断面図
【図2】本発明の第1の別の実施の形態の断面図
【図3】本発明の第2の実施の形態の断面図
【図4】本発明の第2の別の実施の形態の断面図
【符号の説明】
1…炭化珪素基板領域
2…カソード領域
3…アノード領域
4…アノード電極
5…カソード電極
6…絶縁膜

Claims (7)

  1. 半導体基体からなるカソード領域と、前記カソード領域とショットキー接続するべく所定のショットキー障壁を形成するような金属材料からなるアノード電極と、前記カソード領域と接しかつ前記アノード電極とは接しないカソード電極を有する半導体装置において、
    前記カソード領域と前記アノード電極とのショットキー接合面の周辺で、前記カソード領域と接し、かつ前記カソード領域と同一導電型のアノード領域を有し、さらに、前記アノード領域が、前記カソード領域とはバンドギャップが異なり、かつ、前記ショットキー障壁より障壁高さが低いヘテロ障壁を前記カソード領域と形成するようなヘテロ半導体からなることを特徴とする半導体装置。
  2. 前記カソード領域と前記カソード電極とが半導体基板領域を介して接していることを特徴とする請求項1記載の半導体装置。
  3. 前記アノード電極と前記カソード領域の前記ショットキー接合面が、少なくとも1つ以上の前記アノード領域と前記カソード領域とのヘテロ接合面を取り囲むように形成されていることを特徴とする請求項1又は2記載の半導体装置。
  4. 前記カソード領域の一主面に溝を有し、前記アノード電極と前記カソード領域との前記ショットキー接合面が、少なくとも前記アノード領域と前記カソード領域との前記ヘテロ接続面よりも、前記溝の底部に近い位置に形成されていることを特徴とする請求項1乃至3のいずれか記載の半導体装置。
  5. 前記半導体基体がワイドギャップ半導体からなることを特徴とする請求項1乃至4のいずれか記載の半導体装置。
  6. 前記ワイドギャップ半導体が炭化珪素であることを特徴とする請求項5記載の半導体装置。
  7. 前記ヘテロ半導体が単結晶シリコン、多結晶シリコンもしくはアモルファスシリコンからなることを特徴とする請求項5又は6記載の半導体装置。
JP2003123332A 2003-04-28 2003-04-28 半導体装置 Expired - Fee Related JP3879697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003123332A JP3879697B2 (ja) 2003-04-28 2003-04-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003123332A JP3879697B2 (ja) 2003-04-28 2003-04-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2004327890A JP2004327890A (ja) 2004-11-18
JP3879697B2 true JP3879697B2 (ja) 2007-02-14

Family

ID=33501254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003123332A Expired - Fee Related JP3879697B2 (ja) 2003-04-28 2003-04-28 半導体装置

Country Status (1)

Country Link
JP (1) JP3879697B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5225549B2 (ja) * 2006-03-15 2013-07-03 日本碍子株式会社 半導体素子
JP2007288030A (ja) * 2006-04-19 2007-11-01 Nissan Motor Co Ltd 半導体装置
JP5810522B2 (ja) * 2010-12-14 2015-11-11 日産自動車株式会社 異種材料接合型ダイオード及びその製造方法
JP7238828B2 (ja) * 2020-02-14 2023-03-14 豊田合成株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2004327890A (ja) 2004-11-18

Similar Documents

Publication Publication Date Title
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
US7183575B2 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP4282972B2 (ja) 高耐圧ダイオード
JP6649183B2 (ja) 半導体装置
US11222973B2 (en) Semiconductor device
WO2013179728A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
US9722029B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20230017518A1 (en) Semiconductor device
JP5106604B2 (ja) 半導体装置およびその製造方法
JP7030665B2 (ja) 半導体装置
US20240186424A1 (en) Wide band gap semiconductor electronic device having a junction-barrier schottky diode
WO2012124191A1 (ja) 半導体装置
JP5621198B2 (ja) 半導体装置
JP2012248736A (ja) 半導体装置
JP2020202404A (ja) 半導体装置およびその製造方法
JP3879697B2 (ja) 半導体装置
KR100613844B1 (ko) 실리콘 카바이드 쇼트키 다이오드 제조방법
JP2000049363A (ja) ショットキーダイオード及びその製造方法
JP3963151B2 (ja) 炭化珪素半導体装置
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
JP7257912B2 (ja) 半導体装置
JP2004335919A (ja) 半導体装置及びその製造方法
JP2004253510A (ja) 半導体装置
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3879697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees