CN216413089U - 垂直导电电子功率器件及电子器件 - Google Patents

垂直导电电子功率器件及电子器件 Download PDF

Info

Publication number
CN216413089U
CN216413089U CN202121593333.1U CN202121593333U CN216413089U CN 216413089 U CN216413089 U CN 216413089U CN 202121593333 U CN202121593333 U CN 202121593333U CN 216413089 U CN216413089 U CN 216413089U
Authority
CN
China
Prior art keywords
region
schottky
diode
metal anode
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121593333.1U
Other languages
English (en)
Inventor
S·拉斯库纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN216413089U publication Critical patent/CN216413089U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了垂直导电电子功率器件及电子器件。垂直导电电子功率器件由具有第一导电类型并具有表面的宽带隙半导体的主体形成，并且由漂移区和由该表面限定的多个表面部分形成。该电子器件还由多个具有第二导电类型的第一注入区和多个金属部分形成，该多个第一注入区从表面延伸到漂移区中，该多个金属部分布置在该表面上。每个金属部分与多个表面部分中的相应表面部分肖特基接触，以形成由第一肖特基二极管和第二肖特基二极管形成的多个肖特基二极管，其中，第一肖特基二极管在平衡时具有肖特基势垒，该肖特基势垒的高度不同于第二肖特基二极管的肖特基势垒的高度。本实用新型的技术提供了具有改进性能的电子半导体功率器件，降低了功耗和漏电流。

Description

垂直导电电子功率器件及电子器件
技术领域
本公开涉及一种宽带隙半导体电子器件，该电子器件包括具有改进的电特性的JBS(结势垒肖特基)二极管。特别地，下文将参考垂直导电电子功率器件。
背景技术
众所周知，具有宽带隙(例如大于1.1eV)、低通态电阻、高热导率、高工作频率和电荷载流子的高饱和率的半导体材料(诸如碳化硅(SiC)和氮化镓(GaN))，特别对于功率应用(例如在包括在600V与1300V之间的电压下工作或在特定工作条件(例如高温)下工作)而言，允许获得比硅电子器件具有更好性能的电子器件(例如二极管和晶体管)。
具体地，已知从碳化硅晶片获得上述电子器件，碳化硅为其多形体之一，例如3C-SiC、4H-SiC和6H-SiC，这些多形体由上述所列特征区分。
例如，图1示出了已知的碳化硅的JBS二极管1。JBS二极管1通常由多个基本单元(仅示出一个)形成，这些单元彼此相等并且并联布置在同一管芯中；每个基本单元包括肖特基二极管2和一对并联连接在一起的PN二极管3。
JBS二极管1形成在碳化硅(SiC)的主体5中，该主体5由沿着笛卡尔参考系XYZ的第一轴Z彼此相对的第一表面5A和第二表面5B限定，并且该主体5包括衬底7和布置在衬底7的顶部上(例如在其上外延生长)的漂移区9。
衬底7是N型的并且形成主体5的第二表面5B。
漂移区9是N型的，其掺杂水平低于衬底7的掺杂水平，并且形成主体5的第一表面5A。
导电材料(例如镍或硅化镍)的阴极金属化区10在主体5的第二表面5B上延伸并形成JBS二极管1的阴极K。
JBS二极管1还包括多个势垒区12，其中的两个势垒区在图1中可见，基本容纳在漂移区9中。
势垒区12沿着笛卡儿参考系XYZ的第二轴Y彼此间隔一段距离布置，并且每个势垒区都由相应的P型注入区13形成，该P型注入区13从主体5的第一表面5A延伸到漂移区9中。此外，势垒区12沿着笛卡尔参考系XYZ的第三轴X延伸。
势垒区12各自还包括导电材料(例如硅化镍)的相应欧姆接触区14，该欧姆接触区14在相应注入区13上延伸、部分在注入区13内部，并且在图1的横截面中，欧姆接触区14沿第二轴Y的延伸小于或等于相应注入区13的延伸。
注入区13和漂移区9之间的界面各自形成PN二极管3。
JBS二极管1还包括阳极金属化区18，其由诸如钛、镍或钼的金属材料形成，阳极金属化区18在主体5的第一表面5A上延伸，形成JBS二极管1的阳极A。
与漂移区9直接电接触的阳极金属化区18的部分与注入区13一起形成肖特基结(即，半导体-金属结)，每个肖特基结构成相应的肖特基二极管2。
肖特基结各自具有相应的势垒，该势垒在平衡时具有高度Φ0，该高度Φ0确定相应肖特基二极管2的导通阈值电压。
在使用时，可以在JBS二极管1的阴极K和阳极A之间施加偏置电压，以获得正向或反向偏置。
具体地，在正向偏置(阳极A的电位高于阴极K)中，施加正向电压以降低肖特基结的势垒高度Φ0，以便接通肖特基二极管2，并允许工作电流(例如10A)在JBS二极管1的阳极A和阴极K之间流动。
肖特基二极管2的低势垒高度Φ0和因此的低导通阈值电压能够降低工作电流流动所必需的正向电压的值，并因此实现JBS二极管1的低功耗。
另一方面，在反向偏置中(即，阴极K的电位高于阳极A)，JBS二极管1必须保证阳极A和阴极K之间的漏电流的值在高偏置电压存在时尽可能地低，该高偏置电压包括在例如600V和1300V之间。
如此高的偏置电压在肖特基结中产生高电场，例如由于隧道效应，导致漏电流增加。特别是当势垒高度Φ0小时，这种增加尤为显著。
因此，小势垒高度Φ0导致高漏电流，从而导致JBS二极管1的工作问题。
此外，在反向偏置中，每个PN二极管3导致形成相应的耗尽区，该耗尽区具有低浓度的电荷载流子，该耗尽区从相应的注入区13和漂移区9之间的界面延伸，主要在漂移区9的内部。
耗尽区有助于在相应的肖特基结附近局部降低由高偏置电压产生的电场值。
因此，已知设计JBS二极管1以便在两个相邻的注入区13之间提供沿第二轴Y尽可能小的距离。两个相邻的注入区13之间的较小距离实际上使得整个肖特基结的电场能够更大程度地降低，并因此降低漏电流。
然而，两个相邻的注入区13之间的较小距离导致肖特基二极管2的较小面积可用于正向偏置中的电流流动，并因此导致JBS二极管1的电阻增加，从而导致JBS二极管1的性能恶化。
实用新型内容
鉴于上述针对JBS二极管的电路设计所面临的问题，本公开的实施例旨在提供具有改进性能的垂直导电电子功率器件。
根据本公开，提供了一种包括JBS二极管的宽带隙半导体电子器件。
本公开的一个实施例涉及一种垂直导电电子功率器件，其包括具有第一导电类型和表面的宽带隙半导体的主体。该主体包括漂移区和该表面上的多个第一金属阳极区。第二金属阳极区位于第一金属阳极区上且位于该表面上。第二导电类型的多个第一注入区从该表面延伸到漂移区中。各自在平衡时具有第一肖特基势垒高度的多个第一肖特基二极管位于漂移区的表面与多个第一金属阳极区之间的多个第一界面处。多个第二肖特基二极管各自在平衡时具有与第一肖特基势垒高度不同的第二肖特基势垒高度，该多个第二肖特基二极管位于漂移区的表面与第二金属阳极区之间的多个第二界面处。
在一些实施例中，第一肖特基势垒高度小于第二肖特基势垒高度。
在一些实施例中，第一肖特基二极管中的第一个第一肖特基二极管位于距第一注入区中的第一个第一注入区第一距离处，第二肖特基二极管中的第一个第二肖特基二极管位于距第一注入区中的第一个第一注入区第二距离处，第一距离小于第二距离。
在一些实施例中，第一金属阳极是与第二金属阳极不同的材料。
在一些实施例中，第一导电类型不同于第二导电类型。
在一些实施例中，电子功率器件还包括多个欧姆接触，每个欧姆接触位于多个第一注入区中的一个第一注入区内。
在一些实施例中，多个第一金属阳极区中的每一个第一金属阳极区位于多个欧姆接触中的一个欧姆接触上。
在一些实施例中，还包括多个第三肖特基二极管，第三肖特基二极管位于相邻的多个第一肖特基二极管中的第一肖特基二极管与多个第二肖特基二极管中的第二肖特基二极管之间，多个第三肖特基二极管在平衡时各自具有第三肖特基势垒高度，第三肖特基势垒高度大于第一肖特基势垒高度并且小于第二肖特基势垒高度。
本公开的另一实施例涉及一种电子器件，该电子器件包括：第一导电类型的漂移区，该漂移区具有表面；漂移区中的第二导电类型的第一注入区；第一注入区与漂移区之间的第一界面；第一注入区上的第一金属阳极；在第一金属阳极上并且在该表面上的第二金属阳极；以及在第二金属阳极与第一金属阳极之间的第二界面，该第二界面沿第一方向与第一界面间隔开。
在一些实施例中，电子器件还包括：第二导电类型的第二注入区，位于漂移区中，与第一注入区间隔开；第三界面，在第二注入区与漂移区之间；第三金属阳极，在第二注入区上，第二金属阳极在第三金属阳极上，第二界面位于第一界面与第三界面之间。
在一些实施例中，电子器件还包括：第四界面，在第一金属阳极与漂移层之间；第一二极管，在第四界面处；第二二极管，在第一界面处。
在一些实施例中，电子器件还包括：第五界面，在第二金属阳极与表面中在第一金属阳极和第三金属阳极之间的部分之间；以及第三二极管，在第五界面处。
在一些实施例中，电子器件还包括：第二导电类型的第二注入区，位于漂移区中，第二注入区与第一注入区间隔第一距离；第三金属阳极，在第二注入区上，第三金属阳极与第一金属阳极间隔第二距离，第二距离小于第一距离，第二金属阳极在表面上并且在第一金属阳极和第三金属阳极之间。
在一些实施例中，电子器件还包括：第一类型肖特基二极管中的第一个第一类型肖特基二极管，在第一金属阳极与表面之间；第一类型肖特基二极管中的第二个第一类型肖特基二极管，在第三金属阳极与表面之间；第二类型肖特基二极管，在第二金属阳极与表面之间；第一PN二极管，在第一注入区与漂移区之间；以及第二PN二极管，在第二注入区与漂移区之间。
本实用新型的技术提供了具有改进性能的电子半导体功率器件，降低了功耗和漏电流。
附图说明
为了更好地理解本公开，现在参考附图纯粹通过非限制性示例描述本公开的实施例，在附图中：
图1是已知的宽带隙电子半导体功率器件的横截面；
图2A是本宽带隙电子半导体功率器件的实施例的横截面，其中突出示出了电气等价物；
图2B示出了图2A的放大细节，其中突出示出了本电子器件的几何参数；
图3示出了图2A的电子器件的基本单元与图1的已知电子器件的基本单元相比的正向偏置电流-电压曲线的模拟；
图4示出了沿图2B的截面线80的电场行为的曲线图；
图5示出了根据另一实施例的本宽带隙电子半导体功率器件的横截面；
图6示出了根据另一实施例的本宽带隙电子半导体功率器件的横截面；
图7示出了根据另一实施例的本宽带隙电子半导体功率器件的横截面；
图8-图11示出了图2A的电子功率器件在连续制造步骤中的横截面；和
图12-图14示出了图5的电子器件在连续制造步骤中的横截面。
具体实施方式
下文描述的是一种宽带隙半导体JBS(结势垒肖特基)二极管，特别是碳化硅，该JBS二极管被包含在垂直导电电子功率器件中、并包括多个不同类型的肖特基二极管，其中，每个类型的肖特基二极管具有在平衡时具有不同势垒高度的肖特基结。
具体地，图2A和图2B示出了JBS二极管50，在本实施例中，该二极管50包括多个彼此相等的基本单元54，这些单元54并联连接在同一管芯中。
具体如图2A所示，每个基本单元54包括并联布置的一个或多个第一类型肖特基二极管51、一个或多个第二类型肖特基二极管52、以及一个或多个PN二极管53。特别地，在本实施例中，每个基本单元54由布置在两个相邻的PN二极管53之间的两个第一类型肖特基二极管51和一个第二类型肖特基二极管52形成。
JBS二极管50形成在碳化硅(SiC)的主体55中，该主体55由沿着笛卡尔参考系XYZ的第一轴Z彼此相对的第一表面55A和第二表面55B限定，并且该主体55包括衬底57和布置在衬底57的顶部上(例如在衬底57上外延生长)的漂移区59。
衬底57为N型，其掺杂水平以至于具有低电阻率，该电阻率例如包括在2mΩ·cm和30mΩ·cm之间，衬底57的厚度包括在例如50μm和360μm之间，特别是180μm，并且形成主体55的第二表面55B。
漂移区59为N型，其掺杂水平低于衬底57的掺杂水平，例如在1016at/cm3的量级，其厚度包括在5μm至15μm之间，并形成主体55的第一表面55A。
漂移区59的厚度可以在设计阶段基于JBS二极管50的具体应用来选择，例如根据要施加到JBS二极管50的最大工作电压来选择。
导电材料(例如镍或硅化镍)的阴极金属化区54在主体55的第二表面55B上延伸并且形成JBS二极管50的阴极K。
JBS二极管50还包括容纳在漂移区59中的多个注入区62。
注入区62为P型，其掺杂水平高于漂移区59的掺杂水平，每个注入区62从主体55的第一表面55A沿第一轴Z在漂移区59内延伸一定深度，该深度小于漂移区59的深度，并且每个注入区62沿笛卡尔参考系XYZ的第二轴Y具有一宽度，该宽度包括在例如1μm至6μm之间。
此外，注入区62沿第二轴Y彼此间隔距离SY布置，该距离例如包括在2μm和5μm之间。
在俯视图中(此处未示出)，注入区62可以具有沿笛卡尔参考系XYZ的第三轴X纵向延伸的条带形状，或者可以具有任何其他形状；例如，它们可以形成规则或不规则的几何图形，诸如正方形、矩形、六边形或圆形。因此，图2A中所示的注入区62可以是具有更复杂的形状的单个区域的部分，这些注入区62在所示的横截面中作为分离的区域可见。
注入区62和漂移区59之间的界面形成PN结，每个PN结形成相应的PN二极管53。
JBS二极管50还可以包括多个导电材料的欧姆接触区63，每个欧姆接触区在相应的注入区62上延伸并且其形状近似对应于注入区62的形状。每个欧姆接触区63与相应的注入区62直接电接触、并沿着第二轴Y延伸一宽度，该宽度小于或等于相应的注入区62的宽度。
具体地，在该实施例中，欧姆接触区63由硅化镍制成，每个欧姆接触区63部分地在相应的注入区62内延伸，并且其宽度小于相应的注入区62的宽度。
JBS二极管50还包括多个阳极金属化区，每一种肖特基二极管(如下面详细描述的)一个阳极金属化区，阳极金属化区在主体55的第一表面55A上延伸。在该实施例中，JBS二极管50包括第一阳极金属化区65和第二阳极金属化区66。
第一阳极金属化区65的形状也大致对应于各个注入区62的形状，但第一阳极金属化区65具有更大的宽度，如下文详细描述的；此外，如上对于注入区62所解释的，它们可以构成具有更复杂形状的第一单个阳极金属化区65的部分。这些第一阳极金属化区65在任何情况下都是电并联的，因此它们可以被认为是单个区域。
第一阳极金属化区65由例如钼的第一金属材料制成，并且每个第一阳极金属化区65包括至少一个第一部分65A(图2B)，该第一部分65A在漂移区59的相应的第一部分59A上延伸并与相应的第一部分59A直接电接触，该第一部分59A在注入区62的一侧与相应的注入区62邻接的位置。在该实施例中，第一阳极金属化区65各自还包括相应的第二部分65B，第二部分65B在相应的注入区62和相应的欧姆接触区63上延伸并与它们直接电接触。
第一阳极金属化区65的第一部分65A各自具有宽度W1，并且与相邻的第一阳极金属化区65的第一部分65A以距离W2布置。
第一阳极金属化区65的第一部分65A各自与漂移区59的相应第一部分59A形成肖特基结，该肖特基结构成相应的第一类型肖特基二极管51(图2A)。第一类型肖特基二极管51的结各自具有相应的肖特基势垒，该肖特基势垒在平衡时具有高度Φ1,例如约0.9eV，该肖特基势垒确定相应的第一类型肖特基二极管51的第一导通阈值电压。
第二阳极金属化区66由第二金属材料(例如钛或镍)制成，并在主体55的第一表面55A上并且在第一阳极金属化区65上延伸。因此(图2B)，第二金属化区66的部分66A与漂移区59的第二部分59B直接电接触(肖特基接触)，电接触的宽度等于相邻的第一阳极金属化区65的两个第一部分65A之间的距离W2。
换言之，相对于第一部分59A，第二部分59B被布置成与相应的相同注入区62具有更大的距离。
因此，第二金属化区66的部分66A与漂移区59的第二部分59B形成肖特基结，该肖特基结构成相应的第二类型肖特基二极管52(图2A)。第二类型肖特基二极管52的结各自具有相应的肖特基势垒，该肖特基势垒在平衡时具有大于势垒高度Φ1的高度Φ2，例如1.2eV，这确定了相应的第二类型肖特基二极管52的第二导通阈值电压高于第一导通阈值电压。
第一阳极金属化区65和第二阳极金属化区66进一步形成JBS二极管50的阳极A。
在使用时，在正向偏置(施加到阳极A的电压高于施加到JBS二极管50的阴极K的电压)中，低电压使得高工作电流(例如值为10A)从JBS二极管50的阳极A流向阴极K。
事实上，由于第一导通阈值电压低于第二导通阈值电压，所以第一类型肖特基二极管51能够使电流在与第二类型肖特基二极管52相比更低的正向电压下流动。
因此，作为一个整体，JBS二极管50具有比图1所示的JBS二极管1更低的导通阈值，如申请人执行的图3所示的模拟中所示，在该模拟中，参考一基本单元，实线曲线表示作为JBS二极管50的电压V的函数的电流I的曲线图，并且虚线表示对于已知的JBS二极管1的相同曲线图。如可以注意到的，鉴于施加在阳极A和阴极K之间的较低正向偏置电压，利用JBS二极管50可以获得相同电流的流动。
因此，JBS二极管50在正向偏置时具有低功耗。
在反向偏置中，阳极A和阴极K之间的高电压(例如包括在600V和1300V之间)可以施加到JBS二极管50。
在反向偏置中，注入区62和漂移区59之间的界面各自形成相应的耗尽区，耗尽区具有低浓度的电荷载流子，这局部降低由高电压产生的电场，特别是在主体55的第一表面55A附近。
事实上，在本实施例中，耗尽区主要在漂移区59中延伸，因为漂移区59的掺杂水平低于注入区62的掺杂水平。
特别地，与漂移区59的第二部分59B相比，漂移区59的第一部分59A各自从相应的PN结延伸较小的距离。
因此，第一部分59A更多地受相应的耗尽区的影响。因此，在主体55的第一表面55A附近，第一部分59A局部经受的平均电场低于漂移区59的第二部分59B的平均电场。
换言之，在主体55的第一表面55A附近的漂移区59中的电场，在漂移区59的第一部分59A与注入区62之间的界面处具有最小值，并且在沿着第二轴Y远离注入区62移动时增加，直到在漂移区59的第二部分59B的中心处(即距注入区62的最大距离处)具有最大值。
上述电行为在申请人执行的图4的模拟中示出，该模拟示出了沿着图2B的线80的电场E的行为，该线80在平行于第一表面55A的方向上从注入区62与漂移区59的第一部分59A之间的界面延伸到漂移区59的第二部分59B的中心点。
第一类型肖特基二极管51在漂移区59的第一部分59A中延伸，并因此经受低的平均电场。
因此，考虑到在反向偏置中施加的高电压，第一类型肖特基二极管51可以保证低的漏电流。
第二类型肖特基二极管52在漂移区59的第二部分59B处延伸，并因此经受高的平均电场。
然而，第二类型肖特基二极管52的势垒高度Φ2大于势垒高度Φ1，因此即使在存在较高电场的情况下也可以保证低的漏电流。
因此，作为一个整体，JBS二极管50能够在反向偏置时获得低漏电流。
在设计阶段，通过保持两个相邻的注入区62之间的距离SY恒定，可以基于特定应用所需的JBS二极管50的特性来调谐宽度W1和距离W2。例如，如果优选获得低正向偏置电压，则宽度W1可以增大并且距离W2可以减小。另一方面，如果优选在反向偏置中获得低漏电流，则宽度W1可以减小并且距离W2可以增大。
此外，JBS二极管50可以被设计成使得两个相邻的注入区62之间的距离SY大，例如大到使得两个相邻的PN二极管53的耗尽区处于几乎不重叠的状态。
与距离SY较小的情况相比，两个相邻的耗尽区62处于几乎不重叠的状态的事实导致漂移区59的第二部分59B中的平均电场较高。然而，第二类型肖特基二极管52的更大的势垒高度使得能够补偿这种更大的平均电场，并因此保证低漏电流。此外，更大的距离SY使得JBS二极管50在正向偏置中对阳极和阴极之间流动的电流具有更低的电阻，并因此具有更低的功耗。
事实上，当距离SY大时，可用于电流流动的第一类型肖特基二极管51和第二类型肖特基二极管52的面积大于距离SY较小时的面积，该面积还分别取决于宽度W1和距离W2。因此，作为一个整体，JBS二极管50可以具有可用于电流通过的更大面积，并且因此在正向偏置中具有更低的电阻。
换言之，JBS二极管50能够提供正向偏置中的低功耗和反向偏置中的低漏电流两者。
图5示出了根据另一实施例的JBS二极管100。
JBS二极管100具有类似于JBS二极管50的结构，并因此共同的元件由相同的附图标记表示。
具体地，JBS二极管100包括第一类型肖特基二极管101和第二类型肖特基二极管102、以及PN二极管53，并且形成在主体55中。这里，主体55还包括衬底57、漂移区59、注入区62以及欧姆接触区63。此外，阴极金属化区54在主体55的第二表面55B上延伸。
JBS二极管100还包括多个N型注入阳极区105，该注入阳极区105与每个注入区62并排从主体55的第一表面55A延伸到漂移区59中。注入阳极区105的掺杂水平高于漂移区59的掺杂水平；例如，注入阳极区105具有高于1·1017at/cm3的掺杂原子浓度和较小的深度，例如深度包括在10nm到100nm之间。
具体地，注入阳极区105各自在漂移区59中延伸、与相应的注入区62邻接、各自具有宽度W1、并且被布置成与相应的相邻的注入阳极区105的距离为W2，如前面参考JBS二极管50针对第一阳极金属化区65的第一部分65A所解释的那样。
因此，注入阳极区105构成与JBS二极管50的第一部分59A类似的漂移区59的表面部分，并且具有比第一部分59A更高的掺杂水平。
例如钼、钛或镍的阳极金属化区115在主体55的第一表面55A上和欧姆接触区63上延伸。
与注入阳极区105直接电接触(肖特基接触)的阳极金属化区115的第一部分115A各自形成相应的第一类型肖特基二极管101；每个第一类型肖特基二极管101在平衡时具有高度为Φ1的肖特基势垒。
与漂移区59的第二部分59B直接电接触的阳极金属化区115的第二部分115B的宽度等于两个相邻的注入阳极区105之间的距离W2，第二部分115B各自形成相应的第二类型肖特基二极管102；每个第二类型肖特基二极管102在平衡时具有高度为Φ2的肖特基势垒，该高度Φ2大于第一类型肖特基二极管101的高度。
在本实施例中，肖特基二极管101与第二类型肖特基二极管102之间的势垒高度差取决于注入阳极区105的掺杂水平与漂移区59的掺杂水平之间的差异。这种差异可以在设计阶段根据具体应用进行调节。
如先前参考JBS二极管50所解释的，与第二类型肖特基二极管102的肖特基结相比，第一类型肖特基二极管101的肖特基结具有更小的势垒高度，并且经受更低的电场。
因此，作为一个整体，JBS二极管100具有低功耗、低漏电流以及对不同工作条件的高适应性。
图6示出了本JBS二极管的另一实施例，本文中称为JBS二极管200。
JBS二极管200具有类似于JBS二极管50、100的总体结构，使得共同的元件由相同的附图标记表示。
具体地，JBS二极管200包括第一类型肖特基二极管201和第二类型肖特基二极管202、以及PN二极管53，并且JBS二极管200形成在包括衬底57的主体55中。这里，该衬底还包括漂移区59、注入区62、欧姆接触区63以及注入阳极区105。此外，阴极金属化区54在主体55的第二表面55B上延伸。
此外，JBS二极管200包括在主体55的第一表面55A上延伸的第一阳极金属化区215和第二阳极金属化区216。
第一阳极金属化区215具有类似于参考图2A、图2B的JBS二极管50描述的第一阳极金属化区65的形状，并且也是第一金属材料，例如钼。
特别地，第一阳极金属化区215各自包括多个部分，这些部分包括至少一个第一部分215A，第一部分215A具有宽度W1、并且布置在相应的注入阳极区105的顶部上并与相应的注入阳极区105直接电接触(肖特基接触)。在该实施例中，每个第一阳极金属化区215还包括第二部分215B，第二部分215B在相应的注入区62和相应的欧姆接触区63上延伸并与它们直接电接触。
与相应的注入阳极区105肖特基接触的第一阳极金属化区215的第一部分215A形成第一类型肖特基二极管201，每个肖特基二极管201具有肖特基结，该肖特基结在平衡时具有高度为Φ1的肖特基势垒。
第二阳极金属化区216是第二金属材料，例如钛或镍，并且在主体55的第一表面55A和第一阳极金属化区215上延伸。
因此，第二阳极金属化区216的部分216A与布置在两个相邻的注入阳极区105之间的漂移区59的第二部分59B直接电接触(肖特基接触)，部分216A因此具有等于距离W2的宽度。第二阳极金属化区216的部分216A与漂移区59的第二部分59B形成第二类型肖特基二极管202，每个第二类型肖特基二极管202具有肖特基结，该肖特基结在平衡时具有比第一类型肖特基二极管201的高度为Φ1的势垒高的高度为Φ2的势垒。
在本实施例中，第一类型肖特基二极管201和第二类型肖特基二极管202的势垒高度可以通过修改注入阳极区105和漂移区59的掺杂水平之间的差异、并且通过修改由第一金属材料和第二金属材料引起的势垒高度的差异来调节，第一金属材料和第二金属材料分别形成第一阳极金属化区215和第二阳极金属化区216。
因此，JBS二极管200具有与先前关于JBS二极管50、100所解释的优点相似的优点，并且对不同的工作条件具有更大的适应性，这些工作条件可以在设计阶段进行调节。
图7示出了本JBS二极管的另一实施例，其在本文中称为JBS二极管250。JBS二极管250具有与JBS二极管200的结构类似的结构，因此共同的元件由相同的附图标记表示。
JBS二极管250包括与PN二极管53并联布置的第一类型肖特基二极管251、第二类型肖特基二极管252和第三类型肖特基二极管253。
具体地，在本实施例中，第一阳极金属化区265的部分265A(类似于JBS二极管200的第一阳极金属化区215的第一部分215A)各自在与相应注入区62邻接的相应注入阳极区105的第一部分105A上延伸，延伸的宽度小于注入阳极区105的宽度W1。
第二阳极金属化区266(其类似于JBS二极管200的第二阳极金属化区216)在主体55的第一表面55A上延伸。
具体地，第二阳极金属化区266的第一部分266A与漂移区59的第二部分59B直接电接触(肖特基接触)，并且第二阳极金属化区266的第二部分266B与注入阳极区105的第二部分105B直接电接触(肖特基接触)，该第二部分105B邻接于第一部分105A。
因此，注入阳极区105的第二部分105B各自布置在注入阳极区105的相应第一部分105A与漂移区59的相应第二部分59B之间。
此外，注入阳极区105的每个第二部分105B与相同的相应注入区62的距离大于相应的第一部分105A与该相同的相应注入区62的距离，并且与该相同的相应注入区62的距离小于相应的第二部分59B与该相同的相应注入区62的距离。
换言之，与注入阳极区105的第一部分105A直接电接触的第一阳极金属化区265的第一部分265A形成肖特基结并形成第一类型肖特基二极管251，该肖特基结在平衡时具有高度为Φ1的势垒。
与漂移区59的第二部分59B直接电接触的第二阳极金属化区266的第一部分266A形成肖特基结并形成第二类型肖特基二极管252，该肖特基结在平衡时具有大于高度Φ1的高度为Φ2的势垒。
与注入阳极区105的第二部分105B直接电接触的第二阳极金属化区266的第二部分266B形成肖特基结并形成第三类型肖特基二极管253，该肖特基结在平衡时具有大于高度Φ1且小于高度Φ2的高度为Φ3的势垒。
因此，第三类型肖特基二极管253具有低于第二类型肖特基二极管252的导通阈值电压。因此，作为一个整体，JBS二极管250具有低导通阈值和随之而来的低功耗。
此外，第三类型肖特基二极管253被布置在注入阳极区105的第二部分105B处，该第二部分105B被布置成与相邻注入区62的距离小于第二部分59B与相同的该相邻注入区62的距离，在反向偏置时，第三类型肖特基二极管253经受比漂移区59的第二部分59B更低的平均电场。
因此，作为一个整体，第一类型肖特基二极管251、第二类型肖特基二极管252和第三类型肖特基二极管253还可以保证JBS二极管250的低漏电流。
下文中描述制造JBS二极管50、100、200、250的步骤。
JBS二极管50可以由如图8中的横截面所示的碳化硅(SiC)晶片300制造，该晶片300具有第一表面300A和第二表面300B并且已经历了第一已知的处理步骤。
具体地，在图8中，晶片300已经被处理以形成主体55(其第一55A和第二表面55B分别对应于晶片300的第一表面300A和第二表面300B)，该主体55包括衬底57、漂移区59、注入区62和欧姆接触区63。
接下来，在图9中，经由已知的光刻步骤，在晶片300的第一表面300A上沉积第一金属材料(例如钼)的第一金属化层305、并进行图案化(图10)，以形成第一阳极金属化区65。
接下来，在图11中，在晶片300的第一表面300A上沉积第二金属材料(例如钛或镍)的第二金属化层306，以形成第二阳极金属化区66。
接着进行已知的处理步骤，例如将衬底57变薄、在晶片300的第二表面300B上形成阴极金属化区、切割晶片300以及封装，以获得JBS二极管50。
JBS二极管100可以由图12所示的碳化硅晶片400制造。晶片400类似于图8所示的晶片300；因此，相似的元件用相同的附图标记表示。
具体地，具有第一表面400A和第二表面400B的晶片400已经被处理以形成衬底57、漂移区59和注入区62。
接下来，在图13中，在晶片400的第一表面400A上设置包括多个窗口402的硬掩模401。窗口402布置在注入区62的上方以及在与相应注入区62邻接的漂移区的部分的上方，在漂移区的该部分处意图形成注入阳极区105。
窗口402用于注入离子，如箭头405示意性表示的，并在此形成意图形成注入阳极区105的N型掺杂区410。
离子可以以例如包括在1011至1013at/cm2之间、特别是1012at/cm2的剂量被注入。事实上，该剂量足以增加漂移区59的各个部分的掺杂水平，而不会危及注入区62的掺杂。
可替代地，硬掩模401可以包括也在注入区62上延伸的部分(未示出)，使得窗口402仅布置在漂移区59中意图形成注入阳极区105的部分的上方。
以未示出但已知的方式，硬掩模401然后被移除，并且晶片400在例如高于1500℃的温度下经受退火以激活掺杂区410，从而形成注入阳极区105(图14)。
随后，在图14中，以公知的方式形成欧姆接触区63，并且在晶片400的第一表面400A上沉积第二金属材料(例如钛或镍)的第一金属化层406，以形成第二阳极金属化区115。
接着进行已知的处理步骤，诸如将衬底57变薄、在晶片400的第二表面400B上形成阴极金属化区、对晶片400进行划片以及封装，以获得JBS二极管100。
本领域技术人员将清楚，可以通过类似于已经参考图9-图14描述的关于JBS二极管50、100的步骤从图12的晶片400获得JBS二极管200、250，因此将不再示出。
最后，很清楚，可以对本文描述和示出的宽带隙半导体电子器件和对应的制造方法进行修改和变化，而不因此偏离所附权利要求中限定的本公开的范围。
例如，导电类型P和N可以反转，并且上述描述也可以应用于MPS(“合并PiN肖特基”)二极管。
一种垂直导电电子功率器件(50；100；200；250)可以概括为包括：
宽带隙半导体的主体(55)，具有第一导电类型和表面(55A)，该主体包括漂移区(59)和由该表面限定的多个表面部分(59A、59B、105、105A、105B)；
多个第二导电类型的第一注入区(62)，从该表面延伸到漂移区中；
多个金属部分(65A、66A；115A、115B；215A、216A；265A、266A、266B)，布置在该表面(55A)上，每个金属部分与多个表面部分中的相应表面部分肖特基接触以形成多个肖特基二极管(51、52；101、102；201、202；251、252、253)，多个肖特基二极管包括第一肖特基二极管和第二肖特基二极管，
其中，第一肖特基二极管在平衡时具有高度与第二肖特基二极管不同的肖特基势垒。
第一肖特基二极管(51；101；201；251)可以包括多个金属部分中的第一金属部分(65A；115A；215A；265A)和多个表面部分中的第一表面部分(59A；105；105A)，第一金属部分与第一表面部分肖特基接触并在平衡时形成具有第一高度(Φ1)的肖特基势垒；其中，第二肖特基二极管(52；102；202；252)可以包括多个金属部分中的第二金属部分(66A；115B；216A；266A)和多个表面部分中的第二表面部分(59B)，第二金属部分与第二表面部分肖特基接触并在平衡时形成第二高度(Φ2)的肖特基势垒，第一高度小于第二高度。
第一表面部分(59A；105；105A)可以各自布置在距相应的第一注入区(62)第一距离处；第二表面部分(59B)可以各自布置在距相同的相应第一注入区第二距离处，第一距离小于第二距离。
第一金属部分(65A；115A；215A；265A)可以是第一金属材料，并且第二金属部分(66A；115B；216A；266A)可以是第二金属材料；
漂移区以及第一和第二表面部分可以具有第一导电类型；并且
第一金属材料可以不同于第二金属材料，和/或第一表面部分和第二表面部分可以具有不同的掺杂水平。
漂移区以及第一和第二表面部分可以具有相同的掺杂水平，并且第一金属材料可以不同于第二金属材料。
第一表面部分可以具有第一掺杂水平，并且第二表面部分可以具有低于第一掺杂水平的第二掺杂水平，并且第一金属材料可以不同于第二金属材料。
每个第一表面部分可以邻接于相应的第一注入区、并且可以布置在相应的第一注入区和相应的第二表面部分之间，电子器件还可以包括多个第一金属区(65；215)和一第二金属区(66；216)，每个第一金属区包括欧姆接触部分(65B；215B)和肖特基接触部分(65A；215A)，欧姆接触部分覆盖相应的第一注入区，肖特基接触部分形成与相应的第一表面部分(59A)接触的相应第一金属部分，并且第二金属区在第一金属区上延伸并形成与第二表面部分(59B)接触的第二金属部分。
电子器件还可以包括第三肖特基二极管(253)，第三肖特基二极管包括多个金属部分中的第三金属部分(266B)和多个表面部分中的第三表面部分(105B)，第三金属部分与第三表面部分(105B)肖特基接触，并且在平衡时形成具有第三高度(Φ3)的肖特基势垒；第三表面部分具有第一掺杂水平，并且各自被布置在相应的第一表面部分(105A)与相应的第二表面部分(59B)之间，并且第三高度(Φ3)大于第一高度(Φ1)且小于第二高度(Φ2)。
每个第一表面部分可以邻接于相应的第一注入区，该电子器件还可以包括多个第一金属区(265)和一第二金属区(266)，每个第一金属区包括欧姆接触部分(265B)和肖特基接触部分(265A)，欧姆接触部分覆盖相应的第一注入区，肖特基接触部分形成与相应的第一表面部分接触的相应第一金属部分，并且第二金属区在第一金属区上延伸并形成与第二表面部分(59B)接触的第二金属部分(266A)和与第三表面部分(105B)接触的第三金属部分(266B)。
第一表面部分(105)可以具有第一掺杂水平，并且第二表面部分(59B)可以具有低于第一掺杂水平的第二掺杂水平，并且第一金属材料可以与第二金属材料相同。
每个第一表面部分可以邻接于相应的第一注入区(62)，并且可以布置在相应的第一注入区和相应的第二表面部分之间；第一表面部分可以由第二注入区(105)形成；并且第一和第二金属部分(115A、115B)可以形成在第二注入区和第二表面部分上延伸并与第二注入区和第二表面部分直接电接触的单个金属区(115)。
该电子器件还可以包括多个导电区(63)，每个导电区与相应的注入区(62)和相应的金属部分欧姆接触。
一种用于从宽带隙半导体的晶片(300；400)制造垂直导电电子功率器件的方法，该晶片具有第一导电类型和表面(300A；400A)，该晶片包括漂移区(59)和多个第一注入区(62)，多个第一注入区具有第二导电类型并从该表面在漂移区中延伸，该方法可以概括为包括：
在该表面上形成多个金属部分(65A、66A；115A、115B；215A、216A；265A、266A、266B)，每个金属部分在漂移区的多个表面部分(59A、59B；105)处与漂移区肖特基接触，每个表面部分由该表面限定，以形成包括第一肖特基二极管和第二肖特基二极管的多个肖特基二极管(51、52；101、102；201、202；251、252、253)，
其中，第一肖特基二极管在平衡时具有高度不同于第二肖特基二极管的肖特基势垒。
形成多个金属部分可以包括沉积金属材料层(406)，并且该方法还可以包括以下步骤：
在表面部分处引入第一导电类型的掺杂剂物质。
形成多个金属部分可以包括：
沉积第一金属材料的第一层(305)；
使该第一层图案化以形成与多个表面部分中的第一表面部分(59A；105；105A)肖特基接触的第一金属部分(65A；115A；215A；265A)；并且
沉积第二金属材料的第二层(306)。
漂移区可以具有第一导电类型和第一掺杂水平，并且该方法还可以包括：
在漂移区中在围绕注入区(62)的表面区域中选择性地注入第一导电类型的离子，以形成各自具有高于第一掺杂水平的第二掺杂水平的掺杂区(410)。
以上描述的各种实施例可以组合以提供进一步的实施例。在本说明书中提到和/或在申请数据表中列出的所有美国专利、美国专利申请出版物、美国专利申请、外国专利、外国专利申请以及非专利出版物，的全部内容通过引用结合于此。如果需要的话，可以修改实施例的各方面，以采用各种专利、申请和出版物的概念来提供进一步的实施例。
可以根据上述详细描述对实施例进行这些和其他改变。通常，在所附权利要求中，所使用的术语不应被解释为将权利要求限制到说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能的实施例以及这些权利要求有权享有的等效物的全部范围。因此，权利要求不受本公开的限制。

Claims (14)

1.一种垂直导电电子功率器件，其特征在于，包括：
宽带隙半导体的主体，具有第一导电类型和表面，所述主体包括：
漂移区；和
多个第一金属阳极区，在所述表面上；
第二金属阳极区，在所述第一金属阳极区上并且在所述表面上；
多个第二导电类型的第一注入区，从所述表面延伸到所述漂移区中；以及
多个第一肖特基二极管，每个第一肖特基二极管在平衡时、在所述漂移区的所述表面与所述多个第一金属阳极区之间的多个第一界面处，具有第一肖特基势垒高度；以及
多个第二肖特基二极管，每个第二肖特基二极管在平衡时具有第二肖特基势垒高度，所述第二肖特基势垒高度与所述第一肖特基势垒高度不同，所述多个第二肖特基二极管位于所述漂移区的所述表面与所述第二金属阳极区之间的多个第二界面处。
2.根据权利要求1所述的电子功率器件，其特征在于，所述第一肖特基势垒高度小于所述第二肖特基势垒高度。
3.根据权利要求1所述的电子功率器件，其特征在于，所述第一肖特基二极管中的第一个第一肖特基二极管位于距所述第一注入区中的第一个第一注入区第一距离处，所述第二肖特基二极管中的第一个第二肖特基二极管位于距所述第一注入区中的所述第一个第一注入区第二距离处，所述第一距离小于所述第二距离。
4.根据权利要求2所述的电子功率器件，其特征在于：
所述第一金属阳极是与所述第二金属阳极不同的材料。
5.根据权利要求4所述的电子功率器件，其特征在于，所述第一导电类型不同于所述第二导电类型。
6.根据权利要求1所述的电子功率器件，其特征在于，还包括多个欧姆接触，每个欧姆接触位于所述多个第一注入区中的一个第一注入区内。
7.根据权利要求6所述的电子功率器件，其特征在于，所述多个第一金属阳极区中的每一个第一金属阳极区位于所述多个欧姆接触中的一个欧姆接触上。
8.根据权利要求7所述的电子功率器件，其特征在于，还包括多个第三肖特基二极管，所述第三肖特基二极管位于相邻的所述多个第一肖特基二极管中的第一肖特基二极管与所述多个第二肖特基二极管中的第二肖特基二极管之间，所述多个第三肖特基二极管在平衡时各自具有第三肖特基势垒高度，所述第三肖特基势垒高度大于所述第一肖特基势垒高度并且小于所述第二肖特基势垒高度。
9.一种电子器件，其特征在于，包括：
第一导电类型的漂移区，所述漂移区具有表面；
第二导电类型的第一注入区，在所述漂移区中；
在所述第一注入区与所述漂移区之间的第一界面；
第一金属阳极，在所述第一注入区上；
第二金属阳极，在所述第一金属阳极上并且在所述表面上；
在所述第二金属阳极与所述第一金属阳极之间的第二界面，所述第二界面沿第一方向与所述第一界面间隔开。
10.根据权利要求9所述的电子器件，其特征在于，还包括：
所述第二导电类型的第二注入区，位于所述漂移区中，与所述第一注入区间隔开；
第三界面，在所述第二注入区与所述漂移区之间；
第三金属阳极，在所述第二注入区上，所述第二金属阳极在所述第三金属阳极上，所述第二界面位于所述第一界面与所述第三界面之间。
11.根据权利要求10所述的电子器件，其特征在于，还包括：
第四界面，在所述第一金属阳极与所述漂移区之间；
第一二极管，在所述第四界面处；
第二二极管，在所述第一界面处。
12.根据权利要求11所述的电子器件，其特征在于，还包括：
第五界面，在所述第二金属阳极与所述表面中在所述第一金属阳极和所述第三金属阳极之间的部分之间；以及
第三二极管，在所述第五界面处。
13.根据权利要求9所述的电子器件，其特征在于，还包括：
所述第二导电类型的第二注入区，位于所述漂移区中，所述第二注入区与所述第一注入区间隔第一距离；
第三金属阳极，在所述第二注入区上，所述第三金属阳极与所述第一金属阳极间隔第二距离，所述第二距离小于所述第一距离，所述第二金属阳极在所述表面上并且在所述第一金属阳极和第三金属阳极之间。
14.根据权利要求13所述的电子器件，其特征在于，还包括：
第一类型肖特基二极管中的第一个第一类型肖特基二极管，在所述第一金属阳极与所述表面之间；
所述第一类型肖特基二极管中的第二个第一类型肖特基二极管，在所述第三金属阳极与所述表面之间；
第二类型肖特基二极管，在所述第二金属阳极与所述表面之间；
第一PN二极管，在所述第一注入区与所述漂移区之间；以及
第二PN二极管，在所述第二注入区与所述漂移区之间。
CN202121593333.1U 2020-07-15 2021-07-14 垂直导电电子功率器件及电子器件 Active CN216413089U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102020000017221 2020-07-15
IT102020000017221A IT202000017221A1 (it) 2020-07-15 2020-07-15 Dispositivo elettronico a semiconduttore ad ampia banda proibita comprendente un diodo jbs avente migliorate caratteristiche elettriche e relativo procedimento di fabbricazione
US17/370,886 2021-07-08
US17/370,886 US11949025B2 (en) 2020-07-15 2021-07-08 Wide band gap semiconductor electronic device having a junction-barrier Schottky diode

Publications (1)

Publication Number Publication Date
CN216413089U true CN216413089U (zh) 2022-04-29

Family

ID=72473925

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110793154.0A Pending CN113948584A (zh) 2020-07-15 2021-07-14 具有结势垒肖特基二极管的宽带隙半导体电子器件
CN202121593333.1U Active CN216413089U (zh) 2020-07-15 2021-07-14 垂直导电电子功率器件及电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110793154.0A Pending CN113948584A (zh) 2020-07-15 2021-07-14 具有结势垒肖特基二极管的宽带隙半导体电子器件

Country Status (5)

Country Link
US (1) US11949025B2 (zh)
EP (1) EP3940792A1 (zh)
JP (1) JP2022019598A (zh)
CN (2) CN113948584A (zh)
IT (1) IT202000017221A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230395730A1 (en) * 2022-06-07 2023-12-07 Semiconductor Components Industries, Llc Diodes including multiple schottky contacts
US20240014328A1 (en) * 2022-07-11 2024-01-11 Semiconductor Components Industries, Llc Diodes with schottky contact including localized surface regions

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2151844A (en) * 1983-12-20 1985-07-24 Philips Electronic Associated Semiconductor devices
JP2000196107A (ja) * 1998-12-25 2000-07-14 Fuji Electric Co Ltd ショットキ―バリアダイオ―ド
US6562706B1 (en) * 2001-12-03 2003-05-13 Industrial Technology Research Institute Structure and manufacturing method of SiC dual metal trench Schottky diode
DE102007009227B4 (de) * 2007-02-26 2009-01-02 Infineon Technologies Ag Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
JP5175872B2 (ja) * 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
US8847238B2 (en) * 2012-11-09 2014-09-30 Panasonic Corporation Semiconductor device which can withstand high voltage or high current and method for fabricating the same
US10629723B2 (en) * 2012-12-28 2020-04-21 Texas Instruments Incorporated Schottky power MOSFET
DE102013019851B4 (de) * 2013-11-26 2015-10-22 Infineon Technologies Ag Schottky-Diode mit reduzierter Flussspannung
CN105206681B (zh) * 2014-06-20 2020-12-08 意法半导体股份有限公司 宽带隙高密度半导体开关器件及其制造方法
DE102015121566B4 (de) * 2015-12-10 2021-12-09 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
US11658241B2 (en) * 2018-12-31 2023-05-23 Texas Instruments Incorporated Vertical trench gate MOSFET with integrated Schottky diode

Also Published As

Publication number Publication date
CN113948584A (zh) 2022-01-18
US20220020884A1 (en) 2022-01-20
EP3940792A1 (en) 2022-01-19
JP2022019598A (ja) 2022-01-27
US11949025B2 (en) 2024-04-02
IT202000017221A1 (it) 2022-01-15

Similar Documents

Publication Publication Date Title
US6104043A (en) Schottky diode of SiC and a method for production thereof
US7851881B1 (en) Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US7605441B2 (en) Semiconductor device
US11081598B2 (en) Trench MOS Schottky diode
US10121909B2 (en) Power semiconductor rectifier with controllable on-state voltage
US11222973B2 (en) Semiconductor device
CN216413089U (zh) 垂直导电电子功率器件及电子器件
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
EP3117463A1 (en) Igbt structure for wide band-gap semiconductor materials
US10529867B1 (en) Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability
US6670688B2 (en) Semiconductor device including at least one schottky metal layer surrounding PN junction
US20210098579A1 (en) Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers
CN212365972U (zh) 融合pn肖特基二极管
JP3817915B2 (ja) ショットキーダイオード及びその製造方法
CN217239472U (zh) 垂直传导电子器件
US20190074386A1 (en) Semiconductor device
JP3879697B2 (ja) 半導体装置
US11769841B2 (en) Junction barrier Schottky diode device and method for fabricating the same
CN217239469U (zh) 碳化硅垂直传导mosfet器件
US20230317861A1 (en) MERGED PiN SCHOTTKY (MPS) DIODE AND METHOD OF MANUFACTURING THE SAME
US20230326974A1 (en) Semiconductor diode and manufacturing method
CN113990955A (zh) 具有减小的电压降的碳化硅二极管以及其制造方法
WO2012054032A1 (en) Embedded wells merged pn/schottky diode

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant