CN217239472U - 垂直传导电子器件 - Google Patents

垂直传导电子器件 Download PDF

Info

Publication number
CN217239472U
CN217239472U CN202220251654.1U CN202220251654U CN217239472U CN 217239472 U CN217239472 U CN 217239472U CN 202220251654 U CN202220251654 U CN 202220251654U CN 217239472 U CN217239472 U CN 217239472U
Authority
CN
China
Prior art keywords
region
shallow
deep
implant
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220251654.1U
Other languages
English (en)
Inventor
S·拉斯库纳
G·贝洛基
E·扎内蒂
M·G·萨吉奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN217239472U publication Critical patent/CN217239472U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本公开涉及包括垂直传导电子设备器件。垂直传导电子器件由宽带隙半导体材料的本体形成，该本体具有第一导电类型和表面，该表面限定第一方向和第二方向。该本体具有漂移区。该电子器件包括具有第二导电类型的多个浅注入区，从该表面延伸到该漂移区中，并且在该漂移区中、在多个浅注入区之间界定面向该表面的至少一个浅表部分。至少一个深注入区具有第二导电类型，并且在该漂移区中从该本体的该表面延伸一距离。金属区在该本体的表面上延伸，与该漂移区的该浅表部分肖特基接触。

Description

垂直传导电子器件
技术领域
本公开涉及一种垂直传导电子器件。特别地，下面将引入宽带隙半导体电子器件。
背景技术
众所周知，具有宽带隙(例如大于1.1eV)、低导通状态电阻、高热导率、高操作频率和高电荷载流子饱和速度的半导体材料(诸如碳化硅(SiC)和氮化镓)允许获得电子器件，例如二极管和晶体管，与硅电子器件相比，具有改进的性能，特别是对于电力应用，例如在介于600V到1300V之间的电压下或在特定的操作条件(诸如高温)下操作。
特别地，众所周知，这种电子器件是从碳化硅多型(例如3C-SiC、4H-SiC和6H-SiC)中的一个多型的碳化硅晶圆中获得的，这些多型由上述特性区分。
例如，图1在笛卡尔参考系统XYZ中示出了已知的碳化硅JBS二极管1，该笛卡尔参考系统XYZ包括第一轴线X、第二轴线Y和第三轴线Z。
JBS二极管1通常由多个基本单元(只示出了一个)形成，这些基本单元彼此相等并且被平行布置在同一裸片中；每个基本单元包括肖特基二极管2和成对PN二极管3，相互并联连接。
JBS二极管1形成在碳化硅(SiC)本体5中，该本体5由第一表面5A和第二表面5B界定，并且包括衬底7和漂移区9，覆盖衬底7，例如在其上外延生长。
衬底7为N型，并且形成本体5的第二表面5B。
漂移区9为N型，其掺杂水平低于衬底7的掺杂水平，并且形成本体5的第一表面5A。
导电材料(例如镍或硅化镍)的阴极金属化区10在本体5的第二表面5B上延伸，并且形成JBS二极管1的阴极K。
JBS二极管1还包括多个势垒区12，其中两个势垒区12在图1中可见，大体上被容纳在漂移区9中。
势垒区12沿第二轴线Y被相互间隔开，并且各自由相应P型注入区13形成，该相应P型注入区13从本体5的第一表面5A延伸到漂移区9中。此外，势垒区12沿第一轴线X延伸，例如呈条状。
势垒区12各自还包括导电材料(例如硅化镍)的相应欧姆接触区14，该欧姆接触区14在相应的注入区13上延伸，部分在其内部，并且在图1的剖视图中，沿第二轴线Y具有一延伸，该延伸小于相应注入区13的延伸。
注入区13和漂移区9之间的接口各自形成PN二极管3。
JBS二极管1还包括金属材料(诸如钽、镍或钼)的阳极金属化区18，在本体5的第一表面5A上延伸，形成JBS二极管1的阳极A。
阳极金属化区18在注入区13旁侧与漂移区9直接电接触的部分形成肖特基结(即半导体-金属结)，这些结各自构成相应的肖特基二极管2。
肖特基结各自具有相应势垒，相应势垒在平衡时具有高度Φ0，这决定了相应的肖特基二极管2的导通阈值电压。
在使用中，可以在JBS二极管1的阴极K和阳极A之间施加偏压电压，以便获得正向或反向偏压。
详细地，在正向偏压下(即阳极A的电势高于阴极K)，施加正向电压，以降低肖特基结的势垒高度Φ0，使得导通肖特基二极管2，并且使得操作电流(例如具有10A的值)能够在JBS二极管1的阳极A和阴极K之间流动。
低势垒高度Φ0和肖特基二极管2的低导通阈值电压，能够降低操作电流流动所需的正向电压的值，从而获得JBS二极管1的降低能耗。
另一方面，在反向偏压下(即阴极K的电势高于阳极A)，JBS二极管1必须保证在存在高偏压电压(例如介于600V和1300V之间)的情况下，阳极A和阴极K之间的漏电流的值尽可能低。
这种高偏压电压在肖特基结中产生高电场，导致漏电流增加，例如由于隧道效应。如果势垒高度Φ0很低，则这种增加特别显著。
因此，低势垒高度Φ0导致高漏电电流，因此导致JBS二极管1的操作问题。
在反向偏压下，每个PN二极管3导致相应的耗尽区形成，该区域具有降低的电荷载流子浓度，该区域从相应的注入区13和漂移区9之间的接口延伸，主要在漂移区9内。
耗尽区有助于在相应的肖特基结附近局部降低由高偏压电压所生成的电场的值。
因此，众所周知，设计JBS二极管1，使得两个相邻的注入区13之间沿第二轴线Y的距离很小，直到由两个相邻的PN二极管3形成的耗尽区交叠，从而降低整个肖特基结的电场，因此降低漏电流。
然而，在特定应用中，电场的这种降低并不足以保证JBS二极管1符合设计阶段所建立的技术规范。
事实上，漂移区9中的电场在本体5的第一表面5A附近、在两个相邻的注入区13之间沿第二轴线Y具有轮廓，使得它假定在漂移区9和注入区13之间的接口附近具有最小值，通过远离注入区13移动增加而增长，并且假定在两个相邻的注入区13之间沿第二轴线Y的距离的中心点处有最大值。因此，肖特基二极管2在两个相邻的注入区13之间的中心区域中局部地受到高电场，因此受到高漏电电流。
还减小两个相邻的注入区13之间的距离，可能还导致两个相邻的注入区13之间的中心区域中的电场降低。然而，这也导致肖特基二极管2可用于正向偏压下电流的流动的面积更小，因此导致JBS二极管1的电阻增加，结果就是JBS二极管1的性能退化。
实用新型内容
本公开的一个或多个实施例克服了现有技术的缺点。
根据本公开，提供了一种包括JBS二极管的垂直传导电子器件。
在至少一个实施例中，提供了一种垂直传导电子器件，包括具有第一导电类型的宽带隙半导体材料的本体以及表面，该表面限定第一方向和第二方向，本体包括漂移区。多个浅注入区具有第二导电类型，并且从表面延伸到漂移区中。浅注入区在它们之间界定至少一个浅表部分，该浅表部分从表面延伸到漂移区中。至少一个深注入区具有第二导电类型，并且至少一个深注入区被布置在漂移区中并且与本体的表面被隔开。金属区被布置在本体的表面上，并且金属区与漂移区的浅表部分肖特基接触。
根据上述一个或多个实施例提供的技术方案，其至少能够在改进JBS二极管性能、在低势垒高度下降低漏电流影响、降低JBS二极管能耗等方面带来有益效果。
附加地或备选地，多个浅注入区中的两个浅注入区沿该第一方向彼此间隔开一距离，并且该深注入区在该多个浅注入区中的两个浅注入区之间沿该第一方向延伸。
附加地或备选地，该漂移区包括第一部分和覆盖该第一部分的第二部分，该第一部分具有第一掺杂水平，并且该第二部分具有高于该第一掺杂水平的第二掺杂水平，该第二部分在该第一部分与该本体的该表面之间延伸。
附加地或备选地，该漂移区还包括具有比该第二部分低的掺杂水平的第三部分，该漂移区的该第三部分在距该本体的该表面一距离处、在该深注入区和该本体的该表面之间延伸。
附加地或备选地，该深注入区在该漂移区的该第一部分中延伸，并且该浅注入区在该漂移区的该第二部分中延伸。
附加地或备选地，该浅注入区与该金属区欧姆接触。
附加地或备选地，该深注入区是浮置的。
附加地或备选地，该深注入区与该金属区直接电接触。
附加地或备选地，该浅注入区具有浅掺杂水平，并且该深注入区具有深掺杂水平，该浅掺杂水平高于该深掺杂水平。
附加地或备选地，该深注入区包括多个深注入部分，该多个深注入部分彼此相距一相互距离被布置并且沿该第二方向被对齐，该深注入部分在该多个浅注入区中的相邻的两个浅注入区之间沿该第一方向被布置。
附加地或备选地，该多个浅注入区包括第一行浅注入区和第二行浅注入区，该第一行浅注入区包括第一多个浅注入部分，该第一多个浅注入部分彼此相距一相互距离被布置并且沿该第二方向被对齐，并且该第二行浅注入区包括第二多个浅注入部分，该第二多个浅注入部分彼此相距一相互距离被布置并且沿该第二方向被对齐。
附加地或备选地，该浅注入区和该深注入区是条状的，并且具有长轴线，该长轴线在该第二方向上延伸。
附加地或备选地，该深注入区是沟道注入区。
附图说明
为了更好地理解本公开，现在参照附图，仅仅通过非限制性示例对其实施例进行描述，其中：
图1示出了已知的垂直传导电子器件的剖视图；
图2示出了本垂直传导电子器件的实施例的横截面，其中突出电等效；
图2A示出了图2的电子器件的横截面的细节，其中突出本电子器件的几何参数；
图3示出了图2A的电子器件的放大细节的俯视图；
图4示出了沿图2A的线A-A的反向偏压的电场的演化的图表；
图5A至图5D是图2、图2A和图3的电子器件在连续的制造步骤中的横截面；
图6示出了本垂直传导电子器件的不同实施例的俯视图；
图7示出了本垂直传导电子器件的不同实施例的俯视图；
图8示出了本垂直传导电子器件的另外的实施例的俯视图；
图9示出了根据不同实施例的本垂直传导电子器件的横截面；
图10A至图10C示出了图9的电子器件在连续制造步骤中的横截面。
具体实施方式
图2、图2A和图3在笛卡尔参考系统XYZ中示出了JBS(结势垒肖特基)二极管50，该笛卡尔参考系统XYZ包括第一轴线X、第二轴线Y和第三轴线Z。
JBS二极管50由多个基本单元54形成，在图2中只示出了其中一些，这些基本单元54彼此相等，并且被并联连接在同一裸片中。
JBS二极管50形成在宽带隙半导体材料的本体55中，具有第一表面55A和第二表面55B。
特别地，本体55是碳化硅多型中的一个多型的碳化硅，在这里是4H-SiC多型。
在该实施例中，本体55包括衬底57和漂移区59，该漂移区59覆盖衬底57，例如在其上外延生长。
衬底57是N型，具有掺杂水平，使得具有低电阻率，例如包括在2m·Ωcm和30m·Ωcm之间，具有一厚度，例如介于50μm和360μm之间，特别是180μm，并且形成本体55的第二表面55B。
导电材料(例如镍或硅化镍)的阴极金属化区60在本体55的第二表面55B上延伸，并且形成JBS二极管50的阴极K。
漂移区59是N型，其掺杂水平低于衬底57的掺杂水平，沿第三轴Z具有厚度，介于5μm和15μm之间，并且形成本体55的第一表面55A。
在该实施例中，漂移区59包括第一部分59A和第二部分59B，为了清楚起见，在图2和图2A中用虚线隔开。
漂移区59的第一部分59A直接在衬底57上延伸，并且具有介于1·1014原子/cm3和1·1016原子/cm3之间掺杂水平。
漂移区59的第二部分59B在第一部分59A上延伸，与第一部分59A毗邻，位于漂移区59的第一部分59A和本体55的第一表面55A之间，并且具有一厚度de，例如介于0.5μm和3μm之间。
漂移区59的第二部分59B与第一部分59A相比具有更高的掺杂水平，例如介于1·1015原子/cm3和1·1017原子/cm3之间。
根据JBS二极管50的具体应用，例如根据适用于JBS二极管50的最大操作电压，在设计阶段可以选择第一部分59A、第二部分59B的厚度，并且因此可以选择漂移区59的厚度。
JBS二极管50还包括多个浅注入区62和多个深注入区65，全部都是P型，被容纳在漂移区59中。特别地，基本单元54各自包括两个浅注入区62和一个深注入区65。
浅注入区62和一个深注入区65在与漂移区59的接口处各自形成相应的PN二极管70。
浅注入区62各自在漂移区59内从本体55的第一表面55A延伸。特别地，在这里，浅注入区62各自在漂移区的第二部分59B中沿第三轴线Z延伸一深度，该深度小于第二部分59B的厚度de。
浅注入区62各自沿第二轴线Y具有一宽度，例如介于1μm和5μm之间，并且沿第二轴线Y以一距离SY被相互布置，例如介于1μm和5μm之间。
两个相邻的浅注入区62界定漂移区59的接触部分68，特别地，在这里是漂移区59的第二部分59B。
浅注入区62各自具有高掺杂水平，例如高于1·1018原子/cm3。
深注入区65各自从本体55的第一表面55A延伸一距离。
详细地，深注入区65在漂移区59的第一部分59A中延伸。
特别地，在这里，深注入区65从漂移区59的第一部分59A和第二部分59B之间的接口延伸。
深注入区65可以沿第二轴线Y各自具有一宽度，大约等于或不同于浅注入区62的宽度，例如介于1μm和5μm之间。
深注入区65相对于浅注入区62被交错布置；特别地，每个深注入区65在两个相邻的浅注入区62之间、沿第二轴线Y被布置。
深注入区65各自具有高掺杂水平，例如高于1·1018原子/cm3。
特别地，深注入区65的掺杂水平可以低于或等于浅注入区62的掺杂水平。例如，深注入区65的较低掺杂水平总的来说可能需要本体55的较低电阻率，因为深注入区65相对于漂移区59具有相反的掺杂类型，因此需要JBS二极管50的较低电阻。
浅注入区62各自与相应的深注入区65一起界定漂移区59的相应通路区域75。通路区域75的尺寸取决于浅注入区62和相应的深注入区65之间的相对位置，该通路区域由浅注入区62和深注入区65界定。特别地，通路区域75的面积在设计阶段可以通过选择(图2A)深注入区65的厚度de、沿第二轴线Y的距离SY、和宽度来确定。
如图3中所示，对于基本单元54，在本体55的俯视图中，浅注入区62和深注入区65(后者用虚线指示)各自沿第一轴线呈条状延伸。例如，浅注入区62和深注入区65可以是条状的，并且具有沿第一轴线X延伸的长轴线。
JBS二极管50还包括金属材料(诸如钽、镍或钼)的阳极金属化区80，在本体55的第一表面55A上延伸，形成JBS二极管50的阳极A。
阳极金属化区80与浅注入区62直接电接触，并且与漂移区59的接触部分68直接电接触。
详细地，阳极金属化区80与浅注入区62欧姆接触。
为了降低阳极金属化区80与浅注入区62之间的接触电阻，JBS二极管50也包括导电材料(例如硅化镍)的多个欧姆接触区85，每个浅注入区62都有一个欧姆接触区85。欧姆接触区85各自在本体55的第一表面55A上延伸，并且部分在相应的浅注入区62内延伸，并且沿第二轴线Y具有小于或等于(在这里是小于)相应的浅注入区62的宽度。
漂移区59的接触部分68各自与阳极金属化区80形成肖特基结，以形成相应的肖特基二极管90。
肖特基结各自都有相应的势垒，在平衡时具有高度Φ0，这决定了相应的肖特基二极管90的导通阈值电压。
在该实施例中，深注入区65是浮置的。
在使用中，在反向偏压下，反向电压被施加在JBS二极管50的阳极A和阴极K之间，并且保持肖特基二极管90和PN二极管70处于关断状态。因此，整体而言，JBS二极管50也处于关断状态。
在反向偏压下，特别地在电力应用中，反向电压可以假定高值，例如介于600V和1300V之间。
反向电压导致浅注入区62和漂移区59之间的接口以形成各自的相应耗尽区，该相应耗尽区具有降低的电荷载流子浓度。每个耗尽区生成电场，其电场线在漂移区59的相应接触部分68中，特别是在相应的PN结附近，局部地减小反向电压所生成的电场。
反向电压还导致耗尽区在漂移区59和每个深注入区65之间的接口处形成。具体地，所述耗尽区在漂移区59的相应接触部分68内，在两个相邻的浅注入区62之间的中心部分中延伸。因此，所述耗尽区还减小了漂移区59的接触部分68中(特别是相应的中心部分中)电场的值。
上述电行为在图4的模拟中被示出为由申请人执行，这表示在本体55的第一表面55A附近，电场E沿平行于第二轴线Y截取的图2A的线A-A的趋势。详细地。线A-A从漂移区59的浅注入区62和接触部分68之间的接口延伸到漂移区59的接触部分68的中心点。
因此，由此得出，漂移区59的接触部分68的电场在本体55的第一表面55A附近具有低的平均值。
因此，肖特基二极管90在相应的肖特基结附近各自受到低平均电场；因此，肖特基二极管90各自开发低漏电电流，即使阳极A和阴极K之间存在高反向电压。
因此，整体而言，JBS二极管50能够在反向偏压下实现低漏电电流。
在正向偏压下，在阴极K和阳极A之间施加高于JBS二极管50的导通阈值电压的正向电压，使得JBS二极管50进入导通状态，并且使得操作电流能够在阳极A和阴极K之间流动。JBS二极管50使得高值的操作电流(例如10A)能够流动，即使在正向电压很低时。
事实上，例如，正向电压下操作电流的值取决于肖特基二极管90的势垒Φ0的高度以及阳极A与阴极K之间的导电路径的电阻。JBS二极管50具有阳极A和阴极K之间的导电路径的低电阻。
在设计阶段，可以通过改变两个相邻的浅注入区62之间的距离SY来调整JBS二极管50的特性。例如，可以增加距离SY，以便增加正向偏压下电流的流动可用的接触部分68的面积。
此外，在设计阶段，还可以通过保持距离SY恒定并且改变漂移区59的通路区段75的面积来调整JBS二极管50的特性，如上所述。例如，如果优选实现漏电流的较低值，则可以减小厚度de(该厚度确定从深注入区65的第一表面55A的深度)和/或增加深注入区65沿第二轴线Y的宽度。以这种方式，相应的耗尽区靠近本体55的第一表面55A，并且沿第二轴线Y在两个相邻的浅注入区62之间延伸了距离SY的较大部分。
下面描述了制造JBS二极管50的步骤，特别是导致浅注入区62和深注入区65形成的制造步骤。
图5A示出了碳化硅的晶圆150，具有N型的掺杂、第一表面150A和第二表面150B。晶圆150包括：工作衬底152，旨在用于形成基板57；以及漂移层153，旨在用于形成漂移区59的第一部分59A。例如，漂移层153已经在工作衬底152上外延生长。
漂移层153形成晶圆150的第一表面150A，并且工作衬底150形成晶圆150的第二表面150B。
接下来(图5B)，在晶圆150的第一表面150A上形成第一掩模160，例如通过已知的光刻步骤。第一掩模160包括相互间隔开的多个部分165，以暴露旨在用于形成深注入区65的晶圆150的部分。使用第一掩模160，执行P型(在这里用第一箭头170指示)的掺杂剂离子(例如硼离子或铝离子)的第一注入。
接下来(图5C)，将第一掩模160移除，并且在晶圆150的第一表面150A上生长外延层180。外延层180由表面180A界定，并且可以具有沿第三轴线Z的均匀掺杂水平或可变掺杂水平，并且可以等于或不同于漂移层153的掺杂水平。
在这里，与漂移区59的第二部分59B相对应的外延层180，与漂移层153相比，具有较高掺杂水平，如上所述，该漂移层153旨在用于形成第一部分59A。
晶圆150和外延层180形成工作晶圆200(旨在用于形成本体55)，该工作晶圆200具有与外延层180A相对应的第一表面(因此仍然用180A指示)以及与晶圆150的第二表面150B相对应的第二表面(因此仍然用150B指示)。
在图5D中，在晶圆200的第一表面180A上形成第二掩模205，例如通过已知的光刻步骤。
第二掩模205包括相互间隔开的多个部分210，以暴露旨在用于形成浅注入区62的晶圆200的部分。
使用第二掩模205，执行P型(在这里用第二箭头215指示)的掺杂剂离子(例如铝离子或硼离子)的第二注入。
第二注入形成浅注入区62。
接下来，将第二掩模205移除，并且对工作晶圆200进行退火，例如在高于1600℃的温度下，以激活浅注入区62和深注入区65的掺杂剂离子。
然后，以已知的方式形成欧姆接触区85和阳极金属化区80。
此外，接着是已知的制造步骤，诸如工作衬底152的薄化、阴极金属化区的形成、工作晶圆200的切割以及封装，以获得JBS二极管50。
图6示出了本JBS二极管的不同实施例，在这里由250指定。JBS二极管250(在这里只以俯视图示出)具有一般结构，类似于图2、图2A和图3的JBS二极管50的结构。因此，共同的元件由相同的参考数字指定，而且不进行另外的描述。
详细地，JBS二极管250形成在本体55中，该本体55包括衬底57(在这里不可见)和漂移区59，该漂移区59容纳浅注入区62。此外，JBS二极管250包括阳极金属化区80、阴极金属化区60和欧姆接触区85，在图6中均不可见。
深注入区(在这里由260指定并且用虚线表示)以类似于参考JBS二极管50的深注入区65所讨论的方式设置在漂移区59的深处，与本体55的第一表面55A相距一距离。
在该实施例中，每个深注入区260都形成相应的多个袋，沿第一轴线X相互间隔开。因此，漂移区59的通路区域(在这里由275指定)也在两个相邻的深注入区260之间延伸。
因此，可以设计两个相邻的深注入区260之间沿第一轴线X的距离，使得调整在正向偏压下，在使用中，操作电流的流动可用的漂移区59的面积。因此，JBS二极管250在适应于不同应用所需的技术规范方面是高度通用的。
图7示出了本JBS二极管的不同实施例，在这里由300指定。JBS二极管300(在这里只以俯视图示出)具有一般结构，类似于JBS二极管50、250的结构。因此，共同的元件由相同的参考数字指定，而且不进行另外的描述。
详细地，JBS二极管300也形成在本体55中，并且漂移区59容纳多个浅注入区(在这里由305指定)和深注入区65，后者用虚线表示。
在这里，深注入区65各自也都沿第一轴线X呈条状延伸。
在该实施例中，每个浅注入区305形成相应的多个袋，多个袋沿第一轴线X相互间隔开。
因此，在JBS二极管300中，漂移区的接触部分(在这里由308指定)不仅沿第二轴线Y在两个相邻的浅注入区305之间延伸，而且沿第一轴线X在两个相邻的浅注入区305之间延伸。因此，漂移区59的接触部分308(与阳极金属化区80肖特基接触(在这里未示出))具有大的面积。因此，JBS二极管300的阳极A和阴极K之间的导电路径在正向偏压下具有低电阻。因此，JBS二极管300具有低能耗。
图8示出了本JBS二极管的另外的实施例，在这里由350指定。JBS二极管350(在这里只以俯视图示出)具有一般结构，类似于JBS二极管250、300的结构。因此，共同的元件由相同的参考数字指定，而且不进行另外的描述。
详细地，在JBS二极管350中，浅注入区(在这里由355指定)和深注入区(在这里由360指定并且用虚线表示)两者均形成袋，该袋沿第一轴线X相互间隔开。
此外，在该实施例中，浅注入区355和深注入区360也沿第一轴线X被相互交错布置；即沿第二轴线Y，浅注入区355不与相应的深注入区360对齐。换言之，考虑到与第二轴线Y平行并且在第一轴线X上具有不同坐标的多个截面线，对于这些截面线中的一些，在沿第二轴线Y相邻的两个浅注入区355之间没有深注入区360是可见的。
因此，在JBS二极管350中，可以通过改变两个相邻的深注入区360之间沿第一轴线X的距离以及两个相邻的浅注入区355之间沿第一轴线X的距离两者，以设计正向偏压下电流流动可用的面积。因此，JBS二极管350在适应不同应用所需的技术规范的方面是高度通用的。
本领域技术人员将清楚，通过与参照图5A至图5D已经描述的JBS二极管50的制造步骤、类似且因此没有进行另外描述的制造步骤，可以从图5A的晶圆150中获得JBS二极管250、300、350。
图9示出了本公开JBS二极管的不同实施例，在此用400表示。JBS二极管400具有类似于图2、图2A和图3的JBS二极管50的一般结构。因此，共同的元件由相同的参考数字指定并且不再进一步描述。
详细而言，JBS二极管400由多个基本单元404形成，其中图9中仅示出了两个基本单元404，它们彼此相等并且在同一裸片中并联连接。
JBS二极管400形成在本体55中，本体55包括衬底57和漂移区，这里由409指示。
JBS二极管400包括浅注入区62，从本体55的第一表面55A在漂移区409中延伸，以及深注入区415，在与本体55的第一表面55A一距离处、在漂移区409中延伸。
详细地说，每一基本单元404包括两个浅注入区62和一个深注入区415。
深注入区415，在此也是P型，相对于浅注入区62交错布置；特别地，每个深注入区415沿第二轴线Y被布置在两个相邻的浅注入区62之间。
在这个实施例中，深注入区415是沟道注入区，如下文关于图10B所讨论的。
N型漂移区409包括在衬底57上延伸的第一部分409A和在第一部分409A上延伸且形成本体55的第一表面55A的第二部分409B。
第二部分409B具有比第一部分409A更高的掺杂水平。例如，第一部分409A具有包括在1·1014原子/cm3和1·1016原子/cm3之间的掺杂水平，并且第二部分409B具有包括在1·1015原子/cm3和1·1017原子/cm3之间的掺杂水平.
此外，在该实施例中，对于每个基本单元404，漂移区409还包括第三部分409C，第三部分409C被布置在第二部分409B内，在相应的深注入区415上方。
第三部分409C沿平行于第三轴线Z的方向被布置在相应的深注入区415和本体55的第一表面55A之间。
详细地，第三部分409C从本体55的第一表面55A以例如包括在0.3μm和1.5μm之间的距离dd延伸。
在实践中，漂移区409的第三部分409C沿平行于第三轴线Z的方向与相应的深注入区415对齐。
N型漂移区409的第三部分409C具有比第二部分409B低的掺杂水平。
在图9中，为简单起见，第三部分409C具有矩形形状；然而，第三部分409C可以具有不同的形状，规则的或非规则的，这取决于用于形成深注入区415的特定注入步骤和漂移区409的第二部分409B的掺杂分布。
此外，在图9中，第三部分409C与深注入区415直接接触地延伸；然而，第三部分409C可能不与深注入区415直接接触，这取决于第二部分409B的掺杂水平、深注入区415的掺杂水平和用于形成深注入区415的特定注入步骤。
JBS二极管400还包括阳极金属化区域80、阴极金属化区域60和欧姆接触区域85。
深注入区415的存在允许在使用中改进JBS二极管400的电性能，类似于上文对图2的JBS二极管50所解释的。
此外，深注入区415通过沟道注入步骤形成的事实允许降低JBS二极管400的制造成本，如下文关于图10A至图10C所讨论的。
下文描述的是制造JBS二极管400的步骤，特别是导致形成浅注入区62和深注入区415的制造步骤。
图10A示出了具有N型掺杂、第一表面505A和第二表面505B的碳化硅工作晶圆505。工作晶圆505包括旨在形成衬底57的工作衬底507和旨在形成漂移区409的工作漂移区509。工作漂移区509包括第一层509A，旨在形成漂移区409的第一部分409A，以及第二层509B，旨在形成漂移区409的第二部分409B。
工作漂移区509的第一层509A和第二层509B已经(例如)外延生长在工作衬底507上。
工作漂移区509形成工作晶圆505的第一表面505A，并且工作衬底工作晶圆505的第二表面505B。
详细地，工作晶圆505是SiC多型中的一个多型的结晶SiC，例如3C-SiC、4H-SiC和6H-SiC，这里是4H-SiC。工作晶圆505的第一表面505A相对于工作晶圆505的一个晶面倾斜一切割角。
在该实施例中，工作晶圆505的第一表面505A相对于4H-SiC的C-平面，即相对于4H-SiC的面(000-1)倾斜切割角，其中值0、0、0、-1分别是Bravais-Miller索引h、k、i、l。
例如，第一表面505A可以平行于C-平面，即相对于C-平面具有零切割角，或者相对于C平面倾斜包括在3.5°和4.5°之间的角度，特别是例如等于4°。
接下来，如图10B所示，例如通过已知的光刻步骤，在工作晶圆505的第一表面505A上形成第一掩模512。第一掩模512包括多个部分513，这些部分相互隔开，使得暴露工作晶圆505的旨在形成深注入区415的部分。使用第一掩模512，执行P型掺杂剂离子(这里由箭头515指示)例如硼或铝离子的第一注入。
第一注入通过沟道注入步骤进行，例如注入能量包括在200keV和800keV之间。
详细而言，在沟道注入步骤中，掺杂剂离子515相对于垂直于工作晶圆505的第一表面505A的方向N以角度α注入。角度α取决于工作晶圆505的第一表面505A的切割角度。例如，如果第一表面505A平行于结晶4H-SiC的C面，则角度α可以介于在-1°和1°之间，并且在一些实施例中等于0°。
例如，如果第一表面505A的切割角相对于结晶4H-SiC的C平面为4°，则角度α可以介于在3.5°和4.5°之间，并且在一些实施例中等于4°；这允许截取工作晶圆505中的[0001]沟道方向。
然而，角度α可以具有不同的值，例如17°或21°，以便与工作晶圆505中的其他沟道方向相交，例如方向[11-23]，其偏离方向[0001]约17°。
沟道注入步骤利用工作晶圆505的晶体对称性，以便沿与工作晶圆505的硅原子和碳原子具有较低散射概率的方向注入掺杂剂离子515。
详细地，可以使用单个注入步骤来执行沟道注入步骤。
沟道注入使掺杂剂离子515注入区域516上方，该区域516具有与第三轴线Z平行的深度，例如包括在0.5μm和2.5μm之间，该深度大于通过常规注入步骤(具有与沟道注入相同的注入能量)可获得的深度。
执行沟道注入使得第一部分掺杂剂离子515被注入到第一漂移层509A内并且第二部分掺杂剂离子515被注入到第二漂移层509B内。
详细地，掺杂剂离子515的剂量被选择为使得注入第一漂移层509A中的第一部分掺杂剂离子515反转第一漂移层509A的导电类型，从而形成深注入区415，并且注入第二漂移层509B中的第二部分掺杂剂离子515降低了第二漂移层509B的掺杂水平，而不反转第二漂移层509B的导电类型，从而形成漂移区409的第三部分409C。
然后移除第一掩模512。
随后，如图10C所示，例如通过已知的光刻步骤，在工作晶圆505的第一表面505A上形成第二掩模520。
第二掩模520包括多个部分521，这些部分相互隔开以暴露工作晶圆505的旨在形成浅注入区62的部分。
使用第二掩模520，执行P型掺杂剂离子(这里由箭头523指示)例如铝离子或硼离子的第二注入。
第二注入形成浅注入区62。
接下来，移除第二掩模520并且工作晶圆505经历退火，例如在高于1600℃的温度，以激活浅注入区62和深注入区415的掺杂剂离子。
然后以已知方式形成欧姆接触区85和阳极金属化区80。
此外，接下来是已知的制造步骤，例如工作衬底507的减薄、阴极金属化区域的形成、工作晶圆505的切割和封装，以获得JBS二极管400。图10B的沟道注入步骤允许深注入区415具有例如平行于第二轴线Y的低横向分散，如果掺杂剂离子515以400keV的注入能量注入，则低横向分散为约10nm。减少的分散允许减少与深注入区域415的形成相关的工艺可变性。因此，可以设计具有更高密度的基本单元404的JBS二极管。
此外，沟道注入步骤允许通过使用例如400keV的低注入能量将掺杂剂离子515注入到工作漂移区509的深处，从而在工作漂移区509中形成少量缺陷。
通过使用沟道注入步骤，在形成深注入区415和浅注入区62之前，可以在单个外延步骤中执行第一漂移层509A和第二漂移层509B的生长。在单个外延步骤中生长第一漂移层509A和第二漂移层509B允许降低制造成本并且简化本JBS二极管的制造工艺。详细而言，第一掩模512和第二掩模520两者均形成在工作晶圆505的第一表面505A上。因此，可以获得第二掩模520和第一掩模512之间更好的对齐。
此外，执行沟道注入允许避免使用高能量注入，例如几MeV，其需要昂贵的专用设备以获得深注入区域415。
最后，很清楚，可以对本文中所描述和图示的垂直传导电子器件以及相应的制造工艺做出修改和改变，而不偏离本公开的范围。
例如，导电类型(P和N)可以反转，并且上面所描述的内容也可以应用于MPS(合并PiN肖特基)二极管。
另外，在俯视图中，浅注入区和深注入区可以具有任何形状，例如它们可以形成规则的或不规则的几何图形，诸如六边形或圆形。备选地，浅注入区和深注入区可以是更复杂形状的单一区域的部分，例如它们可以形成环。
深注入区可以通过电连接区与阳极金属化区直接电接触，这些电接触区在图2A中用虚线99示意性地表示。例如，在深注入区是条状的情况下，深注入区可以在垂直传导电子器件的边缘与阳极金属化区直接电接触，例如通过从本体的第一表面、在本体中形成的沟槽。
例如，当通过沟道注入步骤形成深注入区时，漂移区409的第三部分409C可能不存在，这取决于漂移区409和深注入区415的特定掺杂分布。在实践中，图10B的沟道注入步骤的所有掺杂剂离子515可以有助于深注入区415的形成。
可以组合上文所示和描述的实施例以提供进一步的解决方案。
垂直传导电子器件(50、250、300、350、400)可以被概括为包括：
宽带隙半导体材料的本体(55)，具有第一导电类型和表面(55A)，该表面限定第一方向(Y)和第二方向(X)，本体包括漂移区(59、59A、59B、409)；
多个浅注入区(62、305、355)，具有第二导电类型，在漂移区中从表面延伸，浅注入区在漂移区中在它们之间界定面向表面的至少一个浅表部分(68、308)；
至少一个深注入区(65、260、360、415)，具有第二导电类型，在漂移区中从本体的表面延伸一距离；以及
金属区(80)，在本体的表面上延伸，与漂移区的浅表部分(68)肖特基接触。
多个浅注入区中的两个浅注入区(62、305、355)可以沿第一方向(Y)以一相互距离布置，并且深注入区(65、260、360)可以沿第一方向在多个浅注入区中的两个浅注入区(62、305、355)之间延伸。
漂移区可以包括第一部分(59A、409A)和第二部分(59B、409B)，它们彼此覆盖，第一部分可以具有第一掺杂水平，并且第二部分可以具有高于第一掺杂水平的第二掺杂水平，第二部分在第一部分与本体的表面(55A)之间延伸。
漂移区(409)还可以包括具有比第二部分(409B)低的掺杂水平的第三部分(409C)，漂移区的第三部分可以在距本体的表面(55A)的距离(dd)处、在深注入区域(415)和本体的表面之间延伸。
深注入区(65、260、360、415)可以在漂移区(59)的第一部分(59A、409A)中延伸，并且浅注入区(62、305、355)可以在漂移区的第二部分(59B、409B)中延伸。
浅注入区(62、305、355)可以与金属区(80)欧姆接触。
深注入区(65、260、360、415)可以是浮置的。
深注入区可以与金属区直接电接触(99)。
浅注入区(62、305、355)可以具有浅掺杂水平，并且深注入区可以具有深掺杂水平，浅掺杂水平高于深掺杂水平。
深注入区(260、360)可以包括多个深注入部分，彼此之间以一相互距离被布置并且沿第二方向(X)被对齐，并且在多个浅注入区中的两个相邻的浅注入区(62、355)之间沿第一方向被布置。
多个浅注入区(305、355)可以包括第一行浅注入区和第二行浅注入区，第一行浅注入区可以包括第一多个浅注入部分，彼此以相互距离被布置并且沿第二方向(X)被对齐，并且第二行浅注入区可以包括第二多个浅注入部分，彼此以相互距离被布置并且沿第二方向被对齐。
浅注入区(62)和深注入区(65)可以在第二方向上呈条状延伸。
深注入区(415)可以是沟道注入区。
一种从具有第一导电类型和表面(180A、505A)的宽带隙半导体材料的工作晶圆(200、505)制造垂直传导电子器件的工艺，工作晶圆包括漂移区(59、153、180、509)，工艺可以被概括为包括：
在漂移区中形成多个浅注入区(62、305、355)，具有第二导电类型，从表面延伸，浅注入区在漂移区中在它们之间界定面向表面的至少一个浅表部分(68、308)；
在漂移区中形成至少一个深注入区(65、260、360、415)，具有第二导电类型，与本体的表面距一距离；以及
在本体的表面上形成金属区(80)，该金属区与漂移区的浅表部分肖特基接触。
形成至少一个深注入区可以包括：从工作本体(150)开始，该工作本体具有第一导电类型、表面(150A)和由工作本体的表面界定的漂移层(153)，使用第一掩模(160)在工作本体的表面上注入第一掺杂剂离子(170)。
形成多个浅注入区可以包括：
在工作本体的表面上生长外延层(180)，形成工作晶圆；以及
使用第二掩模(205)，在工作晶圆的表面上注入第二掺杂剂离子(215)。
形成深注入区(415)可以包括使用第一掩模(512)在工作晶圆(505)的表面(505A)上注入第一掺杂剂离子(515)，第一掺杂剂离子沿相对于垂直于工作晶圆(505)的表面(505A)的方向倾斜角度(α)的方向注入，该角度是工作晶圆(505)的表面(505A)的结晶取向的函数，使得掺杂剂离子(515)在工作晶圆中经历沟道效应。
形成浅注入区可以包括使用第二掩模(520)在工作晶圆(505)的表面(505A)上注入第二掺杂剂离子(523)。
上述各种实施例可以组合以提供另外的实施例。可以根据上述描述对实施例进行这些和其他变化。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求限于本说明书和权利要求中所公开的具体实施例，但是应被解释为包括所有可能的实施例以及这些权利要求所享有的完整的等同物范围。因此，权利要求并不限于本公开。

Claims (13)

1.一种垂直传导电子器件，其特征在于，包括：
宽带隙半导体材料的本体，具有第一导电类型和表面，所述表面限定第一方向和第二方向，所述本体包括漂移区；
多个浅注入区，具有第二导电类型，从所述表面延伸到所述漂移区中，所述浅注入区在所述浅注入区之间界定至少一个浅表部分，所述至少一个浅表部分从所述表面延伸到所述漂移区中；
至少一个深注入区，具有所述第二导电类型，所述至少一个深注入区被布置在所述漂移区中并且与所述本体的所述表面被间隔开；以及
金属区，在所述本体的所述表面上延伸，所述金属区与所述漂移区的所述浅表部分肖特基接触。
2.根据权利要求1所述的电子器件，其特征在于，所述多个浅注入区中的两个浅注入区沿所述第一方向彼此间隔开一距离，并且所述深注入区在所述多个浅注入区中的两个浅注入区之间沿所述第一方向延伸。
3.根据权利要求1所述的电子器件，其特征在于，所述漂移区包括第一部分和覆盖所述第一部分的第二部分，所述第一部分具有第一掺杂水平，并且所述第二部分具有高于所述第一掺杂水平的第二掺杂水平，所述第二部分在所述第一部分与所述本体的所述表面之间延伸。
4.根据权利要求3所述的电子器件，其特征在于，所述漂移区还包括具有比所述第二部分低的掺杂水平的第三部分，所述漂移区的所述第三部分在距所述本体的所述表面一距离处、在所述深注入区和所述本体的所述表面之间延伸。
5.根据权利要求3所述的电子器件，其特征在于，所述深注入区在所述漂移区的所述第一部分中延伸，并且所述浅注入区在所述漂移区的所述第二部分中延伸。
6.根据权利要求1所述的电子器件，其特征在于，所述浅注入区与所述金属区欧姆接触。
7.根据权利要求1所述的电子器件，其特征在于，所述深注入区是浮置的。
8.根据权利要求1所述的电子器件，其特征在于，所述深注入区与所述金属区直接电接触。
9.根据权利要求1所述的电子器件，其特征在于，所述浅注入区具有浅掺杂水平，并且所述深注入区具有深掺杂水平，所述浅掺杂水平高于所述深掺杂水平。
10.根据权利要求1所述的电子器件，其特征在于，所述深注入区包括多个深注入部分，所述多个深注入部分彼此相距一相互距离被布置并且沿所述第二方向被对齐，所述深注入部分在所述多个浅注入区中的相邻的两个浅注入区之间沿所述第一方向被布置。
11.根据权利要求1所述的电子器件，其特征在于，所述多个浅注入区包括第一行浅注入区和第二行浅注入区，所述第一行浅注入区包括第一多个浅注入部分，所述第一多个浅注入部分彼此相距一相互距离被布置并且沿所述第二方向被对齐，并且所述第二行浅注入区包括第二多个浅注入部分，所述第二多个浅注入部分彼此相距一相互距离被布置并且沿所述第二方向被对齐。
12.根据权利要求1所述的电子器件，其特征在于，所述浅注入区和所述深注入区是条状的，并且具有长轴线，所述长轴线在所述第二方向上延伸。
13.根据权利要求1所述的电子器件，其特征在于，所述深注入区是沟道注入区。
CN202220251654.1U 2021-02-03 2022-02-07 垂直传导电子器件 Active CN217239472U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000002336A IT202100002336A1 (it) 2021-02-03 2021-02-03 Dispositivo elettronico a conduzione verticale comprendente un diodo jbs e relativo procedimento di fabbricazione
IT102021000002336 2021-02-03
US17/592,322 2022-02-03
US17/592,322 US20220246771A1 (en) 2021-02-03 2022-02-03 Vertical conduction electronic device comprising a jbs diode and manufacturing process thereof

Publications (1)

Publication Number Publication Date
CN217239472U true CN217239472U (zh) 2022-08-19

Family

ID=75252782

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202220251654.1U Active CN217239472U (zh) 2021-02-03 2022-02-07 垂直传导电子器件
CN202210116661.5A Pending CN114864702A (zh) 2021-02-03 2022-02-07 包括jbs二极管的垂直传导电子器件以及其制造工艺

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210116661.5A Pending CN114864702A (zh) 2021-02-03 2022-02-07 包括jbs二极管的垂直传导电子器件以及其制造工艺

Country Status (5)

Country Link
US (1) US20220246771A1 (zh)
EP (1) EP4040498A1 (zh)
JP (1) JP2022119194A (zh)
CN (2) CN217239472U (zh)
IT (1) IT202100002336A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454138B (zh) * 2023-06-15 2023-09-08 西安电子科技大学 一种柱状p沟道的碳化硅浮动结二极管及制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
US9070790B2 (en) * 2013-08-29 2015-06-30 Infineon Technologies Ag Vertical semiconductor device and method of manufacturing thereof
JP6237336B2 (ja) * 2014-02-27 2017-11-29 住友電気工業株式会社 ワイドバンドギャップ半導体装置
US11075264B2 (en) * 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
US9704949B1 (en) * 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes

Also Published As

Publication number Publication date
US20220246771A1 (en) 2022-08-04
JP2022119194A (ja) 2022-08-16
IT202100002336A1 (it) 2022-08-03
CN114864702A (zh) 2022-08-05
EP4040498A1 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
EP1485942B1 (en) POWER SiC DEVICES HAVING RAISED GUARD RINGS
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP5372002B2 (ja) メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス
JP5559530B2 (ja) 接合障壁ショットキー整流器およびその製造方法
US8497552B2 (en) Semiconductor devices with current shifting regions and related methods
JP2005518672A5 (zh)
US6455911B1 (en) Silicon-based semiconductor component with high-efficiency barrier junction termination
KR20160110198A (ko) 제어가능 온-상태 전압을 가진 전력 반도체 정류기
EP3117463A1 (en) Igbt structure for wide band-gap semiconductor materials
CN216413089U (zh) 垂直导电电子功率器件及电子器件
CN217239472U (zh) 垂直传导电子器件
CN114220870A (zh) 全方位肖特基接触的沟槽型半导体器件及其制造方法
CN212365972U (zh) 融合pn肖特基二极管
JP3817915B2 (ja) ショットキーダイオード及びその製造方法
US20200266272A1 (en) Feeder design with high current capability
US20240186424A1 (en) Wide band gap semiconductor electronic device having a junction-barrier schottky diode
CN217239469U (zh) 碳化硅垂直传导mosfet器件
CN217405436U (zh) 结势垒肖特基器件和结势垒肖特基装置
US20220246729A1 (en) Silicon carbide vertical conduction mosfet device and manufacturing process thereof
US20230326974A1 (en) Semiconductor diode and manufacturing method
JP2024013911A (ja) 半導体装置
WO2023102324A9 (en) Edge termination for power semiconductor devices and related fabrication methods
CN113990955A (zh) 具有减小的电压降的碳化硅二极管以及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant