CN116454138B - 一种柱状p沟道的碳化硅浮动结二极管及制备方法 - Google Patents

一种柱状p沟道的碳化硅浮动结二极管及制备方法 Download PDF

Info

Publication number
CN116454138B
CN116454138B CN202310708240.6A CN202310708240A CN116454138B CN 116454138 B CN116454138 B CN 116454138B CN 202310708240 A CN202310708240 A CN 202310708240A CN 116454138 B CN116454138 B CN 116454138B
Authority
CN
China
Prior art keywords
region
type
sub
regions
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310708240.6A
Other languages
English (en)
Other versions
CN116454138A (zh
Inventor
宋庆文
李靖域
袁昊
汤晓燕
张玉明
王晨谕
何晓宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Semiconductor Pioneer Technology Center Co ltd
Xidian University
Original Assignee
Shaanxi Semiconductor Pioneer Technology Center Co ltd
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Semiconductor Pioneer Technology Center Co ltd, Xidian University filed Critical Shaanxi Semiconductor Pioneer Technology Center Co ltd
Priority to CN202310708240.6A priority Critical patent/CN116454138B/zh
Publication of CN116454138A publication Critical patent/CN116454138A/zh
Application granted granted Critical
Publication of CN116454138B publication Critical patent/CN116454138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及一种柱状P沟道的碳化硅浮动结二极管及制备方法，碳化硅浮动结二极管为圆柱型结构，包括：N型衬底、有源区N漂移区、终端区、若干P型浮动结、P型沟道区和若干P型重掺杂区，有源区N漂移区位于N型衬底上；终端区形成在有源区N漂移区中且环绕若干P型浮动结和若干P型重掺杂区；若干P型浮动结分布在有源区N漂移区的内部且具有相同的深度；P型沟道区连接若干P型浮动结，且从有源区N漂移区的内部延伸至有源区N漂移区的表面；若干P型重掺杂区分布在有源区N漂移区的表层，若干P型重掺杂区环绕P型沟道区的延伸部分。该二极管提高了浮动结碳化硅二极管的工作频率范围和终端区对边缘电场的屏蔽作用。

Description

一种柱状P沟道的碳化硅浮动结二极管及制备方法
技术领域
本发明属于微电子技术领域，具体涉及一种柱状P沟道的碳化硅浮动结二极管及制备方法。
背景技术
近年来节能减排、低碳发展成为主流的发展模式。功率半导体器件是能量生成-储存-分配循环中的重要环节，通过提高半导体功率器件的性能成为一种可行的提高能源转换效率方法。其中碳化硅功率半导体器件因为其高压阻断能力、高频开关特性、高温可工作的特点，有望成为下一代主流大功率器件，得到了半导体制造商和研究人员的广泛青睐。
目前已经出现了商用碳化硅器件，这些器件是替代硅功率器件的理想选择。但是由于碳化硅材料性质的原因，依然有部分成熟的硅功率器件无法使用碳化硅材料制备进行商用。其中碳化硅浮动结JBS二极管作为一种可以打破碳化硅一维极限的功率器件，吸引了业界研究人员的兴趣。
传统的碳化硅浮动结二极管大大的提高了二极管的耐压性能，但是由于浮动结在反向耐压下向漂移区大大展宽，当偏置电压从反向转为正向时，反向偏置下展宽的浮动结耗尽区由于缺乏沟道，少子难以被快速抽取耗尽，浮动结器件的开关特性受到很大影响，难以应用于高频应用。除此之外，传统的碳化硅浮动结二极管会存在X和Y方向边缘终端结构不一致问题，这会影响器件的静态特性。因此如何解决碳化硅浮动结二极管的开关特性问题和边缘终端结构不一致问题是目前亟待解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种柱状P沟道的碳化硅浮动结二极管及制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种柱状P沟道的碳化硅浮动结二极管，所述碳化硅浮动结二极管为圆柱型结构，包括：N型衬底、有源区N漂移区、终端区、若干P型浮动结、P型沟道区和若干P型重掺杂区，其中，
所述有源区N漂移区位于所述N型衬底上；
所述终端区形成在所述有源区N漂移区中且环绕所述若干P型浮动结和所述若干P型重掺杂区；
所述若干P型浮动结分布在所述有源区N漂移区的内部且具有相同的深度；
所述P型沟道区连接所述若干P型浮动结，且从所述有源区N漂移区的内部延伸至所述有源区N漂移区的表面；
所述若干P型重掺杂区分布在所述有源区N漂移区的表层，所述若干P型重掺杂区环绕所述P型沟道区的延伸部分。
在本发明的一个实施例中，所述N型衬底的材料包括碳化硅，掺杂浓度为1×1018cm-3~1×1020cm-3，厚度为50μm~400μm；
所述有源区N漂移区的掺杂浓度为1×1014cm-3~5×1016cm-3，厚度为4μm~40μm。
在本发明的一个实施例中，每个所述P型浮动结的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，宽度为1μm~5μm；
所述若干P型浮动结上表面与所述有源区N漂移区下表面之间的距离为2μm~20μm，所述若干P型浮动结上表面与所述有源区N漂移区上表面之间的距离为2μm~20μm。
在本发明的一个实施例中，所述P型沟道区包括至少一个第一P型沟道子区和第二P型沟道子区，其中，
当所述第一P型沟道子区的数量为1个时，所述第一P型沟道子区位于所述有源区N漂移区的内部且连接所述若干P型浮动结，所述第二P型沟道子区从所述第一P型沟道子区的表面延伸至所述有源区N漂移区的表面；
当所述第一P型沟道子区的数量为多个时，多个第一P型沟道子区均位于所述有源区N漂移区的内部且均连接所述若干P型浮动结，所述多个第一P型沟道子区相交，所述第二P型沟道子区从所述多个第一P型沟道子区的相交点延伸至所述有源区N漂移区的表面；
所述若干P型重掺杂区环绕所述第二P型沟道子区。
在本发明的一个实施例中，当所述第一P型沟道子区的数量为1个时，所述第一P型沟道子区与所述第二P型沟道子区的连接位置位于所述若干P型浮动结形成的圆环的中心；
当所述第一P型沟道子区的数量为多个时，所述多个第一P型沟道子区的相交点位于所述若干P型浮动结形成的圆环的中心。
在本发明的一个实施例中，所述第一P型沟道子区的数量为2个。
在本发明的一个实施例中，2个第一P型沟道子区相互垂直。
在本发明的一个实施例中，所述第一P型沟道子区的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，宽度为0.5μm~3μm；
所述第二P型沟道子区的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，直径为0.5μm~3μm。
在本发明的一个实施例中，每个所述P型重掺杂区的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，宽度为1μm~5μm。
本发明的另一个实施例提供了一种柱状P沟道的碳化硅浮动结二极管的制备方法，所述碳化硅浮动结二极管为圆柱型结构，所述方法包括步骤：
提供N型衬底；
在所述N型衬底上形成第一有源区N漂移子区；
在所述第一有源区N漂移子区中形成第一终端子区和若干P型浮动结，使得所述第一终端子区环绕所述若干P型浮动结，且所述若干P型浮动结分布在所述第一有源区N漂移子区的表层；
在所述第一有源区N漂移子区中形成至少一个第一P型沟道子区，其中，当所述第一P型沟道子区的数量为1个时，所述第一P型沟道子区连接所述若干P型浮动结；当所述第一P型沟道子区的数量为多个时，多个第一P型沟道子区均连接所述若干P型浮动结且所述多个第一P型沟道子区相交；
在所述第一有源区N漂移子区的表面形成第二有源区N漂移子区；
在所述第二有源区N漂移子区中形成若干P型重掺杂区和第二终端子区，使得所述第二终端子区环绕所述若干P型重掺杂区，且所述若干P型重掺杂区分布在所述第二终端子区的表层；
在所述第二有源区N漂移子区中形成第二P型沟道子区，使得所述第二P型沟道子区从所述第一P型沟道子区或者所述多个第一P型沟道子区的相交点延伸至所述第二有源区N漂移子区的表面，且所述若干P型重掺杂区环绕所述第二P型沟道子区。
与现有技术相比，本发明的有益效果：
1、本发明的碳化硅浮动结二极管利用P型沟道区连接多个P型浮动结，并且延伸到有源区N漂移区的表面，P型沟道区的引入增大了少子的抽取速度，降低了耗尽区消失时间，降低了过充电压，解决了关断后再开启时的开启速度问题，提高了浮动结碳化硅二极管的工作频率范围。
2、本发明的碳化硅浮动结二极管为圆柱型结构，通过圆柱型的器件有源区设计，解决了碳化硅浮动结二极管会存在X和Y方向边缘终端结构不一致问题，提高了终端区对边缘电场的屏蔽作用，保证了器件的耐压能力，使得实现高频高耐压的碳化硅浮动结二极管成为可能，可以大大扩宽碳化硅浮动结器件在未来功率半导体器件领域的应用范围。
附图说明
图1为本发明实施例提供的一种柱状P沟道的碳化硅浮动结二极管的剖面示意图；
图2为本发明实施例提供的一种柱状P沟道的碳化硅浮动结二极管的顶层俯视图；
图3为本发明实施例提供的一种柱状P沟道的碳化硅浮动结二极管的器件中部俯视图；
图4a-4h为本发明实施例提供的一种柱状P沟道的碳化硅浮动结二极管的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2和图3，图1为本发明实施例提供的一种柱状P沟道的碳化硅浮动结二极管的剖面示意图，图2为本发明实施例提供的一种柱状P沟道的碳化硅浮动结二极管的顶层俯视图，图3为本发明实施例提供的一种柱状P沟道的碳化硅浮动结二极管的器件中部俯视图。
本实施例柱状P沟道的碳化硅浮动结二极管为圆柱型结构，包括N型衬底1、有源区N漂移区2、终端区3、若干P型浮动结4、P型沟道区5和若干P型重掺杂区6。其中，有源区N漂移区2位于N型衬底1上。终端区3形成在有源区N漂移区2中且环绕若干P型浮动结4和若干P型重掺杂区6。若干P型浮动结4分布在有源区N漂移区2的内部且具有相同的深度。P型沟道区5连接若干P型浮动结4，且从有源区N漂移区2的内部延伸至有源区N漂移区2的表面。若干P型重掺杂区6分布在有源区N漂移区2的表层，若干P型重掺杂区6环绕P型沟道区5的延伸部分。
具体的，碳化硅浮动结二极管为圆柱型结构，可以理解为，N型衬底1和有源区N漂移区2为圆柱型结构，若干P型浮动结4以圆环结构分布在有源区N漂移区2的内部，若干P型重掺杂区6以圆环结构分布在有源区N漂移区2的内部，终端区3以圆环结构环绕若干P型浮动结4和若干P型重掺杂区6。
具体的，P型沟道区5包括连接部分和延伸部分。连接部分用于将若干P型浮动结4连接起来；连接部分可以与若干P型浮动结4位于同一深度，即连接部分的表面与P型浮动结4的表面位于同一平面，且厚度小于P型浮动结4的厚度；连接部分的深度也可以大于若干P型浮动结4的深度，且连接部分的厚度小于P型浮动结4的厚度。延伸部分与连接部分连接，且从连接部分的表面延伸至有源区N漂移区2的表面，且延伸部分位于若干P型重掺杂区6环绕形成的最小圆环内。
具体的，若干P型浮动结4与若干P型重掺杂区6可以一一对应，也可以不一一对应。
本实施例的碳化硅浮动结二极管利用P型沟道区连接多个P型浮动结，并且延伸到有源区N漂移区的表面，P型沟道区的引入增大了少子的抽取速度，降低了耗尽区消失时间，降低了过充电压，解决了关断后再开启时的开启速度问题，提高了浮动结碳化硅二极管的工作频率范围。
本实施例的碳化硅浮动结二极管为圆柱型结构，通过圆柱型的器件有源区设计，解决了碳化硅浮动结二极管会存在X和Y方向边缘终端结构不一致问题，提高了终端区对边缘电场的屏蔽作用，保证了器件的耐压能力，使得实现高频高耐压的碳化硅浮动结二极管成为可能，可以大大扩宽碳化硅浮动结器件在未来功率半导体器件领域的应用范围。
在一个具体实施例中，P型沟道区5包括至少一个第一P型沟道子区51和第二P型沟道子区52。其中，当第一P型沟道子区51的数量为1个时，第一P型沟道子区51位于有源区N漂移区2的内部且连接若干P型浮动结4，第二P型沟道子区52从第一P型沟道子区51的表面延伸至有源区N漂移区2的表面。当第一P型沟道子区51的数量为多个时，多个第一P型沟道子区51均位于有源区N漂移区2的内部且均连接若干P型浮动结4，多个第一P型沟道子区51相交，第二P型沟道子区52从多个第一P型沟道子区51的相交点延伸至有源区N漂移区2的表面。若干P型重掺杂区6环绕第二P型沟道子区52。
具体的，至少一个第一P型沟道子区51为连接部分，第二P型沟道子区52为延伸部分。由于第二P型沟道子区52位于P型重掺杂区6形成的圆环内，因此，当第一P型沟道子区51的数量为1个时，第一P型沟道子区51与第二P型沟道子区52连接的位置位于P型重掺杂区6形成的圆环内；当第一P型沟道子区51的数量为多个时，多个第一P型沟道子区51的相交点位于P型重掺杂区6形成的圆环内；进一步的，多个第一P型沟道子区51的数量、以及多个第一P型沟道子区51相交的角度可以根据实际需求进行设置。
本实施例通过设置多个第一P型沟道子区51，多个第一P型沟道子区51可以与若干P型浮动结4具有更多的连接点，从而加快少子的抽取速度，降低耗尽区消失时间。
在一个具体实施例中，当第一P型沟道子区51的数量为1个时，第一P型沟道子区51与第二P型沟道子区52的连接位置位于若干P型浮动结4形成的圆环的中心；当第一P型沟道子区51的数量为多个时，多个第一P型沟道子区51的相交点位于若干P型浮动结4形成的圆环的中心。进一步，当若干P型浮动结4与若干P型重掺杂区6一一对应，则第二P型沟道子区52也位于若干P型重掺杂区6形成的圆环的中心。
本实施例将第一P型沟道子区51与第二P型沟道子区52的连接位置设置在若干P型浮动结4形成的圆环的中心，可以缩短少子的抽取距离，加快少子的抽取速度，降低耗尽区消失时间。
在一个具体实施例中，第一P型沟道子区51的数量为2个，2个第一P型沟道子区51可以相交任意角度。优选的，2个第一P型沟道子区51相互垂直，形成十字型结构。
在一个具体实施例中，第一P型沟道子区51的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，宽度为0.5μm~3μm。第二P型沟道子区52的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，直径为0.5μm~3μm。
需要说明的是，第一P型沟道子区51的注入离子、注入能量、注入浓度、宽度与第二P型沟道子区52的注入离子、注入能量、注入浓度、宽度可以相同，也可以不同，优选二者的各个参数均相同。
在一个具体实施例中，N型衬底1的材料包括碳化硅，掺杂浓度为1×1018cm-3~1×1020cm-3，厚度为50μm~400μm。有源区N漂移区2的掺杂浓度为1×1014cm-3~5×1016cm-3，厚度为4μm~40μm。每个P型浮动结4的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，宽度为1μm~5μm；若干P型浮动结4上表面与有源区N漂移区2下表面之间的距离为2μm~20μm，若干P型浮动结4上表面与有源区N漂移区2上表面之间的距离为2μm~20μm。每个P型重掺杂区6的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，宽度为1μm~5μm。
需要说明的是，P型重掺杂区6的注入离子、注入能量、注入浓度、宽度与P型浮动结4的注入离子、注入能量、注入浓度、宽度可以相同，也可以不同。
本实施例的柱状P沟道的碳化硅浮动结二极管在解决了碳化硅浮动结二极管的开关特性问题的同时减少了静态特性的损失，提高了浮动结碳化硅二极管的工作频率范围；还解决了X方向和Y方向器件结构不一致问题，提高了终端区对边缘电场的屏蔽作用，保证了器件的耐压能力。
实施例二
在实施例一的基础上，请参见图4a-4h，图4a-4h为本发明实施例提供的一种柱状P沟道的碳化硅浮动结二极管的制备方法的过程示意图。该制备方法包括步骤：
S1、提供N型衬底1，请参见图4a。
具体的，选取碳化硅N+衬底作为N型衬底1，其掺杂浓度为1×1018cm-3~1×1020cm-3，厚度为50μm~400μm。
本实施例衬底选用碳化硅具有以下优势：首先，碳化硅衬底的生产技术成熟、器件质量较好；其次，碳化硅的热导率较高，稳定性很好，能够运用在高温生长过程中；最后，碳化硅具有优良的物理化学性能，能够实现具有高性能的高功率电力电子器件。
S2、在N型衬底1上形成第一有源区N漂移子区21，请参见图4b。
具体的，在N型衬底1的表面通过化学气相沉积(Chemical Vapor Deposition，CVD)方法生长第一有源区N漂移子区21，第一有源区N漂移子区21的掺杂浓度为1×1014cm-3~5×1016cm-3，厚度为2μm~20μm，生长温度为1600℃~1900℃。
S3、在第一有源区N漂移子区21中形成第一终端子区31和若干P型浮动结4，使得第一终端子区31环绕若干P型浮动结4，且若干P型浮动结4分布在第一有源区N漂移子区21的表层，请参见图4c。
具体的，在第一有源区N漂移子区21的表面通过离子注入同时形成第一终端子区31和若干P型浮动结4，使得第一终端子区31环绕若干P型浮动结4，且若干P型浮动结4分布在第一有源区N漂移子区21的表层；其中，第一终端子区31和若干P型浮动结4的注入离子均包括Al，注入能量均为10Kev~1000Kev，注入浓度均为1×1016cm-3~1×1020cm-3，若干P型浮动结4的宽度均为1μm~5μm；第一终端子区31包括但不限于JTE环结构，相邻JTE环的间距可以为1μm~5μm。
S4、在第一有源区N漂移子区21中形成至少一个第一P型沟道子区51，其中，当第一P型沟道子区51的数量为1个时，第一P型沟道子区51连接若干P型浮动结4；当第一P型沟道子区51的数量为多个时，多个第一P型沟道子区51均连接若干P型浮动结4且多个第一P型沟道子区51相交，请参见图4d。
具体的，在第一有源区N漂移子区21的表面通过离子注入形成至少一个第一P型沟道子区51，至少一个第一P型沟道子区51连接若干P型浮动结4。在一个具体实施例中，在第一有源区N漂移子区21的表面通过离子注入形成2个第一P型沟道子区51，2个第一P型沟道子区51在浮动结处互相垂直，形成十字型结构；其中，离子注入的注入离子为Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，第一P型沟道子区51的宽度为0.5μm~3μm。
需要说明的是，当注入能量较大时，在器件的垂直方向上，第一P型沟道子区51可以位于若干P型浮动结4的中间，当注入能量较小时，第一P型沟道子区51的表面与P型浮动结4的表面位于同一平面。
S5、在第一有源区N漂移子区21的表面形成第二有源区N漂移子区22，请参见图4e。
具体的，在已完成离子注入的第一有源区N漂移子区21上，继续通过CVD方法生长第二有源区N漂移子区22，生长温度为1600℃~1900℃。其中，第一有源区N漂移子区21和第二有源区N漂移子区22共同形成有源区N漂移区2。
S6、在第二有源区N漂移子区22中形成若干P型重掺杂区6和第二终端子区32，使得第二终端子区32环绕若干P型重掺杂区6，且若干P型重掺杂区6分布在第二终端子区32的表层，请参见图4f。
具体的，在第二有源区N漂移子区22的表面通过离子注入同时形成若干P型重掺杂区6和第二终端子区32，使得第二终端子区32环绕若干P型重掺杂区6，且若干P型重掺杂区6分布在第二终端子区32的表层。其中，离子注入的注入离子为Al，注入浓度为1×1016cm-3~1×1020cm-3，第二终端子区32的宽度为1μm~5μm；第二终端子区32包括但不限于JTE环结构，相邻JTE环的间距可以为1μm~5μm。
其中，第二终端子区32和第一终端子区31共同形成终端区3。
S7、在第二有源区N漂移子区22中形成第二P型沟道子区52，使得第二P型沟道子区52从第一P型沟道子区51或者多个第一P型沟道子区51的相交点延伸至第二有源区N漂移子区22的表面，且若干P型重掺杂区6环绕第二P型沟道子区52，请参见图4g。
具体的，在第二有源区N漂移子区22的表面中心通过刻蚀加外延回填的方法形成第二P型沟道子区52，使其与浮动结处互相垂直的十字型的第一P型沟道子区51连接，第二P型沟道子区52的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，直径为0.5μm~3μm。
其中，第一P型沟道子区51与第二P型沟道子区52共同形成P型沟道区5。
S8、在有源区N漂移区2的表面制备阳极，在器件下表面制备阴极，制备得到柱型碳化硅浮动结JBS二极管，请参见图4h。
本实施例的柱状P沟道的碳化硅浮动结二极管解决了碳化硅浮动结二极管的开关特性问题的同时减少静态特性的损失，提高了浮动结碳化硅二极管的工作频率范围；还解决了X方向和Y方向器件结构不一致问题，提高了终端区对边缘电场的屏蔽作用，保证了器件的耐压能力。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种柱状P沟道的碳化硅浮动结二极管，其特征在于，所述碳化硅浮动结二极管为圆柱型结构，包括：N型衬底(1)、有源区N漂移区(2)、终端区(3)、若干P型浮动结(4)、P型沟道区(5)和若干P型重掺杂区(6)，其中，
所述有源区N漂移区(2)位于所述N型衬底(1)上；
所述终端区(3)形成在所述有源区N漂移区(2)中且环绕所述若干P型浮动结(4)和所述若干P型重掺杂区(6)；
所述若干P型浮动结(4)分布在所述有源区N漂移区(2)的内部且具有相同的深度；
所述P型沟道区(5)连接所述若干P型浮动结(4)，且从所述有源区N漂移区(2)的内部延伸至所述有源区N漂移区(2)的表面；
所述若干P型重掺杂区(6)分布在所述有源区N漂移区(2)的表层，所述若干P型重掺杂区(6)环绕所述P型沟道区(5)的延伸部分。
2.根据权利要求1所述的柱状P沟道的碳化硅浮动结二极管，其特征在于，所述N型衬底(1)的材料包括碳化硅，掺杂浓度为1×1018cm-3~1×1020cm-3，厚度为50μm~400μm；
所述有源区N漂移区(2)的掺杂浓度为1×1014cm-3~5×1016cm-3，厚度为4μm~40μm。
3.根据权利要求1所述的柱状P沟道的碳化硅浮动结二极管，其特征在于，每个所述P型浮动结(4)的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，宽度为1μm~5μm；
所述若干P型浮动结(4)上表面与所述有源区N漂移区(2)下表面之间的距离为2μm~20μm，所述若干P型浮动结(4)上表面与所述有源区N漂移区(2)上表面之间的距离为2μm~20μm。
4.根据权利要求1所述的柱状P沟道的碳化硅浮动结二极管，其特征在于，所述P型沟道区(5)包括至少一个第一P型沟道子区(51)和第二P型沟道子区(52)，其中，
当所述第一P型沟道子区(51)的数量为1个时，所述第一P型沟道子区(51)位于所述有源区N漂移区(2)的内部且连接所述若干P型浮动结(4)，所述第二P型沟道子区(52)从所述第一P型沟道子区(51)的表面延伸至所述有源区N漂移区(2)的表面；
当所述第一P型沟道子区(51)的数量为多个时，多个第一P型沟道子区(51)均位于所述有源区N漂移区(2)的内部且均连接所述若干P型浮动结(4)，所述多个第一P型沟道子区(51)相交，所述第二P型沟道子区(52)从所述多个第一P型沟道子区(51)的相交点延伸至所述有源区N漂移区(2)的表面；
所述若干P型重掺杂区(6)环绕所述第二P型沟道子区(52)。
5.根据权利要求4所述的柱状P沟道的碳化硅浮动结二极管，其特征在于，当所述第一P型沟道子区(51)的数量为1个时，所述第一P型沟道子区(51)与所述第二P型沟道子区(52)的连接位置位于所述若干P型浮动结(4)形成的圆环的中心；
当所述第一P型沟道子区(51)的数量为多个时，所述多个第一P型沟道子区(51)的相交点位于所述若干P型浮动结(4)形成的圆环的中心。
6.根据权利要求4所述的柱状P沟道的碳化硅浮动结二极管，其特征在于，所述第一P型沟道子区(51)的数量为2个。
7.根据权利要求6所述的柱状P沟道的碳化硅浮动结二极管，其特征在于，2个第一P型沟道子区(51)相互垂直。
8.根据权利要求4所述的柱状P沟道的碳化硅浮动结二极管，其特征在于，所述第一P型沟道子区(51)的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，宽度为0.5μm~3μm；
所述第二P型沟道子区(52)的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，直径为0.5μm~3μm。
9.根据权利要求1所述的柱状P沟道的碳化硅浮动结二极管，其特征在于，
每个所述P型重掺杂区(6)的注入离子包括Al，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，宽度为1μm~5μm。
10.一种柱状P沟道的碳化硅浮动结二极管的制备方法，其特征在于，所述碳化硅浮动结二极管为圆柱型结构，所述方法包括步骤：
提供N型衬底(1)；
在所述N型衬底(1)上形成第一有源区N漂移子区(21)；
在所述第一有源区N漂移子区(21)中形成第一终端子区(31)和若干P型浮动结(4)，使得所述第一终端子区(31)环绕所述若干P型浮动结(4)，且所述若干P型浮动结(4)分布在所述第一有源区N漂移子区(21)的表层；
在所述第一有源区N漂移子区(21)中形成至少一个第一P型沟道子区(51)，其中，当所述第一P型沟道子区(51)的数量为1个时，所述第一P型沟道子区(51)连接所述若干P型浮动结(4)；当所述第一P型沟道子区(51)的数量为多个时，多个第一P型沟道子区(51)均连接所述若干P型浮动结(4)且所述多个第一P型沟道子区(51)相交；
在所述第一有源区N漂移子区(21)的表面形成第二有源区N漂移子区(22)；
在所述第二有源区N漂移子区(22)中形成若干P型重掺杂区(6)和第二终端子区(32)，使得所述第二终端子区(32)环绕所述若干P型重掺杂区(6)，且所述若干P型重掺杂区(6)分布在所述第二终端子区(32)的表层；
在所述第二有源区N漂移子区(22)中形成第二P型沟道子区(52)，使得所述第二P型沟道子区(52)从所述第一P型沟道子区(51)或者所述多个第一P型沟道子区(51)的相交点延伸至所述第二有源区N漂移子区(22)的表面，且所述若干P型重掺杂区(6)环绕所述第二P型沟道子区(52)。
CN202310708240.6A 2023-06-15 2023-06-15 一种柱状p沟道的碳化硅浮动结二极管及制备方法 Active CN116454138B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310708240.6A CN116454138B (zh) 2023-06-15 2023-06-15 一种柱状p沟道的碳化硅浮动结二极管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310708240.6A CN116454138B (zh) 2023-06-15 2023-06-15 一种柱状p沟道的碳化硅浮动结二极管及制备方法

Publications (2)

Publication Number Publication Date
CN116454138A CN116454138A (zh) 2023-07-18
CN116454138B true CN116454138B (zh) 2023-09-08

Family

ID=87122345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310708240.6A Active CN116454138B (zh) 2023-06-15 2023-06-15 一种柱状p沟道的碳化硅浮动结二极管及制备方法

Country Status (1)

Country Link
CN (1) CN116454138B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294804A (ja) * 1999-04-07 2000-10-20 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
CN104201213A (zh) * 2014-09-08 2014-12-10 兰州大学 一种结势垒肖特基二极管
JP2015162572A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置
CN108183134A (zh) * 2017-12-27 2018-06-19 江苏中科君芯科技有限公司 具有浮空p岛的沟槽型二极管及其制备方法
CN211480044U (zh) * 2018-01-22 2020-09-11 北京世纪金光半导体有限公司 一种具有倒T型p-plus区的碳化硅SBD器件元胞结构
CN114267718A (zh) * 2021-12-14 2022-04-01 芜湖启迪半导体有限公司 具有埋层结构的碳化硅mps二极管及其制备方法
CN114628494A (zh) * 2022-01-28 2022-06-14 西安电子科技大学 一种新型超级浮动结碳化硅功率器件及其制备方法
CN114864702A (zh) * 2021-02-03 2022-08-05 意法半导体股份有限公司 包括jbs二极管的垂直传导电子器件以及其制造工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6287377B2 (ja) * 2014-03-11 2018-03-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294804A (ja) * 1999-04-07 2000-10-20 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2015162572A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置
CN104201213A (zh) * 2014-09-08 2014-12-10 兰州大学 一种结势垒肖特基二极管
CN108183134A (zh) * 2017-12-27 2018-06-19 江苏中科君芯科技有限公司 具有浮空p岛的沟槽型二极管及其制备方法
CN211480044U (zh) * 2018-01-22 2020-09-11 北京世纪金光半导体有限公司 一种具有倒T型p-plus区的碳化硅SBD器件元胞结构
CN114864702A (zh) * 2021-02-03 2022-08-05 意法半导体股份有限公司 包括jbs二极管的垂直传导电子器件以及其制造工艺
CN114267718A (zh) * 2021-12-14 2022-04-01 芜湖启迪半导体有限公司 具有埋层结构的碳化硅mps二极管及其制备方法
CN114628494A (zh) * 2022-01-28 2022-06-14 西安电子科技大学 一种新型超级浮动结碳化硅功率器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
4H-SiC浮动结JBS器件的设计方法;孙腾飞等;《太赫兹科学与电子信息学报》;第第17卷卷(第第17卷期);第721-725页 *

Also Published As

Publication number Publication date
CN116454138A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
CN109801958B (zh) 一种碳化硅沟槽肖特基二极管器件及其制备方法
CN214848639U (zh) 半导体器件的元胞结构及半导体器件
CN113571415B (zh) Igbt器件及其制作方法
CN113644117A (zh) 具有新型深沟槽的碳化硅jbs器件元胞结构及其制备方法
CN112687749A (zh) 快恢复二极管及其制作方法
CN113394278A (zh) 逆导型igbt及其制备方法
CN108231866B (zh) 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
CN114188400A (zh) 一种NPN功率SiGe双极晶体管及其制作方法
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
CN116454138B (zh) 一种柱状p沟道的碳化硅浮动结二极管及制备方法
CN111164759B (zh) 具有高电流容量的馈线设计
CN116404034A (zh) 一种配合浮动结引入片状p沟道的碳化硅功率器件
KR101415878B1 (ko) 고전압 초고속 회복 에피다이오드 및 그 제조 방법
CN109216472A (zh) 快恢复二极管及其制备方法
CN113053997B (zh) 高压碳化硅器件的结终端扩展结构及其制造方法
CN114823857A (zh) 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法
CN117613105B (zh) 改善开关特性的碳化硅浮动结的二极管及其制备方法
CN113782586A (zh) 一种多通道超结igbt器件
CN113851379A (zh) Igbt器件及其制作方法
KR101405511B1 (ko) 애벌런치 성능이 강화된 고전압 고속회복다이오드(ｈｖ－ｆｒｄ) 및 그 제조 방법
CN111668289A (zh) 沟槽碳化硅jbs两级管器件结构及其制造方法
CN110379861A (zh) 一种碳化硅异质结二极管功率器件
CN108987486A (zh) 一种功率二极管及其制作方法
CN216871974U (zh) 一种多通道超结igbt器件
CN116504816B (zh) 一种横向结构的超级结二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant