CN114188400A - 一种NPN功率SiGe双极晶体管及其制作方法 - Google Patents
一种NPN功率SiGe双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN114188400A CN114188400A CN202111492685.2A CN202111492685A CN114188400A CN 114188400 A CN114188400 A CN 114188400A CN 202111492685 A CN202111492685 A CN 202111492685A CN 114188400 A CN114188400 A CN 114188400A
- Authority
- CN
- China
- Prior art keywords
- region
- sige
- layer
- base
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 149
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 230000000903 blocking effect Effects 0.000 claims abstract description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 24
- -1 boron ions Chemical class 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims description 16
- 239000011574 phosphorus Substances 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000969 carrier Substances 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 229910052593 corundum Inorganic materials 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- WHOPEPSOPUIRQQ-UHFFFAOYSA-N oxoaluminum Chemical compound O1[Al]O[Al]1 WHOPEPSOPUIRQQ-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种NPN功率SiGe双极晶体管及其制作方法，主要解决传统双极晶体管击穿电压不高、耐压值低且制作工艺复杂的问题。方案为：双极晶体管器件自下而上包括衬底(1)、漂移区(2)、圆筒状外延层(3)，圆筒内漂移区上为重掺杂集电区(4)、孔径层(5)和电流阻挡层(6)、基极接触区(7)、基区(8)以及发射区(9)；首先在N+型SiGe衬底上外延N‑型SiGe半导体材料形成漂移层，然后在其上通过化学气相垫积形成外延层，再采用离子注入形成重掺杂集电区，外延N型SiGe半导体材料形成孔径层并利用掩膜在其左右两侧制作电流阻挡层，最后在基极接触区通过注入不同离子形成基区与发射区，在其上表面制作电极并使用等离子体增强化学气相沉淀技术形成保护层，得到SiGe双极晶体管。本发明能够有效提高集电结的耐压特性、器件的击穿电压及频率特性，且制作工艺简单、易于实现。
Description
技术领域
本发明属于电子技术领域，进一步涉及半导体器件，具体为一种NPN功率SiGe双极晶体管及其制作方法，可用于制作功率器件、数字逻辑电路器件或电力电子器件等。
技术背景
1947年12月，点接触形式的双极性晶体管被发明。在其后的大约三十年时间内，这种器件是制造分立元件电路和集成电路的不二选择。50年代初发展成结型三极管即现在所称的双极型晶体管。双极晶体管是由两个背靠背PN结构成的以获得电压、电流或信号增益的晶体三极管。双极型晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。早期的晶体管是由锗制造的，锗晶体管的使用多于硅晶体管。相对于硅晶体管，锗晶体管的截止电压更小，通常约0.2伏特，这使得锗晶体管适用于某些应用场合。锗晶体管的一个主要缺点是它容易产生热失控。由于锗的禁带宽度较窄，并且要稳定工作则要求的温度相对硅半导体更严，因此大多数现代的双极性晶体管是由硅制造的。采用硅材料的另一个重要原因是硅在地球上的储量比锗丰富得多(仅次于氧)。后来，人们也开始使用以砷化镓为代表的化合物来制造半导体晶体管。砷化镓的电子迁移率为硅的5倍，用它制造的晶体管能够达到较高的工作频率。
目前，多晶硅发射极已经被用来提高晶体管的高频和微波功率。因为使用多晶硅发射极工艺可以形成较浅的发射结和较窄的基区宽度，较浅的发射结和基区结能够实现短的渡越时间和小的寄生电容，从而优化了双极晶体管的发射效率和优异的高频性能。然而，在该已知器件中使用的至少两个晶体管的结构以及它们使用金属总线的电连接具有器件的尺寸大、器件电容量增加等问题存在。在实际应用中解决电路内部电磁脉冲的方案主要是给电路输入端并接两个钳位PN结，将高压大电流的电磁脉冲信号传导至电源端从而避免晶体管损伤，但这种方法只是通过外围电路来抗击电磁脉冲EMP(electromagneticpulse)，晶体管的耐压值并没有提高，并不能从整体上提高晶体管耐压特性；同时，传统的SiGe基双极晶体管制作工艺也比较复杂，成品率不高。
发明内容
本发明目的在于针对上述现有技术的不足，提出一种NPN功率SiGe双极晶体管及其制作方法，主要解决传统双极晶体管击穿电压不高、耐压值低且制作工艺复杂的问题。通过引入单轴张应力、在孔径层旁边增加电流阻挡层、增加基极接触区、降低发射结之上电流集边效应，进而提高集电结的耐压特性和器件的击穿电压以及频率特性，减少工艺复杂度和芯片面积，同时获得更高的器件性能，从而达到在整体上提升晶体管可靠性和实用性的目的。
为达到上述目的，本发明提供如下技术方案：
一种NPN功率SiGe双极晶体管，自下而上包括N+型SiGe衬底1、N-型SiGe漂移区2和圆筒状重掺杂集电区3；
所述重掺杂集电区3的圆筒内N-型SiGe漂移区2上形成外延层4，外延层4上生成孔径层5和对称分布在孔径层5两侧的电流阻挡层6；
所述孔径层5和电流阻挡层6上表面形成嵌入在重掺杂集电区3圆筒内部的基极接触区7，基极接触区7中包含P型基区8和SiGe沟槽；
所述P型基区8为圆柱形，其中包含圆环状的N+发射区9；且在双极型器件的基区8和发射区9植入了SiGe应力源，用于对发射区和基区施加单轴压应力；
所述SiGe沟槽与N+发射区9结深相同。
一种NPN功率SiGe双极晶体管的制作方法，实现步骤包括：
S1、在N+型SiGe衬底1上外延N-型SiGe半导体材料，形成N-型SiGe漂移层2；
S2、在真空条件下，通过化学气相淀积在N-型SiGe漂移层2上生成N型高浓度掺杂的重掺杂集电区3；
S3、在重掺杂集电区3中进行离子注入，然后旋涂光刻胶，利用光刻机进行曝光，做出重掺杂区域的圆筒状图形；然后，通过离子注入将杂质选择性的掺杂到该圆筒状底部的圆形区域，形成器件的外延层4，再去除残余的光刻胶；
S4、在外延层4上外延N型SiGe半导体材料，形成厚度为1～2μm、掺杂浓度1×1015cm-3～1×1017cm-3的N型SiGe孔径层5；
S5、在N型SiGe孔径层5上制作掩膜，利用该掩膜在N型SiGe孔径层的两侧位置注入剂量为1×1014cm-2～1×1015cm-2的P型杂质，制作厚度与孔径层相同、宽度为0.3～1μm的两个电流阻挡层6；
S6、在真空条件下，通过化学气相淀积在N型SiGe孔径层5与电流阻挡层6上方生成浓度大于外延层4的基极接触区7，在基极接触区7中通过离子注入工艺注入硼离子，形成圆形基区8；
S7、通过离子注入工艺，在基区8中注入磷离子，形成圆环状发射区9，并通过刻蚀、淀积SiGe材料在基区8和发射区9植入SiGe应力源；
S8、在器件最上方淀积一层SiGe半导体材料，然后光刻形成重掺杂集电区3、基区8和发射区9的接触孔，最后经金属布线工艺形成电极；
S9、使用等离子体增强化学气相沉淀技术，淀积绝缘介质材料，形成保护层，用于保护器件。
本发明器件与现有技术相比，具有以下优点：
第一、由于本发明设计的双极型器件部分在发射区和基区引入了单轴张应力，从而提高了器件的频率特性。
第二、本发明通过调整电流阻挡层和基极接触区耗尽层的尺寸和掺杂浓度，使电流阻挡层与孔径层交界面下方附近的电场峰值与漂流层内的电场峰值相等，且小于SiGe基宽禁带半导体的击穿电场，当器件承担集电极-基极反偏电压时，通过基极接触区耗尽层夹断来保护基区，能够有效提升器件的集电极-基极击穿电压，从而提高了器件的击穿电压。
第三、由于本发明设计的双极型器件不会对器件中的半导体材料产生损伤，而且制作工艺简单、易于实现，避免了采用SiGe基电流孔径双极晶体管器件结构带来的工艺复杂化问题，从而大大提高了器件的成品率。
附图说明
图1是本发明器件的剖面结构示意图；
图2是本发明器件的制作工艺流程示意图。
具体实施方式
下面结合具体实施方式对本发明作进一步详细说明，但本发明的保护范围并不限于所述内容。
实施例一：参照图1，本发明提出的一种NPN功率SiGe双极晶体管是基于SiGe基宽禁带半导体结构，其包括：N+型SiGe衬底1，N-型SiGe漂移区2，重掺杂集电区3，外延层4，孔径层5，电流阻挡层6，基极接触区7，P型SiGe基区8以及N+发射区9。
所述N+型SiGe衬底1、N-型SiGe漂移区2和圆筒状重掺杂集电区3自下而上分布；
所述重掺杂集电区3的圆筒内N-型SiGe漂移区2上形成外延层4，外延层4上生成孔径层5和对称分布在孔径层5两侧的电流阻挡层6；本实施例中，衬底的电阻率为ρ＝0.0045hm·cm，外延层的电阻率为ρ＝100hm·cm，厚度为10～20um；重掺杂集电区3的掺杂深度小于发射极-基极p-n结区的深度。
所述孔径层5和电流阻挡层6上表面形成嵌入在重掺杂集电区3圆筒内部的基极接触区7，基极接触区7中包含P型基区8和SiGe沟槽；基极接触区7嵌入外延层中的深度h≥1μm；
所述P型基区8为圆柱形，其中包含圆环状的N+发射区9；且在双极型器件的基区8和发射区9植入了SiGe应力源，用于对发射区和基区施加单轴压应力；在双极型器件的基区8和发射区9植入SiGe应力源是通过刻蚀并淀积SiGe材料实现，对发射区和基区施加单轴压应力目的是改变器件的能带结构，增强载流子的迁移率，提高器件的特征频率，同时减小器件的面积。
所述SiGe沟槽与N+发射区9结深相同；
由图1可以看出，这里的SiGe沟槽与重掺杂集电区3、基区8之间均间隔有基极接触区7，其两两之间不接触。
所述基区8与基极接触区7电接触，重掺杂集电区3与漂移区2电接触；外延层4中的掺杂浓度为1×1010cm-3～1×1011cm-3，基极接触区7的掺杂浓度为1×1012cm-3～1×1013cm-3，重掺杂集电极区3的掺杂浓度为1×1014cm-3～1×1015cm-3。
实施例二：参照图2，本发明提出的一种NPN功率SiGe双极晶体管的制作方法，其制作过程如图2中的S1～S9所示，具体包括如下步骤：
步骤一：在N+型SiGe衬底1上外延N-型SiGe半导体材料，形成N-型SiGe漂移层2；
步骤二：在真空条件下，通过化学气相淀积在N-型SiGe漂移层2上生成N型高浓度掺杂的重掺杂集电区3；
步骤三：在重掺杂集电区3中进行离子注入，然后旋涂光刻胶，利用光刻机进行曝光，做出重掺杂区域的圆筒状图形；然后，通过离子注入将杂质选择性的掺杂到该圆筒状底部的圆形区域，形成器件的外延层4，再去除残余的光刻胶；
步骤四：在外延层4上外延N型SiGe半导体材料，形成厚度为1～2μm、掺杂浓度1×1015cm-3～1×1017cm-3的N型SiGe孔径层5；
步骤五：在N型SiGe孔径层5上制作掩膜，利用该掩膜在N型SiGe孔径层的两侧位置注入剂量为1×1014cm-2～1×1015cm-2的P型杂质，制作厚度与孔径层相同、宽度为0.3～1μm的两个电流阻挡层6；
步骤六：在真空条件下，通过化学气相淀积在N型SiGe孔径层5与电流阻挡层6上方生成浓度大于外延层4的基极接触区7，在基极接触区7中通过离子注入工艺注入硼离子，形成圆形基区8；所述注入硼离子的浓度为1×1016cm-3～1×1017cm-3；
步骤七：通过离子注入工艺，在基区8中注入磷离子，形成圆环状发射区9，并通过刻蚀、淀积SiGe材料在基区8和发射区9植入SiGe应力源；所述注入磷离子的浓度为1×1017cm-3～1×1018cm-3；
步骤八：在器件最上方淀积一层SiGe半导体材料，然后光刻形成重掺杂集电区3、基区8和发射区9的接触孔，最后经金属布线工艺形成电极；
步骤九：使用等离子体增强化学气相沉淀技术，淀积绝缘介质材料，形成保护层，用于保护器件。这里用于保护层的绝缘介质材料可以是SiO2、Al2O3、TiO2等绝缘介质材料中的任意一种。
实施例三：本实施例中的NPN功率SiGe双极晶体管制作方法步骤同实施例二，下面选定具体参数、元素、保护层材料(选择制作外延层的掺杂元素为磷，保护层材料为SiO2)对实现过程做进一步描述：
步骤a)：在N+型SiGe衬底上外延N-型SiGe半导体材料，形成N-型SiGe漂移层。在温度为800℃，压强为30Torr的条件下，以SiH4为掺杂源，使用化学气相沉淀技术，在N+型SiGe衬底上外延厚度为30μm、掺杂浓度为1×1010cm-3的N-型SiGe漂移层。
步骤b)：在真空条件下，通过化学气相淀积在N-型SiGe漂移层上生成N型高浓度掺杂的重掺杂集电区；
步骤c)：在重掺杂集电区中进行离子注入，重掺杂集电极区的掺杂浓度为1×1014cm-3～1×1015cm-3；然后旋涂光刻胶，利用光刻机进行曝光，做出重掺杂区域的圆筒状图形；然后，通过离子注入将杂质磷元素选择性的掺杂到该圆筒状底部的圆形区域，具体在温度为800℃，压强为30Torr的条件下，以磷作为掺杂元素，通过化学气相淀积生成厚度为3μm的N型低浓度掺杂的外延层，外延层中的掺杂浓度为1×1010cm-3～1×1011cm-3；形成器件的外延层，再去除残余的光刻胶；
步骤d)：在外延层上外延N型SiGe半导体材料，使用化学气相沉淀技术，形成厚度为1～2μm、掺杂浓度1×1015cm-3的N型SiGe孔径层；
步骤e)：在N型SiGe孔径电流阻挡层上制作掩膜，使用离子注入技术，利用该掩膜在N型SiGe孔径层的两侧位置注入剂量为1×1014cm-2～1×1015cm-2的P型杂质，制作厚度为1～2μm，宽度为0.3～1μm的两个电流阻挡层。
步骤f)：在孔径层上方外延形成基极接触区，基极接触区的掺杂浓度为1×1012cm-3～1×1013cm-3。然后通过离子注入工艺，在圆筒内外延层中注入硼离子，注入硼离子的浓度为1×1016cm-3～1×1017cm-3，形成圆形基区；
步骤g)：通过离子注入工艺，在基区中注入磷离子，注入磷离子的浓度为1×1017cm-3～1×1018cm-3，形成圆环状发射区；
步骤h)：器件最上方淀积一层SiGe半导体材料，然后光刻形成重掺杂集电区、基区和发射区的接触孔，最后经金属布线工艺形成电极。
步骤i)：使用等离子体增强化学气相沉淀技术，淀积SiO2绝缘介质材料，形成SiO2保护层，用于保护器件。
实施例四：本实施例中的NPN功率SiGe双极晶体管制作方法步骤同实施例二，下面选定具体参数、元素、保护层材料(选择制作外延层的掺杂元素为砷，保护层材料为Al2O2)对实现过程做进一步描述：
步骤A)：在N+型SiGe衬底上外延N-型SiGe半导体材料，形成N-型SiGe漂移层。在温度为800℃，压强为30Torr的条件下，以SiH4为掺杂源，使用化学气相沉淀技术，在N+型SiGe衬底上外延厚度为30μm、掺杂浓度为1×1010cm-3的N-型SiGe漂移层。
步骤B)：在真空条件下，通过化学气相淀积在N-型SiGe漂移层上生成N型高浓度掺杂的重掺杂集电区；
步骤C)：在重掺杂集电区中进行离子注入，重掺杂集电极区的掺杂浓度为1×1014cm-3～1×1015cm-3；然后旋涂光刻胶，利用光刻机进行曝光，做出重掺杂区域的圆筒状图形；然后，通过离子注入将杂质磷元素选择性的掺杂到该圆筒状底部的圆形区域，具体在温度为800℃，压强为30Torr的条件下，以砷作为掺杂元素，通过化学气相淀积生成厚度为3μm的N型低浓度掺杂的外延层，外延层中的掺杂浓度为1×1010cm-3；形成器件的外延层，再去除残余的光刻胶；
步骤D)：在外延层上外延N型SiGe半导体材料，使用化学气相沉淀技术，形成厚度为1～2μm、掺杂浓度1×1016cm-3的N型SiGe孔径层；
步骤E)：在N型SiGe孔径电流阻挡层上制作掩膜，使用离子注入技术，利用该掩膜在N型SiGe孔径层的两侧位置注入剂量为1×1014cm-2～1×1015cm-2的P型杂质，制作厚度为1～2μm，宽度为0.3～1μm的两个电流阻挡层。
步骤F)：在孔径层上方外延形成基极接触区，基极接触区的掺杂浓度为1×1012cm-3～1×1013cm-3。然后通过离子注入工艺，在圆筒内外延层中注入硼离子，注入硼离子的浓度为1×1016cm-3～1×1017cm-3，形成圆形基区；
步骤G)：通过离子注入工艺，在基区中注入磷离子，注入磷离子的浓度为1×1017cm-3～1×1018cm-3，形成圆环状发射区；
步骤H)：器件最上方淀积一层SiGe半导体材料，然后光刻形成重掺杂集电区、基区和发射区的接触孔，最后经金属布线工艺形成电极。
步骤I)：使用等离子体增强化学气相沉淀技术，淀积Al2O2绝缘介质材料，形成Al2O2保护层，用于保护器件。
实施例五：本实施例中的NPN功率SiGe双极晶体管制作方法步骤同实施例二，下面选定具体参数、元素、保护层材料(选择制作外延层的掺杂元素为砷，保护层材料为SiO2)对实现过程做进一步描述：
步骤1)：在N+型SiGe衬底上外延N-型SiGe半导体材料，形成N-型SiGe漂移层。在温度为800℃，压强为30Torr的条件下，以SiH4为掺杂源，使用化学气相沉淀技术，在N+型SiGe衬底上外延厚度为30μm、掺杂浓度为1×1010cm-3的N-型SiGe漂移层。
步骤2)：在真空条件下，通过化学气相淀积在N-型SiGe漂移层上生成N型高浓度掺杂的重掺杂集电区；
步骤3)：在重掺杂集电区中进行离子注入，重掺杂集电极区的掺杂浓度为1×1014cm-3～1×1015cm-3；然后旋涂光刻胶，利用光刻机进行曝光，做出重掺杂区域的圆筒状图形；然后，通过离子注入将杂质磷元素选择性的掺杂到该圆筒状底部的圆形区域，具体在温度为800℃，压强为30Torr的条件下，以砷作为掺杂元素，通过化学气相淀积生成厚度为3μm的N型低浓度掺杂的外延层，外延层中的掺杂浓度为1×1011cm-3；形成器件的外延层，再去除残余的光刻胶；
步骤4)：在外延层上外延N型SiGe半导体材料，使用化学气相沉淀技术，形成厚度为1～2μm、掺杂浓度1×1017cm-3的N型SiGe孔径层；
步骤5)：在N型SiGe孔径电流阻挡层上制作掩膜，使用离子注入技术，利用该掩膜在N型SiGe孔径层的两侧位置注入剂量为1×1014cm-2～1×1015cm-2的P型杂质，制作厚度为1～2μm，宽度为0.3～1μm的两个电流阻挡层。
步骤6)：在孔径层上方外延形成基极接触区，基极接触区的掺杂浓度为1×1012cm-3～1×1013cm-3。然后通过离子注入工艺，在圆筒内外延层中注入硼离子，注入硼离子的浓度为1×1016cm-3～1×1017cm-3，形成圆形基区；
步骤7)：通过离子注入工艺，在基区中注入磷离子，注入磷离子的浓度为1×1017cm-3～1×1018cm-3，形成圆环状发射区；
步骤8)：器件最上方淀积一层SiGe半导体材料，然后光刻形成重掺杂集电区、基区和发射区的接触孔，最后经金属布线工艺形成电极。
步骤9)：使用等离子体增强化学气相沉淀技术，淀积SiO2绝缘介质材料，形成SiO2保护层，用于保护器件。
本发明公开的双极晶体管器件包括：N+型SiGe衬底，N-型SiGe漂移区，重掺杂集电区，外延层，孔径层，电流阻挡层，基极接触区，P型SiGe基区以及N+发射区；首先在N+型SiGe衬底上外延N-型SiGe半导体材料形成漂移层，然后在其上通过化学气相淀积形成外延层，再采用离子注入形成重掺杂集电区，外延N型SiGe半导体材料形成孔径层并利用掩膜在其左右两侧制作电流阻挡层，最后在基极接触区通过注入不同离子形成基区与发射区，在其上表面制作电极并使用等离子体增强化学气相沉淀技术形成保护层，得到SiGe双极晶体管。重掺杂集电区中形成N掺杂区，该N掺杂区形成NPN晶体管的集电极。基极接触区能够形成较深的基极接触区耗尽层，当器件承担集电极-基极反偏电压时，通过基极接触区耗尽层夹断来保护基区。本发明能够有效提高集电结的耐压特性、器件的击穿电压及频率特性，且制作工艺简单、易于实现。
本发明未详细说明部分属于本领域技术人员公知常识。
以上描述仅是本发明的几个具体实例，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种NPN功率SiGe双极晶体管，其特征在于：自下而上包括N+型SiGe衬底(1)、N-型SiGe漂移区(2)和圆筒状重掺杂集电区(3)；
所述重掺杂集电区(3)的圆筒内N-型SiGe漂移区(2)上形成外延层(4)，外延层(4)上生成孔径层(5)和对称分布在孔径层(5)两侧的电流阻挡层(6)；
所述孔径层(5)和电流阻挡层(6)上表面形成嵌入在重掺杂集电区(3)圆筒内部的基极接触区(7)，基极接触区(7)中包含P型基区(8)和SiGe沟槽；
所述P型基区(8)为圆柱形，其中包含圆环状的N+发射区(9)；且在双极型器件的基区(8)和发射区(9)植入了SiGe应力源，用于对发射区和基区施加单轴压应力；
所述SiGe沟槽与N+发射区(9)结深相同。
2.如权利要求1所述的双极晶体管，其特征在于：所述在双极型器件的基区(8)和发射区(9)植入SiGe应力源，是通过刻蚀并淀积SiGe材料实现；对发射区和基区施加单轴压应力目的是改变器件的能带结构，增强载流子的迁移率，提高器件的特征频率，同时减小器件的面积。
3.如权利要求1所述的双极晶体管，其特征在于，所述衬底的电阻率为ρ＝0.0045hm·cm；所述外延层的电阻率为ρ＝100hm·cm，厚度为10～20um。
4.如权利要求1所述的双极晶体管，其特征在于：所述重掺杂集电区(3)的掺杂深度小于发射极-基极p-n结区的深度。
5.如权利要求1所述的双极晶体管，其特征在于：所述基极接触区(7)嵌入外延层中的深度h≥1μm。
6.根据权利要求1所述的双极晶体管，其特征在于：所述基区(8)与基极接触区(7)电接触，所述重掺杂集电区(3)与漂移区(2)电接触。
7.根据权利要求1所述的双极晶体管，其特征在于，所述外延层(4)中的掺杂浓度为1×1010cm-3～1×1011cm-3，基极接触区(7)的掺杂浓度为1×1012cm-3～1×1013cm-3，重掺杂集电极区(3)的掺杂浓度为1×1014cm-3～1×1015cm-3。
8.一种NPN功率SiGe双极晶体管的制作方法，其特征在于，包括如下步骤：
S1、在N+型SiGe衬底(1)上外延N-型SiGe半导体材料，形成N-型SiGe漂移层(2)；
S2、在真空条件下，通过化学气相淀积在N-型SiGe漂移层(2)上生成N型高浓度掺杂的重掺杂集电区(3)；
S3、在重掺杂集电区(3)中进行离子注入，然后旋涂光刻胶，利用光刻机进行曝光，做出重掺杂区域的圆筒状图形；然后，通过离子注入将杂质选择性的掺杂到该圆筒状底部的圆形区域，形成器件的外延层(4)，再去除残余的光刻胶；
S4、在外延层(4)上外延N型SiGe半导体材料，形成厚度为1～2μm、掺杂浓度1×1015cm-3～1×1017cm-3的N型SiGe孔径层(5)；
S5、在N型SiGe孔径层(5)上制作掩膜，利用该掩膜在N型SiGe孔径层的两侧位置注入剂量为1×1014cm-2～1×1015cm-2的P型杂质，制作厚度与孔径层相同、宽度为0.3～1μm的两个电流阻挡层(6)；
S6、在真空条件下，通过化学气相淀积在N型SiGe孔径层(5)与电流阻挡层(6)上方生成浓度大于外延层(4)的基极接触区(7)，在基极接触区(7)中通过离子注入工艺注入硼离子，形成圆形基区(8)；
S7、通过离子注入工艺，在基区(8)中注入磷离子，形成圆环状发射区(9)，并通过刻蚀、淀积SiGe材料在基区(8)和发射区(9)植入SiGe应力源；
S8、在器件最上方淀积一层SiGe半导体材料，然后光刻形成重掺杂集电区(3)、基区(8)和发射区(9)的接触孔，最后经金属布线工艺形成电极；
S9、使用等离子体增强化学气相沉淀技术，淀积绝缘介质材料，形成保护层，用于保护器件。
9.根据权利8所述的制作方法，其特征在于：所述步骤S6中注入硼离子的浓度为1×1016cm-3～1×1017cm-3；所述步骤S7中注入磷离子的浓度为1×1017cm-3～1×1018cm-3。
10.根据权利8所述的制作方法，其特征在于：用于保护层的绝缘介质材料可以是SiO2、Al2O3、TiO2中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111492685.2A CN114188400A (zh) | 2021-12-08 | 2021-12-08 | 一种NPN功率SiGe双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111492685.2A CN114188400A (zh) | 2021-12-08 | 2021-12-08 | 一种NPN功率SiGe双极晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114188400A true CN114188400A (zh) | 2022-03-15 |
Family
ID=80603829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111492685.2A Pending CN114188400A (zh) | 2021-12-08 | 2021-12-08 | 一种NPN功率SiGe双极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114188400A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153973A (zh) * | 2023-04-18 | 2023-05-23 | 微龛(广州)半导体有限公司 | 纵向双极型晶体管及制作方法 |
| CN117995893A (zh) * | 2024-04-07 | 2024-05-07 | 中国电子科技集团公司第五十八研究所 | 一种高压抗核辐射功率晶体管结构及制备方法 |
-
2021
- 2021-12-08 CN CN202111492685.2A patent/CN114188400A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153973A (zh) * | 2023-04-18 | 2023-05-23 | 微龛(广州)半导体有限公司 | 纵向双极型晶体管及制作方法 |
| CN117995893A (zh) * | 2024-04-07 | 2024-05-07 | 中国电子科技集团公司第五十八研究所 | 一种高压抗核辐射功率晶体管结构及制备方法 |
| CN117995893B (zh) * | 2024-04-07 | 2024-05-28 | 中国电子科技集团公司第五十八研究所 | 一种高压抗核辐射功率晶体管结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100683100B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| US20210183995A1 (en) | Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device | |
| JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
| KR101530582B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US8802532B2 (en) | Bipolar transistor and method for manufacturing the same | |
| CN114188400A (zh) | 一种NPN功率SiGe双极晶体管及其制作方法 | |
| WO2018082455A1 (zh) | 功率器件及其制造方法 | |
| KR20020052953A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JP2018152426A (ja) | 半導体装置 | |
| CN108520896B (zh) | 一种耐压双极晶体管及其制作方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| KR101049797B1 (ko) | 고성능 과도전압 방호소자 및 그 제조방법 | |
| JP2014086723A (ja) | 高電圧ダイオード | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| US20220157988A1 (en) | Power semiconductor device and fabrication method thereof | |
| US11469315B2 (en) | Bipolar junction transistor with biased structure between base and emitter regions | |
| CN115458585A (zh) | 半导体器件及其制备方法 | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| CN111584481A (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| US11637192B2 (en) | Metal oxide semiconductor-controlled thyristor device having uniform turn-off characteristic and method of manufacturing the same | |
| CN115911117B (zh) | 一种双极型晶体管结构及其制作方法 | |
| CN116093151B (zh) | 一种双极型晶体管结构及其制作方法 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| US10720517B2 (en) | Horizontal current bipolar transistor with floating field regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |