CN114267718A - 具有埋层结构的碳化硅mps二极管及其制备方法 - Google Patents
具有埋层结构的碳化硅mps二极管及其制备方法 Download PDFInfo
- Publication number
- CN114267718A CN114267718A CN202111528424.1A CN202111528424A CN114267718A CN 114267718 A CN114267718 A CN 114267718A CN 202111528424 A CN202111528424 A CN 202111528424A CN 114267718 A CN114267718 A CN 114267718A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- epitaxial layer
- buried
- diode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开的碳化硅MPS二极管，包括：从下至上叠层设置的阴极欧姆接触电极、碳化硅N+衬底及碳化硅N‑外延层；在碳化硅N‑外延层的顶部形成有两个P+注入区，两个P+注入区分别通过两个P+埋层Ⅱ与两个P+埋层Ⅰ的顶部接触，P+注入区、P+埋层Ⅰ的宽度大于P+埋层Ⅱ；在两个P+注入区的顶部设置有两个欧姆接触电极，在两个欧姆接触电极之间设置肖特基接触电极。利用窄的P+埋层Ⅱ连接P+注入区和P+埋层Ⅰ，在外延层内部增加了PN结比例，消除了MPS二极管正向导通时的snapback现象；同时降低MPS二极管从单极性工作状态到双极性工作状态的转折电压，从而使二极管在较低的正向电流下进入双极性工作状态，使二极管的大电流工作温度降低，拥有更高的抗浪涌电流能力。
Description
技术领域
本发明属于半导体技术领域，更具体地，本发明涉及一种具有埋层结构的碳化硅MPS二极管及其制备方法。
背景技术
第三代宽禁带半导体材料碳化硅凭借自己优良的材料物理和电学特性，例如与硅(Si)材料相比，碳化硅(4H-SiC)具有宽带隙(3倍于Si)、高电子饱和漂移速度(2.5倍于Si)、高热导率(3.3倍于Si)、高临界击穿电场(10倍于Si)等显著优势，可以在高功率密度、高频率和高温下运行，并且在导通和开关时的损耗也更，尤其适合制备耐高压、大功率、抗辐照以及高温可靠性好的半导体功率器件。碳化硅单极型功率整流器基于多数载流子(简称多子)的导电特性，具有开关速度较快、正向开启电压小等特点，其典型代表是肖特基势垒二极管(SBD，Schottky Barrier Diode)和结势垒肖特基二极管(JBS，Junction BarrierSchottky Diode)。SiC JBS二极管在SiC SBD二极管的肖特基结构基础上进行了改进，通过将具有一定宽度间距比的PN结集成在肖特基结构中，显著降低了SBD的反向漏电流，提高了器件的耐压，同时仍然具备和SBD同样的低导通损耗和快开关速度的特性。碳化硅结势垒肖特基二极管作为碳化硅功率器件中最早商业化的产品，如今占据市场份额的数量同样是最多。
二极管应用于开关电源中必须能够抵挡住浪涌电流的冲击，浪涌电流是指电源接通瞬间，流入电源设备的峰值电流。由于输入滤波电容迅速充电，所以该峰值电流远远大于稳态输入电流。普通的SiC JBS二极管的可重复浪涌电流大小可能是稳态工作电流的4～5倍，为了提高SiC JBS器件在开关电源中的可靠性，需要增强二极管的抗浪涌电流能力。所以会在JBS二极管PN结上方制作欧姆接触，形成MPS(Merge-PiN-Schottky)二极管结构。如果采用MPS结构浪涌电流大小可以增加到稳态工作电流的10～13倍。
在MPS二极管中，当肖特基电极产生的多子电子电流横向扩散，使得PN结下方的电压降超过PN结的内建电势时，二级管进入双极性工作状态。因此在没有优化的MPS二极管结构中，施加在PN结上的电压实际上要比施加在器件本身的电压小，所以在双极模式开启前要施加额外的电压。如果这一部分需要施加的额外电压过大，在二极管进入双极性工作状态后，会在正向电流电压特性中观察到snapback现象，即电压会发生滞回，滞回量和施加的额外电压相关。这种现象在多个MPS二极管并联工作时会产生很大的危害，其中一个二极管的正向压降突然降低可能会造成整个电路系统的崩溃，所以snapback现象的消除至关重要。
在将PN结上方的金半接触制作成欧姆接触形成MPS二极管结构后，浪涌电流能力取决于二极管在双极性工作状态下的电流大小。对于MPS二极管来说，浪涌电流冲击下二极管的PN结会导通，从而使二极管工作在双极性状态下，发生电导调制效应，降低二极管的导通电阻和工作温度，提高器件的抗浪涌电流能力。然而常规结构的MPS二极管正常工作状态是肖特基结电流占主导地位。为了保证在正常工作下的工作电流满足要求，通常PN结面积占芯片总面积比例较小，由于PN结面积占芯片总面积比例较小导致PN结导通电压大，在浪涌电流冲击下PN结并未导通，造成二极管提前失效。
发明内容
本发明提供一种具有埋层结构的碳化硅MPS二极管，旨在改善上述问题。
本发明是这样实现的，一种具有埋层结构的碳化硅MPS二极管，所述碳化硅MPS二极管包括：
从下至上叠层设置的阴极欧姆接触电极、碳化硅N+衬底及碳化硅N-外延层，在碳化硅N-外延层的顶部形成两个P+注入区，两个P+注入区的底部与两个P+埋层Ⅱ的顶部接触，两个P+埋层Ⅱ的底部与两个P+埋层Ⅰ的顶部接触，P+注入区、P+埋层Ⅰ的宽度大于P+埋层Ⅱ；
在两个P+注入区的顶部设置有两个欧姆接触电极，在两个欧姆接触电极之间设置肖特基接触电极。
进一步的，碳化硅N-外延层从下至上依次由碳化硅N-外延层Ⅰ、碳化硅N-外延层Ⅱ及碳化硅N-外延层Ⅲ组成；
其中，碳化硅N-外延层Ⅰ位于碳化硅N+衬底上，两个P+埋层Ⅰ位于碳化硅N-外延层Ⅰ的顶部；两个P+埋层Ⅱ位于碳化硅N-外延层Ⅱ；两个P+注入区位于碳化硅N-外延层Ⅲ。
进一步的，碳化硅N-外延层Ⅰ、碳化硅N-外延层Ⅱ及碳化硅N-外延层Ⅲ的掺杂浓度相同。
进一步的，P+注入区的宽度与P+埋层Ⅰ的宽度相等，P+注入区的宽度大于P+埋层Ⅱ的宽度。
进一步的，P+注入区的深度与P+埋层Ⅰ的深度相等，P+注入区的深度小于P+埋层Ⅱ的深度。
进一步的，P+注入区、P+埋层Ⅰ及P+埋层Ⅱ的掺杂浓度相等。
进一步的，P+埋层Ⅰ位于碳化硅N-外延层的中间位置。
本发明是这样实现的，一种具有埋层结构的碳化硅MPS二极管制备方法，所述方法具体包括如下步骤：
步骤1：在碳化硅N+衬底外延生长碳化硅N-外延层Ⅰ，对N-外延层Ⅰ进行P+离子注入，形成两个P+埋层Ⅰ；
步骤2：在N-外延层Ⅰ上二次外延生长碳化硅N-外延层Ⅱ，对碳化硅N-外延层Ⅱ进行P+离子注入，形成两个P+埋层Ⅱ；
步骤3：在碳化硅N-外延层Ⅱ上二次外延生长碳化硅N-外延层Ⅲ，对碳化硅N-外延层Ⅲ进行P+离子注入，形成两个P+注入区；
步骤4：在两个P+离子注区的上方分别制备两个欧姆接触电极，在碳化硅N+衬底的背面制备欧姆接触电极；
步骤5：在两个欧姆接触电极之间制备肖特基接触电极。
本发明通过利用窄的P+埋层Ⅱ(6)将P+注入区(3)与P+埋层Ⅰ(7)连接起来，在外延层内部增加了PN结比例，消除了MPS二极管正向导通时的snapback现象；同时降低MPS二极管从单极性工作状态到双极性工作状态的转折电压，从而使二极管在较低的正向电流下进入双极性工作状态，使二极管的大电流工作温度降低，拥有更高的抗浪涌电流能力。同时埋层结构增强了MPS二极管中PN结的少子注入和电导调制效应，进一步降低了二极管的导通电阻，提高了二极管的抗浪涌电流能力。
附图说明
图1为本发明提供的具有埋层结构的碳化硅MPS二极管的结构示意图；
图2为本发明实施例提供的具有埋层结构的碳化硅MPS二极管制备方法的流程图；
图3为本发明实施例提供的传统MPS二极管的结构示意图；
图4为本发明实施例提供的双极性模式开启时的正向电压电流曲线对比图；
图5为本发明实施例提供的正向电压和器件温度的关系曲线对比图；
图6为本发明实施例提供的正弦电流波形下温度曲线对比图；
图7为本发明实施例提供的N-外延层体内(深度4μm)处空穴浓度随器件宽度分布曲线对比图；
1.碳化硅N+衬底、2.碳化硅N-外延层、3.P+注入区、4欧姆接触电极、5.肖特基接触电极、6.P+埋层Ⅱ、7.P+埋层Ⅰ、8.阴极欧姆接触电极。
具体实施方式
下面对照附图，通过对实施例的描述，对本发明的具体实施方式作进一步详细的说明，以帮助本领域的技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
图1为本发明提供的具有埋层结构的碳化硅MPS二极管的结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。
该碳化硅MPS二极管包括：
从下至上叠层设置的阴极欧姆接触电极(8)、碳化硅N+衬底(1)及碳化硅N-外延层(2)；
在碳化硅N-外延层(2)的顶部形成有两个P+注入区(3)，两个P+注入区(3)的底部与两个P+埋层Ⅱ(6)的顶部接触，两个P+埋层Ⅱ(6)的底部与两个P+埋层Ⅰ(7)的顶部接触，P+注入区(3)、P+埋层Ⅰ(7)的宽度大于P+埋层Ⅱ(6)；
在两个P+注入区(3)的顶部设置有两个欧姆接触电极(4)，在两个欧姆接触电极(4)之间设置肖特基接触电极(5)。
下面给出碳化硅MPS二极管的一种具体结构参数，碳化硅MPS二极管的结构参数包括但不限于下列结构参数，具体如下：
碳化硅N+衬底层(1)厚度为180微米，掺杂浓度为1E20cm-3，碳化硅N-外延层(2)的掺杂浓度为1E16cm-3，厚度为6微米；P+注入区(3)的宽度为3微米，P+埋层Ⅱ(6)的宽度为1微米，P+埋层(7)的宽度为大于1微米，小于等于3微米；欧姆接触电极4采用金属Ni制备，肖特基接触电极5采用金属Ti合金制备。
此外，本专利中的P+注入区(3)、P+埋层Ⅱ(6)及P+埋层(7)的深度(结深)是指叠层延伸方向上的厚度，P+注入区(3)、P+埋层Ⅱ(6)及P+埋层(7)的宽度是指垂直于叠层延伸方向上的长度。
在本发明实施例中，碳化硅N-外延层从下至上依次由碳化硅N-外延层Ⅰ、碳化硅N-外延层Ⅱ及碳化硅N-外延层Ⅲ组成，其中，碳化硅N-外延层Ⅰ位于碳化硅N+衬底(1)上，两个P+埋层Ⅰ(7)位于碳化硅N-外延层Ⅰ的顶部；两个P+埋层Ⅱ(6)位于碳化硅N-外延层Ⅱ；两个P+注入区(3)位于碳化硅N-外延层Ⅲ。
下面给出碳化硅MPS二极管的一种具体结构参数，碳化硅MPS二极管的结构参数包括但不限于下列结构参数，具体如下：
碳化硅N+衬底层(1)厚度为180微米，掺杂浓度为1E20cm-3，碳化硅N-外延层Ⅰ、碳化硅N-外延层Ⅱ及碳化硅N-外延层Ⅲ的掺杂浓度为1E16cm-3，厚度为6微米；P+注入区(3)的宽度为3微米，P+埋层Ⅱ(6)的宽度为1微米，P+埋层Ⅰ(7)的宽度为大于1微米，小于等于3微米；欧姆接触电极4采用金属Ni制备，肖特基接触电极5采用金属Ti合金制备。
在本发明实施例中，P+注入区(3)的宽度与P+埋层Ⅰ(7)的宽度相等，P+注入区(3)的宽度大于P+埋层Ⅱ(6)的宽度。
下面给出碳化硅MPS二极管的一种具体结构参数，碳化硅MPS二极管的结构参数包括但不限于下列结构参数，具体如下：
碳化硅N+衬底层(1)厚度为180微米，掺杂浓度为1E20cm-3，碳化硅N-外延层(2)的掺杂浓度为1E16cm-3，厚度为6微米；P+注入区(3)的宽度为3微米，P+埋层Ⅱ(6)的宽度为1微米，P+埋层Ⅰ(7)的宽度为3微米；欧姆接触电极4采用金属Ni制备，肖特基接触电极5采用金属Ti合金制备。
在本发明实施例中，P+注入区(3)的深度与P+埋层Ⅰ(7)的深度相等，P+注入区(3)的深度小于P+埋层Ⅱ(6)的深度。
下面给出碳化硅MPS二极管的一种具体结构参数，碳化硅MPS二极管的结构参数包括但不限于下列结构参数，具体如下：
碳化硅N+衬底层(1)厚度为180微米，掺杂浓度为1E20cm-3，碳化硅N-外延层(2)的掺杂浓度为1E16cm-3，厚度为6微米；P+注入区(3)的宽度为3微米，结深(深度)为0.6微米，两个P+注入区(3)的间距为4微米，P+埋层Ⅱ(6)的宽度为1微米，结深(深度)为2.4微米，P+埋层Ⅰ(7)的宽度为3微米，结深(深度)为0.6微米，两个P+埋层Ⅰ(7)的间距为4微米；欧姆接触电极4采用金属Ni制备，肖特基接触电极5采用金属Ti合金制备。
在本发明实施例中，P+注入区(3)、P+埋层Ⅰ(7)及P+埋层Ⅱ(6)三者的掺杂浓度相等。
下面给出碳化硅MPS二极管的一种具体结构参数，碳化硅MPS二极管的结构参数包括但不限于下列结构参数，具体如下：
碳化硅N+衬底层(1)厚度为180微米，掺杂浓度为1E20cm-3，碳化硅N-外延层(2)的掺杂浓度为1E16cm-3，厚度为6微米；P+注入区(3)掺杂浓度为5E19cm-3，宽度为3微米，结深(深度)为0.6微米，两个P+注入区(3)的间距为4微米，P+埋层Ⅱ(6)掺杂浓度为5E19cm-3，宽度为1微米，结深(深度)为2.4微米，P+埋层Ⅰ(7)掺杂浓度为5E19cm-3，宽度为3微米，结深(深度)为0.6微米，两个P+埋层Ⅰ(7)的间距为4微米；欧姆接触电极4采用金属Ni制备，肖特基接触电极5采用金属Ti合金制备。
在本发明实施例中，碳化硅N-外延层Ⅰ、碳化硅N-外延层Ⅱ及碳化硅N-外延层Ⅲ三者的掺杂浓度相同，P+埋层Ⅰ(7)位于碳化硅N-外延层的中间位置。
图2为本发明实施例提供的具有埋层结构的碳化硅MPS二极管制备方法的流程图，该方法具体包括如下步骤：
步骤1：在碳化硅N+衬底(1)外延生长碳化硅N-外延层Ⅰ，碳化硅N-外延层Ⅰ的厚度为3μm；
步骤2：在N-外延层Ⅰ进行P+离子注入，注入Al离子，形成两个P+埋层Ⅰ(7)，注入深度为0.6μm；
步骤3：在N-外延层Ⅰ上二次外延生长碳化硅N-外延层Ⅱ，碳化硅N-外延层Ⅰ的厚度为2μm；
步骤4：在碳化硅N-外延层Ⅱ进行P+离子注入，注入Al离子，形成两个P+埋层Ⅱ(6)，注入深度为2.4μm，；
步骤5：在碳化硅N-外延层Ⅱ上二次外延生长碳化硅N-外延层Ⅲ，碳化硅N-外延层Ⅲ的厚度为1μm；
步骤6：在碳化硅N-外延层Ⅲ进行P+离子注入，注入Al离子，形成两个P+注入区(3)，注入深度为0.6μm；
步骤7：在两个P+离子注区(3)的上方分别制备两个欧姆接触电极(4)，在碳化硅N+衬底(1)的背面制备欧姆接触电极(8)；
步骤8：在两个欧姆接触电极(4)之间制备肖特基接触电极(5)。
本发明通过利用窄的P+埋层Ⅱ(6)将P+注入区(3)与P+埋层Ⅰ(7)连接起来，在外延层内部增加了PN结比例，消除了MPS二极管正向导通时的snapback现象；同时降低MPS二极管从单极性工作状态到双极性工作状态的转折电压，从而使二极管在较低的正向电流下进入双极性工作状态，使二极管的大电流工作温度降低，拥有更高的抗浪涌电流能力。同时埋层结构增强了MPS二极管中PN结的少子注入和电导调制效应，进一步降低了二极管的导通电阻，提高了二极管的抗浪涌电流能力。
采用TCAD软件Silvaco搭建如图1、图3的器件结构，在二极管肖特基电极(5)上施加正向电压，得到正向电压和正向电流的关系曲线，如图4所示。方形图例曲线为常规SiCMPS二极管(即图3，简称普通结构)的正向电流曲线，三角形图例曲线为本专利实施例的MPS二极管(图1，简称专利结构)正向电流曲线。
从图4可以得到，如图3所示的传统MPS二极管在双极性模式开启时(4.1V)正向电压电流曲线有明显的滞回现象，即snapback现象的发生；而本专利实施例的具有埋层结构的MPS二极管在双极性模式开启时(3.3V)没有snapback现象的发生，可以有效说明本专利结构可以有效消除未优化的MPS二极管的snapback现象。
从图4可以得到，如图3所示的传统MPS二极管在10A下正向导通电压为1.29V，PN结导通电压为4.1V，此时电流为68A；得到本发明实施例的MPS二极管在10A下正向导通电压为1.39V，PN结导通电压为3.3V，此时电流为48A。可见本发明实施例的具有埋层结构的碳化硅MPS二极管PN结导通电压相对于第一种传统MPS二极管降低了约20％，并且在更低的正向电流下即可进入双极性工作模式。而在10A常规工作电流下本专利实施例的导通压降仅增加0.1V，即工作导通压降并没有因为P+的埋层设置提高太多。
采用TCAD软件Silvaco搭建如图1、图3的器件结构，在二极管肖特基电极5上施加正向电压，得到正向电压和器件温度的关系曲线，如图5所示。方形图例曲线为常规SiC MPS二极管的电压-温度曲线，圆形图例曲线为本专利实施例的MPS二极管电压-温度曲线。从图5可以得到，传统MPS二极管在双极性模式开启后器件温度大于本专利实施例的器件温度，说明本专利结构有效增强了少子注入和电导调制效应，降低了二极管在大电流下的导通电阻和温度，有效增强了二极管的抗浪涌电流能力。
采用TCAD软件Silvaco搭建如图1、图3的器件结构，在二极管肖特基电极5上施加周期为10ms的电流正弦波形，模拟常规浪涌电流测试情况，得到二极管的温度随时间变化曲线。由传统MPS二极管和本发明实施例的MPS二极管的在周期为10ms峰值为115A的正弦电流波形下温度曲线可知，如图6所示，方形图例曲线为常规SiC MPS二极管在115A电流下温度曲线，三角形曲线为本专利实施例的MPS二极管温度曲线。可以看出实施例的MPS二极管峰值温度为583K，而传统MPS二极管的峰值温度达到654K，此时传统结构MPS二极管由于温度超过Al引线熔点已经失效，而本专利实施例的MPS二极管尚未失效。可以看出本专利实施例的MPS二极管在大电流下有更低的芯片温度，抗浪涌电流能力强。
采用TCAD软件Silvaco搭建如图1、图3的器件结构，在二极管肖特基电极5上施加100A的正向电流，得到二极管N-外延层体内(深度4μm)处空穴浓度随器件宽度分布曲线，如图7所示。圆形图例曲线为常规SiC MPS二极管的空穴浓度曲线，方形曲线为本专利实施例的MPS的空穴浓度曲线。可以看出100A下实施例的MPS二极管在外延层内的空穴浓度远远大于传统MPS二极管的空穴浓度，这有效说明了本专利结构增强了PN结的少子注入，增强了MPS的电导调制效应，从而使二极管有更强的抗浪涌电流能力。
上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。
Claims (8)
1.一种具有埋层结构的碳化硅MPS二极管，其特征在于，所述碳化硅MPS二极管包括：
从下至上叠层设置的阴极欧姆接触电极、碳化硅N+衬底及碳化硅N-外延层；在碳化硅N-外延层的顶部形成两个P+注入区，两个P+注入区的底部与两个P+埋层Ⅱ的顶部接触，两个P+埋层Ⅱ的底部与两个P+埋层Ⅰ的顶部接触，P+注入区、P+埋层Ⅰ的宽度大于P+埋层Ⅱ；
在两个P+注入区的顶部设置有两个欧姆接触电极，在两个欧姆接触电极之间设置肖特基接触电极。
2.如权利要求1所述具有埋层结构的碳化硅MPS二极管，其特征在于，碳化硅N-外延层从下至上依次由碳化硅N-外延层Ⅰ、碳化硅N-外延层Ⅱ及碳化硅N-外延层Ⅲ组成；
其中，碳化硅N-外延层Ⅰ位于碳化硅N+衬底上，两个P+埋层Ⅰ位于碳化硅N-外延层Ⅰ的顶部；两个P+埋层Ⅱ位于碳化硅N-外延层Ⅱ；两个P+注入区位于碳化硅N-外延层Ⅲ。
3.如权利要求2所述具有埋层结构的碳化硅MPS二极管，其特征在于，碳化硅N-外延层Ⅰ、碳化硅N-外延层Ⅱ及碳化硅N-外延层Ⅲ的掺杂浓度相同。
4.如权利要求1或2所述具有埋层结构的碳化硅MPS二极管，其特征在于，P+注入区的宽度与P+埋层Ⅰ的宽度相等，P+注入区的宽度大于P+埋层Ⅱ的宽度。
5.如权利要求1或2所述具有埋层结构的碳化硅MPS二极管，其特征在于，P+注入区的深度与P+埋层Ⅰ的深度相等，P+注入区的深度小于P+埋层Ⅱ的深度。
6.如权利要求1或2所述具有埋层结构的碳化硅MPS二极管，其特征在于，P+注入区、P+埋层Ⅰ及P+埋层Ⅱ的掺杂浓度相等。
7.如权利要求1所述具有埋层结构的碳化硅MPS二极管，其特征在于，P+埋层Ⅰ位于碳化硅N-外延层的中间位置。
8.一种权利要求1至7任一权利要求所述具有埋层结构的碳化硅MPS二极管制备方法，其特征在于，所述方法具体包括如下步骤：
步骤1：在碳化硅N+衬底外延生长碳化硅N-外延层Ⅰ，对N-外延层Ⅰ进行P+离子注入，形成两个P+埋层Ⅰ；
步骤2：在N-外延层Ⅰ上二次外延生长碳化硅N-外延层Ⅱ，对碳化硅N-外延层Ⅱ进行P+离子注入，形成两个P+埋层Ⅱ；
步骤3：在碳化硅N-外延层Ⅱ上二次外延生长碳化硅N-外延层Ⅲ，对碳化硅N-外延层Ⅲ进行P+离子注入，形成两个P+注入区；
步骤4：在两个P+离子注区的上方分别制备两个欧姆接触电极，在碳化硅N+衬底的背面制备欧姆接触电极；
步骤5：在两个欧姆接触电极之间制备肖特基接触电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111528424.1A CN114267718A (zh) | 2021-12-14 | 2021-12-14 | 具有埋层结构的碳化硅mps二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111528424.1A CN114267718A (zh) | 2021-12-14 | 2021-12-14 | 具有埋层结构的碳化硅mps二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114267718A true CN114267718A (zh) | 2022-04-01 |
Family
ID=80827083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111528424.1A Pending CN114267718A (zh) | 2021-12-14 | 2021-12-14 | 具有埋层结构的碳化硅mps二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114267718A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116404034A (zh) * | 2023-06-07 | 2023-07-07 | 西安电子科技大学 | 一种配合浮动结引入片状p沟道的碳化硅功率器件 |
| CN116454138A (zh) * | 2023-06-15 | 2023-07-18 | 西安电子科技大学 | 一种柱状p沟道的碳化硅浮动结二极管及制备方法 |
-
2021
- 2021-12-14 CN CN202111528424.1A patent/CN114267718A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116404034A (zh) * | 2023-06-07 | 2023-07-07 | 西安电子科技大学 | 一种配合浮动结引入片状p沟道的碳化硅功率器件 |
| CN116454138A (zh) * | 2023-06-15 | 2023-07-18 | 西安电子科技大学 | 一种柱状p沟道的碳化硅浮动结二极管及制备方法 |
| CN116454138B (zh) * | 2023-06-15 | 2023-09-08 | 西安电子科技大学 | 一种柱状p沟道的碳化硅浮动结二极管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Singh et al. | SiC power Schottky and PiN diodes | |
| CN101449385B (zh) | 具有浪涌电流保护的半导体器件及其制造方法 | |
| CN104969360B (zh) | 半导体装置 | |
| CN109075214A (zh) | 沟槽mos型肖特基二极管 | |
| JP3968912B2 (ja) | ダイオード | |
| Ryu et al. | 3100 V, asymmetrical, gate turn-off (GTO) thyristors in 4H-SiC | |
| US9070571B2 (en) | Power switching module with reduced oscillation | |
| CN114267718A (zh) | 具有埋层结构的碳化硅mps二极管及其制备方法 | |
| CN102544114B (zh) | 一种积累型槽栅二极管 | |
| KR20080070638A (ko) | Ｓｉｃ-ｐｎ 전력 다이오드 | |
| Yang et al. | Dynamic Switching Characteristics of 1 A Forward Current $\boldsymbol {\beta} $-Ga 2 O 3 Rectifiers | |
| JP6632910B2 (ja) | パワー半導体素子およびそれを用いるパワー半導体モジュール | |
| CN105957864A (zh) | 具有沟槽型mos势垒肖特基二极管的半导体装置 | |
| CN103378093A (zh) | 具有相反极性肖特基二极管场保护环的肖特基二极管 | |
| CN102593154A (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN104916663A (zh) | 半导体装置 | |
| US11195922B2 (en) | Silicon carbide semiconductor device | |
| US8723218B2 (en) | Silicon carbide rectifier | |
| Iwamuro | SiC power device design and fabrication | |
| Wang et al. | Analysis of transient surge current mechanism in SiC MPS diode with the transition region | |
| Donato et al. | Single and repetitive surge current events of 3.3 kV-20 a 4H-SiC JBS rectifiers: The impact of the anode layout | |
| Liang et al. | Monolithic integration of SiC power BJT and small-signal BJTs for power ICs | |
| CN112786708B (zh) | 一种超低vf软快恢复二极管 | |
| CN112216746A (zh) | 碳化硅半导体器件 | |
| CN202167495U (zh) | 一种改进的混合整流二极管结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 241000 1803, building 3, service outsourcing park, Wuhu high tech Industrial Development Zone, Anhui Province Applicant after: Anhui Changfei Advanced Semiconductor Co.,Ltd. Address before: 241000 1803, building 3, service outsourcing park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant before: WUHU QIDI SEMICONDUCTOR Co.,Ltd. |
|
| CB02 | Change of applicant information |