CN103378093A - 具有相反极性肖特基二极管场保护环的肖特基二极管 - Google Patents
具有相反极性肖特基二极管场保护环的肖特基二极管 Download PDFInfo
- Publication number
- CN103378093A CN103378093A CN201310136258XA CN201310136258A CN103378093A CN 103378093 A CN103378093 A CN 103378093A CN 201310136258X A CN201310136258X A CN 201310136258XA CN 201310136258 A CN201310136258 A CN 201310136258A CN 103378093 A CN103378093 A CN 103378093A
- Authority
- CN
- China
- Prior art keywords
- well region
- schottky diode
- guard ring
- conductive layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 239000004065 semiconductor Substances 0.000 claims abstract description 83
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 238000009434 installation Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 claims description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000003032 molecular docking Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 55
- 239000002184 metal Substances 0.000 abstract description 55
- 230000004888 barrier function Effects 0.000 description 13
- 238000012360 testing method Methods 0.000 description 12
- 150000002736 metal compounds Chemical class 0.000 description 7
- 150000003377 silicon compounds Chemical class 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- KMWBBMXGHHLDKL-UHFFFAOYSA-N [AlH3].[Si] Chemical compound [AlH3].[Si] KMWBBMXGHHLDKL-UHFFFAOYSA-N 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
在一个一般方面中，一种设备包含金属或金属硅化物接触层，其安置于半导体衬底的n阱区上以形成主要肖特基二极管。所述设备包含所述半导体衬底的p阱保护环区，其对接所述主要肖特基二极管。所述金属硅化物接触层具有在所述半导体衬底的所述p阱保护环区上延伸的周边部分，且所述p阱保护环区具有掺杂水平，所述掺杂水平建立相对于所述金属硅化物接触层的所述周边部分的功函数差异以形成保护环肖特基二极管。所述保护环肖特基二极管与所述p阱区和所述n阱区的p-n结界面串联，且所述保护环肖特基二极管具有与所述主要肖特基二极管的极性相反的极性。
Description
技术领域
本发明涉及电子半导体装置。特定来说，本发明涉及在半导体衬底上制造的肖特基势垒二极管。
背景技术
肖特基二极管是可在高频、快速切换或其它电子电路中使用的电子组件，例如作为RF混频器或检测器二极管、电力整流器或箝位二极管。肖特基二极管可利用在金属-半导体界面处的整流势垒(即，半导体的多数载流子谱带边缘的能量位置和越过金属-半导体界面的金属费米能级的失配)来用于其操作。肖特基二极管中的传导是通过多数载流子的热离子发射经过势垒来控制。肖特基二极管因此可为多数载流子装置，其具有不受少数载流子效应限制的切换速度。
肖特基二极管可制造为离散组件或并入到集成半导体电路中。典型的肖特基二极管结构可包含金属或金属硅化物导电层，其与半传导层成整流接触。虽然肖特基二极管可具有良好的正向切换特性，但在反向偏置肖特基二极管中，接触层或整流势垒的边缘处的大电场可导致相对低的击穿电压和/或相对不良的泄漏特性。为了解决可能存在的相对大的边缘电场，在常规肖特基二极管结构中，肖特基接触层的边缘放置于场释放保护环(即，扩散的相反掺杂半导体区)上。与金属或金属硅化物导电层成欧姆接触的保护环可改善肖特基二极管的反向击穿特性。然而，保护环可在结构中引入寄生双极结型晶体管。处于动作或作用中状态的寄生双极结型晶体管可使小的射极-基极电流放大以产生相对大的衬底电流，从而使肖特基二极管的正向特性降级。
发明内容
在一个一般方面中，一种设备包含具有绝缘元件的硅衬底，所述绝缘元件对接所述硅衬底的表面区域。n阱区安置于所述硅衬底中。此外，p阱保护环区安置于所述硅衬底中处于所述n阱区与所述绝缘元件之间。导电层(例如，金属硅化物层)安置或放置于所述表面接触区域上。所安置的导电层具有中间部分和边缘部分，所述边缘部分从所述中间部分横向延伸到绝缘元件。所述导电层的所述中间部分与所述硅衬底的所述n阱区形成n型整流接触。所述导电层的所述中间部分与所述n阱区形成n型肖特基二极管。此外，所述导电层的所述边缘部分与p阱保护环区形成p型整流接触。所述p型整流接触对接所述n型整流接触且从所述n型整流接触延伸到所述绝缘元件。所述导电层的所述边缘部分与所述p阱保护环区形成与所述n型肖特基二极管电并联的p型保护环肖特基二极管。
在一般方面中，一种电子装置包含半导体衬底，其具有与由安置于所述半导体衬底上的绝缘元件界定的外部边缘的表面接触区域。所述半导体衬底具有下伏于所述表面接触区域的掺杂阱区和相反掺杂阱区。导电层安置于所述表面接触区域上。所述导电层具有中间部分和边缘部分。所述中间部分和所述边缘部分两者与所述半导体衬底接触。所述边缘部分从所述中间部分横向延伸到所述表面接触区域的所述外部边缘。所述导电层的所述中间部分与所述半导体衬底的所述掺杂阱区形成第一整流接触。所述导电层的所述中间部分与所述掺杂阱区形成主要肖特基二极管。此外，所述导电层的所述边缘部分与所述半导体衬底的所述相反掺杂阱区形成第二整流接触。所述第二整流接触从所述第一整流接触连续地延伸到所述表面接触区域的所述外部边缘。所述导电层的所述边缘部分与所述相反掺杂阱区形成与所述主要肖特基二极管并联且与所述半导体衬底的所述掺杂阱区和所述相反掺杂阱区的p-n结界面串联的保护环肖特基二极管。所述保护环肖特基二极管具有与所述主要肖特基二极管的极性相反的极性。
所述电子装置经配置以使得当所述主要肖特基二极管经正向偏置时，所述保护环肖特基二极管经反向偏置，从而将所述相反掺杂保护环阱区与所述导电接触层电学隔离以抑制所述相反掺杂保护环区、所述掺杂阱区与所述衬底之间的寄生双极结型晶体管动作(例如，放大)。所述电子装置进一步经配置以使得当所述主要肖特基二极管经反向偏置时，所述保护环肖特基二极管自动地经正向偏置，以便使所述掺杂阱区和相反掺杂阱区的所述p-n结界面反向偏置。所述p-n结的此反向偏置抑制所述导电接触层处的边缘电场且增加所述主要肖特基二极管的击穿电压。
在一般方面中，一种方法提供半导体衬底，所述半导体衬底具有与由安置于所述半导体衬底上的绝缘元件描绘的外部边缘的表面接触区域。所述表面接触区域上覆于所述半导体衬底的掺杂阱区和所述半导体衬底的相反掺杂阱区。所述相反掺杂阱区沿着所述表面接触区域的所述外部边缘安放且对接所述半导体衬底的所述掺杂阱区。
所述方法进一步包含在所述表面接触区域上安置导电层。所述导电层具有中间部分和边缘部分。所述表面接触区域中的所述导电层的所述中间部分与所述半导体衬底的所述掺杂阱区成第一整流接触以形成主要肖特基二极管。所述表面接触区域中的所述导电层的所述边缘部分与所述半导体衬底的所述相反掺杂阱区成第二整流接触以形成相反极性保护环肖特基二极管。与所述相反掺杂阱区接触的所述导电层的所述边缘部分从所述导电层的所述中间部分横向延伸直到所述表面接触区域的所述外部边缘。所述相反极性保护环肖特基二极管与所述半导体衬底的所述掺杂阱区和所述相反掺杂阱区的p-n结界面串联。
在附图和以下描述中陈述一个或一个以上实施方案的特征和细节。从描述和图式以及从权利要求书将了解其它特征。
附图说明
图1A和1B说明常规现有技术n型肖特基二极管结构的示意性截面图，其采用高度掺杂p+区作为与二极管阳极成欧姆接触的场释放保护环。
图2A说明根据本文描述的解决方案的原理的具有轻度掺杂p阱场释放保护环的n型肖特基二极管的示意性截面图，所述保护环与二极管阳极成整流接触。
图2B和2C分别说明根据本文描述的解决方案的原理的经配置以用于正向偏置和反向偏置操作的图2A的n型肖特基二极管。
图3是根据本文描述的解决方案的原理的针对包含图2A所示的类型的n型肖特基二极管的多种测试肖特基二极管结构在正向偏置条件下随着所施加阳极电压而变测得的衬底泄漏电流的曲线图。
图4是根据本文描述的解决方案的原理的针对图2A所示的类型的测试n型肖特基二极管在反向偏置条件下随着所施加阳极电压而变测得的反向电流的曲线图。
图5是根据本文描述的解决方案的原理的针对图2A所示的类型的测试n型肖特基二极管在正向偏置条件下随着所施加阳极电压而变测得的阴极和衬底电流的曲线图。
图6是根据本文描述的解决方案的原理的用于在反向和正向操作模式两者中维持良好的肖特基二极管性能特性的方法的流程图。
在全部图中，除非另外陈述，否则相同参考标号和字符用来表示所说明实施例的相同特征、元件、组件或部分。
具体实施方式
在以下对示范性实施例的描述中，对形成其一部分的附图做出参考。将了解，本文描述的实施例是示范性的，而不是有意为限制性的。此外将了解，本文描述的解决方案可通过除了所描述实施例之外的实施例来实践或实施。在本文描述的解决方案的精神和范围中，可利用经修改的实施例或替代实施例。
图1A和1B是常规n型肖特基二极管的截面图，其使用与势垒金属成欧姆接触的场保护环来改善二极管的反向击穿特性。图1A展示肖特基二极管100，其是通过将金属/硅化物接触层110安置于p型硅衬底130的n阱区120上来形成。金属/硅化物接触层110与半导体130之间的功函数差异提供了整流肖特基势垒界面以用于金属/硅化物触点110与n阱区120之间的电流流动。金属/硅化物触点110用作阳极，且对n阱区120制成的电触点140用作肖特基二极管100的阴极。沿着金属硅化物/半导体界面的边缘安置的p+扩散区152用作场释放保护环150，以在肖特基二极管100经反向偏置时限制边缘电场。图1B展示肖特基二极管100的一版本，其中场保护环150是由安置于p阱区154内的高度掺杂p+扩散区152而形成。在任一情况下(即，图1A或1B)，由于p+扩散区152中的高掺杂水平，场释放保护环150与金属/硅化物触点110成欧姆接触或电短路到金属/硅化物触点110。此电短路释放电场且增加肖特基二极管100的反向电压击穿。以欧姆方式或电方式连接到金属/硅化物触点110的场保护环150可充当用于寄生p-n-p双极晶体管装置的发射器，从而导致在常规肖特基二极管100的正向偏置操作中的不合意的衬底电流。
根据本文描述的解决方案的原理，肖特基二极管结构可包含肖特基势垒或与半导体衬底的p阱和n阱区两者的整流接触。合适的肖特基势垒或与半导体衬底的p阱和n阱区两者的整流接触(即，金属-半导体功函数差异)的形成可通过p阱和n阱掺杂水平的选择以及触点金属的选择来控制。对于形成肖特基势垒或与p阱和n阱半导体区两者的整流接触具有合适的功函数特性的金属-半导体对的实例包含硅化钴-硅、硅化铂-硅、钛-硅、钨-硅、铝-硅、金-硅等等。
图2A展示实例肖特基二极管结构20，其中金属或金属接触材料(例如，邻接或共同金属接触材料)形成肖特基势垒或与半导体衬底的p型和n型区两者的整流接触。取决于半导体的特定类型和半导体衬底的p型和n型区的掺杂水平，合适的金属或金属接触材料可例如包含铝、金、钼、硅化钴、硅化钯、硅化铂、硅化钛。
实例肖特基二极管结构20包含具有场保护环的肖特基二极管200(下文中称为“主要”肖特基二极管200)，所述场保护环由于金属-半导体功函数差异而也形成另一肖特基势垒或与主要二极管的金属电极的整流接触。特定来说，图2A展示实例肖特基二极管结构20的截面图，其可使用半导体装置或电路制造工艺来以p型半导体衬底230制造。p型半导体衬底230具有表面接触区域232，其外部边缘234由安置于半导体衬底上的绝缘元件(例如，场氧化物236)环绕。肖特基二极管结构20可通过在p型半导体衬底230中的n阱区220上的表面接触区域232中沉积金属或金属硅化物层210来形成。金属或金属硅化物层210可为任一合适的金属或金属硅化物层，所述层在其与p型半导体衬底230的n阱区220的界面处得到所要的肖特基势垒。通过金属/n型半导体结形成的主要肖特基二极管200在图中通过肖特基二极管的标准电路符号来示意性表示。
到主要肖特基二极管200的半导体装置部分的外部电端子或连接可使用半导体电路处理元件和技术来制造，包含例如光刻、场氧化物隔离、用于与半导体材料的欧姆接触的p+和n+扩散区、毯覆式和平面化绝缘涂层、金属填充通孔，和图案化金属化技术。图2A中展示用于肖特基二极管200的标记为“阳极”和“阴极”的示范性电端子，还有标记为“衬底触点”的衬底触点端子。这些端子可例如使用金属填充通孔来电连接到金属或金属硅化物层210或其它半导体触点，如图中所示。
参见图2A，用作场保护环的扩散轻度掺杂p阱区250对接(例如，邻近于)主要肖特基二极管200的主体。金属或金属硅化物层210的边缘周边部分212在p阱区250的表面部分上延伸且与其接触。边缘周边部分212从金属硅化物层210的中间部分211(也可称为中间横向部分)横向延伸直到表面接触区域232的边缘234。p阱区250的掺杂剂浓度和金属或金属硅化物层210的类型决定了金属-半导体触点是否为欧姆的或整流的。对于肖特基二极管200，p阱区250的掺杂水平和金属或金属硅化物材料的类型经合适地选择以使得金属或金属硅化物层210的全部边缘周边部分212形成与p阱区250的整流(即，肖特基势垒)接触。将注意到，半导体衬底230的与金属或金属硅化物层210接触的所有区(例如，p阱区250)可具有保持低于可能导致无意中形成欧姆接触的水平的掺杂剂浓度。例如当p阱区250的掺杂水平经选择为小于1016原子/cm3且金属或金属硅化物层210为硅化钴层时可获得整流接触。此整流接触形成与主要肖特基二极管200具有共同阳极的p型肖特基二极管202。p型肖特基二极管202在本文可称为场释放或保护环肖特基二极管202。
此外将注意到，p型肖特基二极管202具有与主要肖特基二极管200相反的极性。此外，p型肖特基二极管202与p阱区250和n阱区220的结235串联。结235可充当寄生双极p-n-p晶体管的射极-基极结，所述晶体管使衬底230作为其集极。p型肖特基二极管202、p阱区250和n阱区220的结以及寄生双极p-n-p晶体管在图2A到2C中分别使用肖特基二极管、二极管和双极结型晶体管的标准电路符号来示意性表示。
图2B展示经配置以用于(例如，经连线以用于)正向偏置操作的主要肖特基二极管200。当将正电压施加到阳极端子时，主要n型肖特基二极管200处于在正向模式中操作的接通状态。同时，正阳极电压使得场释放保护环p型肖特基二极管202反向偏置，从而将p阱区250与阳极/金属硅化物层210电学切断或断开。此切断防止寄生双极p-n-p晶体管的基极-射极结235接通或切换为接通，且防止主要肖特基二极管200的正向偏置操作中的衬底电流的增加。
图2C展示经连线以用于反向偏置操作的主要肖特基二极管200。当将负电压施加到阳极端子时，主要n型肖特基二极管200处于在反向模式中操作的断开状态。同时，施加到阳极210的所施加负阳极电压使场释放保护环p型肖特基二极管202正向偏置。场释放保护环p型肖特基二极管202的正向偏置使p阱区250和n阱区220的结235反向偏置。结235的反向偏置为在主要肖特基二极管200的反向偏置操作中减少金属或金属硅化物层210的边缘处的电场的典型保护环功能提供合适的条件。
图3是针对具有和不具有场保护环的各种测试肖特基二极管结构在正向偏置下进行的衬底泄漏电流测量的曲线图，所述结构包含例如参见图2A描述的类型的测试二极管结构。所示的衬底泄漏电流测量(310到340)包含针对以下各项的那些测量：不具有保护环的肖特基二极管(310)、具有参见图1A描述的类型的p+保护环的肖特基二极管(320)、具有参见图1B描述的类型的p阱中p+保护环的肖特基二极管(330)，和具有参见图2A到2C描述的类型的相反极性肖特基二极管的肖特基二极管(例如，二极管200)(340)。曲线图展示针对分别具有常规p+保护环和p阱中p+保护环的肖特基二极管的衬底泄漏电流320和330例如与针对不具有保护环的肖特基二极管的衬底泄漏电流310相比的显著增加(例如，在高于0.6伏的阳极电压下)。在针对大于约2.0伏的阳极电压的曲线图中显而易见的此增加可归因于p掺杂阱保护环产生和激活寄生双极结型晶体管。相比之下，曲线图证明针对具有相反极性肖特基二极管的肖特基二极管的正向偏置衬底泄漏电流340与不具有场保护环的肖特基二极管的衬底泄漏电流310是可比较的。电流测量证实了相反极性肖特基二极管防止了寄生双极晶体管的激活，所述激活在正向偏置条件下可能增加衬底泄漏电流。
图4和5是分别展示随着针对具有参见图2A到2C描述的类型的相反极性肖特基二极管的测试肖特基二极管的所施加电压而变测得的反向和正向电流的曲线图。所述测试肖特基二极管是使用硅化钴作为整流接触而制造于p型硅衬底上。二极管的整流接触区域为约50μm2，且n阱和p阱掺杂水平在约1015到1016原子/cm3的范围中。
针对图4中所示的测试肖特基二极管的反向电流-电压曲线证明了与常规p+保护环或p阱中p+保护环类似，相反极性肖特基二极管p阱保护环有效地将测试肖特基二极管的反向击穿电压增加到远高于二极管操作电压的预期范围。特定来说，图4中所示的反向电流-电压曲线展示了测试肖特基二极管的反向电压击穿电压超过约33伏，其远高于±2伏的操作电压的预期范围。
图5展示针对图4中展示反向电流-电压曲线的同一测试肖特基二极管的测得的正向阴极和衬底电流-电压曲线。阴极电流曲线证明了当所施加电压超过约0.4伏的肖特基势垒高度时，测试肖特基二极管具有预期的正向电流特性接通。如图中所见，在正向偏置操作的整个范围上(0到2伏)，衬底电流保持比阴极电流小约三个数量级。这些电流曲线证明了与常规p+保护环或p阱中p+保护环不同，形成相反极性肖特基二极管的p阱保护环有效地抑制测试肖特基二极管的正向操作中的衬底电流增加，且还将肖特基二极管的反向击穿电压增加到约33伏。
图6展示用于在反向和正向操作模式两者中维持肖特基二极管在操作电压的完整范围上的性能特性的实例方法600。方法600包含在半导体衬底的掺杂阱区上安置导电接触层以形成主要肖特基二极管(610)，且通过使导电接触层的周边部分延伸经过半导体衬底的相反掺杂保护环区而形成相反极性保护环肖特基二极管(620)。相反极性保护环肖特基二极管与半导体衬底的掺杂和相反掺杂阱区的p-n结界面串联。半导体衬底中的掺杂水平可足够低，使得导电接触层的任一部分都不会与半导体衬底形成欧姆接触或其它接触，所述接触可能短接所述相反极性保护环肖特基二极管。当主要肖特基二极管在操作中经正向偏置时，方法600进一步包含使保护环肖特基二极管反向偏置以将相反掺杂的保护环区与导电接触层切断，以便抑制相反掺杂的保护环区、掺杂的阱区与半导体衬底之间的寄生双极晶体管动作。当主要肖特基二极管在操作中经反向偏置时，方法600进一步包含使保护环肖特基二极管正向偏置以使掺杂和相反掺杂的阱区的p-n结界面反向偏置。p-n结界面的反向偏置提供了抑制导电接触层处的边缘电场且增加主要肖特基二极管的击穿电压的条件。
在方法600中，导电接触层可为在与n阱和p阱区两者的结处形成相应肖特基势垒的任何合适的金属或金属硅化物。导电接触层可例如为硅化钴层。取决于在电子装置中使用的半导体的特定类型和掺杂水平，其它合适的导电层可例如包含铝、金、钼、硅化钯、硅化铂、硅化钛。
本文描述的各种设备和技术可使用各种半导体处理和/或封装技术来实施。一些实施例可使用与半导体衬底相关联的各种类型的半导体处理技术来实施，所述衬底包含(但不限于)例如硅(Si)、砷化镓(GaAs)、碳化硅(SiC)等等。
虽然如本文描述已说明了所描述实施方案的某些特征，但所属领域的技术人员现在将了解许多修改、替换、改变和等效物。因此应了解，所附权利要求书既定涵盖属于实施例的范围内的所有此类修改和改变。应了解，此类修改和改变是仅借助于实例而非限制来呈现，且可做出形式和细节上的各种改变。本文描述的设备和/或方法的任一部分可以任一组合而组合，相互排斥的组合除外。本文描述的实施例可包含所描述的不同实施例的功能、组件和/或特征的各种组合和/或子组合。
Claims (20)
1.一种设备，其包括：
绝缘元件，其对接硅衬底的表面区域；
n阱区，其安置于所述硅衬底中；
p阱保护环区，其安置于所述硅衬底中处于所述n阱区与所述绝缘元件之间；以及
导电层，其安置于所述硅衬底的所述表面区域上，所述导电层具有中间部分和边缘部分，所述导电层的所述中间部分与所述硅衬底的所述n阱区形成n型整流接触，所述导电层的所述中间部分与所述n阱区形成n型肖特基二极管，
所述导电层的所述边缘部分与所述p阱保护环区形成p型整流接触，所述p型整流接触对接所述n型整流接触且从所述n型整流接触延伸到所述绝缘元件，所述导电层的所述边缘部分与所述p阱保护环区形成与所述n型肖特基二极管电并联的p型保护环肖特基二极管。
2.根据权利要求1所述的设备，其中所述n阱区、所述p阱保护环区和导电层经配置以使得当所述n型肖特基二极管经正向偏置时，所述p型保护环肖特基二极管经反向偏置，从而将所述p阱保护环区与所述导电层电学断开以抑制所述p阱保护环区、所述n阱区与所述硅衬底之间的寄生双极晶体管动作。
3.根据权利要求1所述的设备，其中所述n阱区、所述p阱保护环区和所述导电层经配置以使得当所述n型肖特基二极管经反向偏置时，所述p型保护环肖特基二极管经正向偏置，从而使所述p阱保护环区与所述n阱区的p-n结界面反向偏置以抑制边缘电场且增加所述n型肖特基二极管的击穿电压。
4.根据权利要求3所述的设备，其中所述n阱区具有约1014到1016原子/cm3的施主掺杂剂浓度。
5.根据权利要求3所述的设备，其中所述p阱保护环区具有约1016原子/cm3或1016原子/cm3以下的受主掺杂剂浓度。
6.根据权利要求5所述的设备，其中所述导电层为硅化钴层、硅化钛层、硅化铂层和硅化钯层中的至少一者。
7.一种电子装置，其包括：
半导体衬底，其具有与由安置于所述半导体衬底上的绝缘元件界定的外部边缘的表面接触区域，所述半导体衬底具有下伏于所述表面接触区域的掺杂阱区和相反掺杂阱区；以及
导电层，其安置于所述表面接触区域上，所述导电层具有中间部分和边缘部分，所述中间部分和所述边缘部分两者与所述半导体衬底接触，所述边缘部分从所述中间部分横向延伸到所述表面接触区域的所述外部边缘，
所述导电层的所述中间部分与所述半导体衬底的所述掺杂阱区形成第一整流接触，所述导电层的所述中间部分与所述掺杂阱区形成主要肖特基二极管，
所述导电层的所述边缘部分与所述半导体衬底的所述相反掺杂阱区形成第二整流接触，所述第二整流接触从所述第一整流接触连续地延伸到所述表面接触区域的所述外部边缘，所述导电层的所述边缘部分与所述相反掺杂阱区形成与所述主要肖特基二极管并联且与所述半导体衬底的所述掺杂阱区和所述相反掺杂阱区的p-n结界面串联的保护环肖特基二极管，所述保护环肖特基二极管具有与所述主要肖特基二极管的极性相反的极性。
8.根据权利要求7所述的电子装置，其中所述掺杂阱区、所述相反掺杂阱区和所述半导体衬底经配置以使得当所述主要肖特基二极管经正向偏置时，所述保护环肖特基二极管经反向偏置，从而将所述相反掺杂保护环阱区与所述导电层电学断开以抑制所述相反掺杂阱区、所述掺杂阱区与所述半导体衬底之间的寄生双极晶体管动作。
9.根据权利要求7所述的电子装置，其中所述掺杂阱区、所述相反掺杂阱区和所述半导体衬底经配置以使得当所述主要肖特基二极管经反向偏置时，所述保护环肖特基二极管经正向偏置，以便使所述掺杂阱区和相反掺杂保护环阱区的所述p-n结界面反向偏置以抑制所述导电层处的边缘电场且增加所述主要肖特基二极管的击穿电压。
10.根据权利要求7所述的电子装置，其中所述掺杂阱区是所述半导体衬底的n阱区且所述主要肖特基二极管是n型肖特基二极管，且所述相反掺杂阱区是所述半导体衬底的p阱区且所述保护环肖特基二极管是p型肖特基二极管。
11.根据权利要求7所述的电子装置，其中所述掺杂阱区是所述半导体衬底的p阱区且所述主要肖特基二极管是p型肖特基二极管，且所述相反掺杂阱区是所述半导体衬底的n阱区且所述保护环肖特基二极管是n型肖特基二极管。
12.根据权利要求7所述的电子装置，其中所述半导体衬底是硅衬底，且其中所述掺杂阱区具有约1014到1016原子/cm3的施主浓度。
13.根据权利要求7所述的电子装置，其中所述半导体衬底是硅衬底，且其中所述相反掺杂阱区具有约1016原子/cm3或1016原子/cm3以下的受主浓度。
14.根据权利要求7所述的电子装置，其中所述导电层是硅化钴层。
15.根据权利要求7所述的电子装置，其中所述导电层为铝、金、钼、硅化钯、硅化铂、硅化钛和/或硅化钴层中的至少一者。
16.一种方法，其包括：
提供半导体衬底，所述半导体衬底具有与由安置于所述半导体衬底上的绝缘元件勾画出的外部边缘的表面接触区域，所述表面接触区域上覆于所述半导体衬底的掺杂阱区和所述半导体衬底的相反掺杂阱区，所述相反掺杂阱区沿着所述表面接触区域的所述外部边缘安放且对接所述半导体衬底的所述掺杂阱区；以及
在所述表面接触区域上安置导电层，所述导电层具有中间部分和边缘部分，
所述表面接触区域中的所述导电层的所述中间部分与所述半导体衬底的所述掺杂阱区成第一整流接触以形成主要肖特基二极管，且
所述表面接触区域中的所述导电层的所述边缘部分与所述半导体衬底的所述相反掺杂阱区成第二整流接触以形成相反极性保护环肖特基二极管，与所述相反掺杂阱区接触的所述导电层的所述边缘部分从所述导电层的所述中间部分横向延伸直到所述表面接触区域的所述外部边缘，且所述相反极性保护环肖特基二极管与所述半导体衬底的所述掺杂阱区和所述相反掺杂阱区的p-n结界面串联。
17.根据权利要求16所述的方法，其进一步包括：
当所述主要肖特基二极管经正向偏置时，使所述保护环肖特基二极管反向偏置，从而将所述相反掺杂阱区与所述导电层切断以抑制所述相反掺杂保护环区、所述掺杂阱区与所述半导体衬底之间的寄生双极晶体管动作。
18.根据权利要求16所述的方法，其进一步包括：
当所述主要肖特基二极管经反向偏置时，使所述保护环肖特基二极管正向偏置，从而使所述掺杂阱区和相反掺杂阱区的所述p-n结界面反向偏置以抑制所述导电层处的边缘电场且增加所述主要肖特基二极管的击穿电压。
19.根据权利要求16所述的方法，其中在所述表面接触区域中安置所述导电层包含在硅衬底的n掺杂阱区上安置硅化钴层。
20.根据权利要求16所述的方法，其中在所述表面接触区域中安置所述导电层包含在所述半导体衬底的所述掺杂阱区上安置铝、金、钼、硅化钯、硅化铂、硅化钛和硅化钴层中的至少一者。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/451,350 US8736013B2 (en) | 2012-04-19 | 2012-04-19 | Schottky diode with opposite-polarity schottky diode field guard ring |
| US13/451,350 | 2012-04-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103378093A true CN103378093A (zh) | 2013-10-30 |
Family
ID=49379328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310136258XA Pending CN103378093A (zh) | 2012-04-19 | 2013-04-18 | 具有相反极性肖特基二极管场保护环的肖特基二极管 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8736013B2 (zh) |
| KR (1) | KR20130118256A (zh) |
| CN (1) | CN103378093A (zh) |
| TW (1) | TW201351665A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356369A (zh) * | 2015-07-15 | 2017-01-25 | 英飞凌科技奥地利有限公司 | 包括钳位结构的半导体器件 |
| CN109713045A (zh) * | 2017-10-25 | 2019-05-03 | 台湾积体电路制造股份有限公司 | 具有势垒高度不同的二极管装置的半导体装置及其制造方法 |
| CN116093164A (zh) * | 2023-04-07 | 2023-05-09 | 深圳市晶扬电子有限公司 | 一种带有浮岛型保护环的高压肖特基二极管 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202939B2 (en) * | 2014-02-11 | 2015-12-01 | United Microelectronics Corp. | Schottky diode and method for fabricating the same |
| US10615292B2 (en) | 2018-03-27 | 2020-04-07 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | High voltage silicon carbide Schottky diode flip chip array |
| CN110690267B (zh) * | 2018-07-06 | 2023-03-24 | 立锜科技股份有限公司 | 高压元件及其制造方法 |
| US11228174B1 (en) | 2019-05-30 | 2022-01-18 | Silicet, LLC | Source and drain enabled conduction triggers and immunity tolerance for integrated circuits |
| US10892362B1 (en) | 2019-11-06 | 2021-01-12 | Silicet, LLC | Devices for LDMOS and other MOS transistors with hybrid contact |
| US20210359124A1 (en) * | 2020-05-12 | 2021-11-18 | Monolithic Power Systems, Inc. | Schottky contact region for hole injection suppression |
| WO2022120175A1 (en) | 2020-12-04 | 2022-06-09 | Amplexia, Llc | Ldmos with self-aligned body and hybrid source |
| CN116093165A (zh) * | 2023-04-10 | 2023-05-09 | 深圳市晶扬电子有限公司 | 一种紧凑的低电容型肖特基二极管 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166068A (en) * | 1981-04-07 | 1982-10-13 | Toshiba Corp | Semiconductor device |
| US5091324A (en) * | 1990-08-10 | 1992-02-25 | Advanced Micro Devices, Inc. | Process for producing optimum intrinsic, long channel, and short channel mos devices in vlsi structures |
| FR2803103B1 (fr) | 1999-12-24 | 2003-08-29 | St Microelectronics Sa | Diode schottky sur substrat de carbure de silicium |
| FR2816113A1 (fr) | 2000-10-31 | 2002-05-03 | St Microelectronics Sa | Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky |
| EP1225639A1 (en) | 2001-01-22 | 2002-07-24 | STMicroelectronics S.r.l. | Silicon Schottky barrier diode |
| FR2832547A1 (fr) | 2001-11-21 | 2003-05-23 | St Microelectronics Sa | Procede de realisation d'une diode schottky sur substrat de carbure de silicium |
| EP2259327B1 (en) | 2002-11-14 | 2014-04-02 | STMicroelectronics Srl | Insulated gate power semiconductor device with Schottky diode and manufacturing method thereof |
| FR2864345B1 (fr) | 2003-12-18 | 2006-03-31 | St Microelectronics Sa | Realisation de la peripherie d'une diode schottky a tranchees mos |
| FR2880193A1 (fr) | 2004-12-23 | 2006-06-30 | St Microelectronics Sa | Diode schottky a barriere verticale |
| KR100763848B1 (ko) * | 2006-07-05 | 2007-10-05 | 삼성전자주식회사 | 쇼트키 다이오드 및 그 제조 방법 |
| US8030702B2 (en) * | 2008-04-29 | 2011-10-04 | Force Mos Technology Co., Ltd. | Trenched MOSFET with guard ring and channel stop |
-
2012
- 2012-04-19 US US13/451,350 patent/US8736013B2/en active Active
-
2013
- 2013-04-17 KR KR1020130042013A patent/KR20130118256A/ko not_active Application Discontinuation
- 2013-04-18 CN CN201310136258XA patent/CN103378093A/zh active Pending
- 2013-04-18 TW TW102113836A patent/TW201351665A/zh unknown
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356369A (zh) * | 2015-07-15 | 2017-01-25 | 英飞凌科技奥地利有限公司 | 包括钳位结构的半导体器件 |
| US10340264B2 (en) | 2015-07-15 | 2019-07-02 | Infineon Technologies Austria Ag | Semiconductor device comprising a clamping structure |
| CN106356369B (zh) * | 2015-07-15 | 2020-03-03 | 英飞凌科技奥地利有限公司 | 包括钳位结构的半导体器件 |
| CN109713045A (zh) * | 2017-10-25 | 2019-05-03 | 台湾积体电路制造股份有限公司 | 具有势垒高度不同的二极管装置的半导体装置及其制造方法 |
| CN109713045B (zh) * | 2017-10-25 | 2022-04-08 | 台湾积体电路制造股份有限公司 | 具有势垒高度不同的二极管装置的半导体装置及其制造方法 |
| CN116093164A (zh) * | 2023-04-07 | 2023-05-09 | 深圳市晶扬电子有限公司 | 一种带有浮岛型保护环的高压肖特基二极管 |
| CN116093164B (zh) * | 2023-04-07 | 2023-07-11 | 深圳市晶扬电子有限公司 | 一种带有浮岛型保护环的高压肖特基二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8736013B2 (en) | 2014-05-27 |
| KR20130118256A (ko) | 2013-10-29 |
| US20130277791A1 (en) | 2013-10-24 |
| TW201351665A (zh) | 2013-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103378093A (zh) | 具有相反极性肖特基二极管场保护环的肖特基二极管 | |
| JP5859319B2 (ja) | 半導体素子および逆導通ｉｇｂｔ。 | |
| US7417265B2 (en) | Schottky diode structure with enhanced breakdown voltage and method of manufacture | |
| CN101647107B (zh) | 宽带隙装置和用于在电压瞬变期间保护宽带隙装置的方法 | |
| US8853827B2 (en) | Silicon carbide bipolar junction transistor (BJT) having a surface electrode disposed on a surface passivation layer formed at a region between emitter contact and base contact | |
| JPH0250482A (ja) | 双方向性の電界効果半導体素子および回路 | |
| KR19980032845A (ko) | 제 1 확산링에서 공간을 이룬 알루미늄 배리어 금속을 가진 고전압 전력 쇼트키 | |
| JP2011519167A (ja) | 集積低漏洩ショットキーダイオード | |
| US20130320395A1 (en) | High-voltage vertical power component | |
| CN104425630A (zh) | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 | |
| US7800196B2 (en) | Semiconductor structure with an electric field stop layer for improved edge termination capability | |
| KR20090071805A (ko) | 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법 | |
| KR20240078639A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| CN101803029B (zh) | 半导体装置及其制造方法 | |
| TW201125129A (en) | Schottkydiode | |
| CN102263139A (zh) | 一种改进的混合整流二极管结构 | |
| US9123557B2 (en) | Fast recovery rectifier | |
| US10658354B2 (en) | Electrostatic discharge handling for lateral transistor devices | |
| US10431698B2 (en) | Semiconductor device with non-ohmic contact between SiC and a contact layer containing metal nitride | |
| EP2779241A1 (en) | Bipolar transistor with lowered 1/F noise | |
| CN112216746A (zh) | 碳化硅半导体器件 | |
| CN202167495U (zh) | 一种改进的混合整流二极管结构 | |
| CN219873545U (zh) | 一种无截断环碳化硅二极管器件 | |
| CN114335146B (zh) | 一种半导体结构及其制备方法 | |
| CN219303673U (zh) | 单向高电压穿通瞬态电压抑制器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131030 |