CN219303673U - 单向高电压穿通瞬态电压抑制器件 - Google Patents

Abstract

本实用新型公开了一种单向高电压穿通瞬态电压抑制器件。该单向高电压穿通瞬态电压抑制器件可以包括被形成在基板的第一主表面的第一部分上的第一层(包括N+材料)和由N‑材料形成的第二层。第二层可以从第一主表面的围绕第一层的第二部分延伸，并且可以延伸到第一层下方。单向高电压穿通瞬态电压抑制器件可以包括第三层，其包括P+材料，其中，第二层被设置在第一层和第三层之间。单向高电压穿通瞬态电压抑制器件还可以包括隔离区，其从第一主表面延伸，并且围绕第二层设置。

Description

单向高电压穿通瞬态电压抑制器件

技术领域

实施例涉及电路保护器件领域，包括瞬态电压抑制器件。

背景技术

诸如瞬态电压抑制(transient voltage suppression，TVS)器件的半导体器件可以被制造为单向器件或双向器件。在许多应用中，TVS二极管可被用于保护敏感电路节点免受单次和限时过压故障的影响。此类TVS二极管也被用于现代高功率绝缘栅双极晶体管(insulated gate bipolar transistor，IGBT)电路，以防止集电极电路中的过载(IGBT有源钳位(Active Clamping)，图1)。对此类TVS二极管的要求可以包括具有低偏差和低温度系数的高击穿电压，以及具有低钳位电压的高浪涌电流能力。TVS二极管经常被串联布置来实现这一要求。此外，单向高电压(High Voltage，HV)TVS二极管需要低的击穿电压偏差，使用多个TVS二极管的串联连接难以实现这一要求。另外，此类串联连接既昂贵又热效率低。此外，单向高电压TVS二极管需要低的击穿电压温度系数，以及高浪涌电流能力，以及雪崩模式下的低动态电阻，来确保节省有源钳位操作。

用于低电压应用的已知NPT(Non-Punch-Through，非穿通)TVS二极管可以被布置有台面边缘终端，而低电压穿通(punch through)TVS二极管可以被布置有例如沟槽边缘终端。这些已知的低电压TVS设计不太适合于高电压TVS应用，因为在操作期间产生电场分布。特别是，电场可能在钝化区附近表现出最大值，这种情况可以导致击穿电压的强烈偏差和高漏电流。此外，这种TVS设计中的NPT P+N-N+可以导致击穿电压的温度系数增加。

关于这些和其它考虑，提供了本公开。

实用新型内容

如上所述，在现有技术中：使用多个TVS二极管的串联连接的高电压TVS二极管既昂贵又热效率低，且难以实现低的击穿电压偏差；并且已知的低电压TVS设计不太适合于高电压TVS应用，因为在操作期间产生电场分布，可能导致击穿电压的强烈偏差和高漏电流，且这种TVS设计中的NPT P+N-N+可能导致击穿电压的温度系数增加。本申请实施例提供至少以下优点：首先，单向TVS在支持高电压(500V)或更高电压的单个单片基板中被实现；其次，提供在单片HV(>500V)TVS器件中具有顶侧隔离扩散边缘终端的N+NP+穿通结构；最后，在一些实施例中，在单片HV(>500V)TVS器件中实现了具有前侧简单台面或沟终端的穿通N+N-P+结构。

在一个实施例中，提供了单向瞬态电压抑制(TVS)器件。TVS器件可以包括第一层，该第一层包括N+材料，该第一层被形成在基板的第一主表面的第一部分上，以及由N-材料形成的第二层。第二层可以从第一主表面的围绕第一层的第二部分延伸，并且可以延伸到第一层下方。TVS器件可以包括第三层，第三层包括P+材料，其中第二层设置在第一层和第三层之间。TVS器件还可以包括隔离区，该隔离区从第一主表面延伸并围绕第二层设置。

在进一步的实施例中，提供了一种高电压单向瞬态电压抑制(TVS)器件。高电压TVS器件可以包括第一层，该第一层包括N+材料，该第一层被形成在P+基板的第一主表面的第一部分上。高电压TVS器件还可以包括第二层，该第二层由N-材料形成，其中第二层从第一主表面的围绕第一层的一部分延伸，并且延伸到第一层下方。因此，形成包括P+材料的第三层，该第三层在第二层下面延伸到P+基板的第二主表面。高电压TVS器件还可以包括N+护环(guard ring)，该N+护环从第一主表面延伸并在第二层内围绕第一层设置，以及隔离区，该隔离区从第一主表面延伸并围绕第二层设置。

附图说明

图1是被布置在具有IGBT电路的电路中以防止过载的TVS二极管的一种实施方式；

图2示出了根据本公开的实施例的TVS器件；

图3示出了与参考器件相比，根据本公开的实施例布置的TVS器件的示例性电流-电压(current-voltage，IV)特性；

图4A示出了TVS器件中电场强度随有效基极宽度(effective base width)WP_T的变化；

图4B示出了掺杂浓度绝对值随图2的横截面A-A和C-C的深度的变化；

图5示出了根据本公开的进一步实施例的TVS器件；以及

图6示出了根据本公开的附加实施例的TVS器件。

具体实施方式

现在将在下文中参照附图更全面地描述本实施例，其中示出了示例性实施例。实施例不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并将其范围充分传达给本领域技术人员。在附图中，相同的数字始终指代相同的元件。

在下面的描述和/或权利要求中，术语“在……上”、“覆盖于……上面”、“被设置在……上面”和“在上方”可以被用在下面的描述和权利要求中。“在……上”、“覆盖于……上面”、“被设置在……上面”和“在上方”可被用于指示两个或更多个元件彼此直接物理接触。此外，术语“在……上”、“覆盖于……上面”、“被设置在……上面”和“在上方”可能意味着两个或更多个元件彼此不直接接触。例如，“在上方”可能意味着一个元件在另一个元件之上但彼此不接触，并且在两个元件之间可以具有另一个元件或多个元件。

本实施例提供了一种生成高电压TVS器件的方法，该高电压TVS器件被包括在仅一个单片半导体晶粒(die)中，以代替采用多个半导体晶粒的已知高电压TVS器件，多个半导体晶粒彼此串联被电气连接以便实现高击穿电压。如本文所用，术语“高电压”、“高电压TVS”等，可指提供500V或更大的击穿电压的器件。如下文详述的，本实施例具有N+/N-/P+结构的特征，该N+/N-/P+结构被设计为具有顶侧隔离扩散、台面隔离或沟隔离的穿通设备，并且可以包括N+护环，为TVS器件提供了负动态电阻。

图1示出了被布置在具有IGBT电路的电路中以防止过载的TVS二极管的一种实施方式。该布置示出了可被用于有源钳位的高电压IGBT电路的现今布置，其中以串联方式布置一系列TVS二极管，以提供被连接在所示IGBT的集电极和栅极之间的TVS器件。因此，凭借单独的二极管的串联布置，TVS器件可以在钳位方向上提供高击穿电压，单独的二极管的单独的击穿电压可以相对较低，诸如几百伏。

根据本公开的实施例，图2示出了单向TVS器件，其被示出为TVS器件200，其在单个半导体晶粒内提供高击穿电压，如主体202所示。在各个实施例中，主体202可包括P+基板(第三层214)，意味着P+基板被掺杂有浓度为1e18cm^-3-1e21cm^-3的P型掺杂剂。此外，主体202可包括N-本体(第二层210)，意味着N-本体被掺杂有浓度为1e13cm^-3-5e14cm^-3的N-型掺杂剂。TVS器件200可包括第一层204，其包含N+材料，意味着半导体晶粒的本体被掺杂有浓度为1e18-1e21cm^-3的N型掺杂剂。第一层204被形成在主体202的第一主表面208的第一部分上。第一层204可以使用已知的技术(诸如离子注入、在掺杂剂气氛中沉积等等)来形成，以将N-型掺杂剂引入到N本体(如由第二层210表示的)中。如图所示，第一层204被形成在由钝化结构224限定的区域内，其被设置在第一主表面208上。在各个非限制性实施例中，N+层(第一层204)的深度可以在从10μm到50μm的范围内。

如图2所示，第一层204被形成有第二层210，该第二层210从第一主表面208的第二部分延伸并围绕第一层204。特别地，第二层210还延伸到第一层204下方。第二层可由N-材料形成，意味着半导体晶粒的本体被掺杂有浓度在1e13cm^-3到5e14cm^-3的范围内的N-型掺杂剂。在任何情况下，第二层210的N-型掺杂剂浓度通常将比第一层204的N-型掺杂剂浓度小两倍。

如图2所示，TVS器件200可包括第三层214，包括P+材料，其中第二层210被设置在第一层204和第三层214之间。第二层210(N-本体)可以生长在第三层214上，其浓度可以具有从1e18cm^-3到1e21cm^-3的范围。注意，在一些实施例中，第二层210(N-层)可以通过外延工艺被形成在P+基板上，其中P+基板的掺杂浓度可以在从1e18cm^-3到1e21cm^-3的范围内。

TVS器件200可进一步包括从第一主表面208延伸的隔离区220。在该示例中，隔离区220围绕第二层210设置并延伸到主体202的侧表面226。在图2中所示的特定实施例中，隔离区220的外部部分由围绕第二层210的外围延伸的P-扩散区220b形成。注意，P-外扩散区可以是寄生层(parasitic layer)，该寄生层在隔离扩散过程期间被形成。P-层的深度越低，器件的击穿电压可以越精确。

此外，包括P-材料的较低外扩散区(示出为220A)可以被形成在第三层214和第二层210之间。

如图2所示，TVS器件200可包括N+护环222，其从第一主表面208延伸并围绕第一层204设置，在第二层210内。TVS器件200可进一步包括如图所示的顶部接触部206(金属接触部)和底部接触部216(金属接触部)，其被设置在第二主表面218上。

如所指出的，N-层(第二层210)可以生长在P+基板(第三层214)上。根据各个非限制性实施例，第二层210的初始厚度可在50μm至100μm的范围内。可以执行下一步操作来将P-型掺杂剂引入到第一主表面208的区域中，从而形成隔离区220。注意，隔离区220可以被形成在先前包括第二层210的N-本体的区域中。可随后执行第一主表面208的图案化来限定区域，以经由第一主表面208将进一步的N-型掺杂剂引入到N-层(第二层210)中，从而形成第一层204和N+护环222。

通过为第一层、第二层、第三层、N+保护环选择合适的尺寸和掺杂剂浓度，可设计新颖的器件来在单片器件中提供具有隔离扩散边缘终端的穿通N+N-P+结构，用于高电压TVS应用的目的。回到图2，这里示出了用于钝化结构224(O₁)、N+护环222(O₂)和第一层204(O₃)的从侧表面226的一组设计偏移。在一个非限制性示例中，O₁可以等于150μm，O₂可以等于450μm，以及O₃可以等于550μm。

现在转向图3，在所示的模拟反向I-V曲线中，TVS器件200的有源钳位功能对应于反向阻断方向(阴极上的“+”和阳极上的“-”)。在该示例中，右曲线对应于在N+护环222不存在的情况下TVS器件的I-V行为，而左曲线对应于在N+护环222存在的情况下TVS器件的I-V行为。图案化的N+发射极(第一层204)和N+保护环222的提供确保TVS器件200的高电压操作范围。TVS器件200的穿通设计使得击穿电压中的低偏差成为可能，因为击穿电压主要取决于图2中所限定的有效基极宽度(effective width of base)WP_T，而其他设计参数(诸如N-层(第二层210)的电阻率)对击穿电压的影响较小。此外，TVS器件200的N+N-P+穿通结构的使用提供了其它重要优点，包括在浪涌电流事件期间的低功率损耗，以及击穿电压的低温度系数。前者的优点是由雪崩模式下的负动态电阻引起的(参见图3的左曲线)。

转向图4a，这里示出了在TVS器件200的示例中，在雪崩模式下电场强度随有效基极宽度WP_T的变化，如通常根据图2所布置的。如图所示，曲线402通常描述梯形形状。对于所示的示例，场强中的最大值发生在大约10μm的值处，同时在下降到0之前随着W_PT的值增加直到60μm而缓慢减小。如最好理解的，正是这种梯形E场分布导致由TVS器件200所承担的击穿电压的低温度系数。

图4B示出了根据图2的TVS器件200的变体掺杂剂浓度绝对值随横截面A-A和C-C的深度的变化。在图4B的示例中，曲线404描述了2e19/cm²附近的掺杂剂的峰值浓度，其对应于第一层204(发射极)或N+护环222的N+区的最大掺杂水平。如此在25μm深度和50μm深度之间的区域对应于第二层210的N-区，而在80μm处或更大深度处的区域对应于P+基板(第三层214)。在该实例中，P+基板具有3e18/cm³的掺杂剂浓度。

图5示出了根据本公开的进一步实施例的TVS器件500。与图2的实施例一样，TVS器件500示出了在单个半导体晶粒内提供高击穿电压的单向TVS器件，示出为主体502。在各个实施例中，主体502可以包括P+基板，如上面关于图2所讨论的。TVS器件500可以包括第一层504，其包括N+材料，如前面所讨论的。第一层504被形成在主体502的第一主表面508的第一部分上。

根据本公开的不同实施例，第一层504可以通过N-层(第二层510)中的离子注入或扩散施主来创建。在各个实施例中，第一层504的深度被示为Xn+-，意味着N+掺杂轮廓的深度。

如图所示，第一层504通常被形成在由钝化结构524围绕的区域内，该钝化结构被设置在第一主表面508上，其可被用于限定顶部接触部506。在各个非限制性实施例中，N+层的深度，第一层504的X_n+，可以在从10μm到50μm的范围内。

与图2的实施例类似，如图5所示，第一层504被形成有第二层510，该层从第一主表面508的第二部分延伸并围绕第一层504。特别地，第二层510还延伸到第一层504下方。第二层510可以由N-材料形成，如先前关于图2所讨论的。

如图5所示，TVS器件500可以包括第三层514，包括P+材料，其中第二层510被设置在第一层504和第三层514之间。第三层514可以是如先前所讨论的主体502的一部分。

TVS器件500可以进一步包括隔离区520，其从第一主表面508延伸。在该示例中，隔离区520围绕第二层510设置并延伸到主体502的侧表面526。在图5中所示的特定实施例中，隔离区520由围绕第二层510的外围延伸的台面结构形成。台面结构可以使用已知的方法(包括光刻、蚀刻和钝化)来形成，例如，以形成充当电气绝缘体的钝化材料。台面的深度被示为W_mesa，该实体的尺寸通常可以被确定为W_MESA＝X_N++W_PT+10μm到30μm。因此，台面结构延伸到第三层514中，超出第二层510。

如图5所示，TVS器件500可包括N+护环522，其从第一主表面508延伸并围绕第一层504设置，在第二层510内。TVS器件500可以进一步包括如图所示的顶部接触部506(金属接触部)和底部接触部516，其被设置在第二主表面518上。图5进一步为钝化结构524(O₄)、N+护环522(O₅)和第一层504(O₃)提供来自侧表面526的一组设计偏移。在一个非限制性示例中，O₁可以等于400μm，O₂可以等于700μm，以及O₃可以等于800μm。

与图2的实施例一样，TVS器件500的穿通设计使得击穿电压的低偏差成为可能，因为击穿电压主要取决于有效基极宽度WP_T。此外，TVS器件500的N+N-P+穿通结构的使用提供了在浪涌电流事件期间的低功率损耗，以及击穿电压的低温度系数，如关于TVS器件200所讨论的。

关于TVS器件200，图5的实施例的设计的优点是台面隔离的使用不采用扩散隔离工艺并且不因此引入诸如层220A的P-层。因此，有效基极宽度WP_T可以更精确地被限定在第一层504和第二层510的底部之间。不同地说，因为在形成第一层504、N+保护环522和隔离区520的沟结构期间存在显著更低的P-外扩散，所以W_PT的值的控制更好，其控制因此导致击穿电压的较低偏差(变化)。击穿电压的偏差是指在名义上相同工艺中不同设备之间的击穿电压的变化(例如，在晶圆内，批次到批次或晶圆到晶圆的偏差)。

图6示出了根据本公开的附加实施例的TVS器件。与图2的实施例一样，TVS器件600示出了在单个半导体晶粒内提供高击穿电压的单向TVS器件，其被示出为主体602。在各个实施例中，主体602可以包括P+基板，如上面关于图2所讨论的，TVS器件600可以包括第一层604，其包括N+材料，如先前所讨论的。第一层604被形成在主体602的第一主表面608的第一部分上。如图所示，第一层604通常被形成在被钝化结构624围绕的区域内，其被设置在第一主表面608上，该钝化结构可被用于限定顶部接触部606。在各个非限制性实施例中，N+层(第一层604)的深度可以在从10μm到50μm的范围内。

与图2和图5的实施例类似，并且如图6所示，第一层604被形成有第二层610，该层从第一主表面608的第二部分延伸并围绕第一层604。特别地，第二层610延伸到第一层604下方。第二层610可以由N-材料形成，如先前关于图2所讨论的。

如图6所示，TVS器件600可包括第三层614，其包括P+材料，其中第二层610被设置在第一层604和第三层614之间。第三层614可以是主体602的一部分，如先前关于图2所讨论的。

TVS器件600可进一步包括隔离区620，其从第一主表面608延伸。在该示例中，隔离区620围绕第二层610设置并延伸到主体602的侧表面626。在图6中所示的特定实施例中，隔离区620由围绕第二层610的外围延伸的沟结构形成。台面结构可以使用已知的方法来形成，包括光刻、蚀刻和钝化，例如，以形成充当电气绝缘体的氧化物材料。根据各个非限制性实施例，示出为L_moat的沟的宽度可以在400μm至600μm之间。此外，沟结构延伸到足以进入第三层614的深度，超出第二层610。此外，在各个非限制性实施例中，隔离区620从侧表面626的偏移D可以在从50μm至200μm的范围内。

如图6所示，TVS器件600可包括N+护环622，其从第一主表面608延伸，并在第二层610内围绕第一层604设置。TVS器件600可以进一步包括顶部接触部606(金属接触部)和底部接触部616，如图所示其被设置在第二主表面618上。

与图2和图5的实施例一样，TVS器件600的穿通设计使得击穿电压的低偏差成为可能，因为击穿电压主要取决于有效基极宽度WP_T。此外，TVS器件600的N+N-P+穿通结构的使用提供了在浪涌电流事件期间的低功率损耗，以及击穿电压的低温度系数，如关于TVS器件200所讨论的。

关于TVS器件200，图6的实施例的设计的优点是沟隔离的使用不采用扩散隔离工艺并且不因此引入诸如层220A的P-层。因此，有效基极宽度WP_T可以更精确地被限定在第一层604和第二层510的底部之间。不同地说，因为在形成第一层604、N+保护环522和隔离区620的沟结构期间存在显著更低的P-外扩散，所以W_PT的值的控制更好，其控制因此导致击穿电压的较低偏差(变化)。另一个优点是沟结构不与侧表面626相交。换句话说，由于侧表面626可以通过对半导体晶圆(wafer)进行划片而形成，因此划片过程位于远离沟结构的任何钝化区的位置，因此避免了在切割穿过钝化时可能被引入的缺陷。

尽管已经参考某些实施例公开了本实施例，但是在不脱离如所附权利要求所限定的本公开的范围和领域的情况下，对所描述的实施例的许多修改、变更和改变是可能的。因此，本实施例不限于所描述的实施例，并且可以具有由所附权利要求的语言及其等效物所限定的全部范围。

Claims (14)

1.一种单向高电压穿通瞬态电压抑制器件，其特征在于，包括：

第一层，所述第一层包括N+材料，所述第一层被形成在基板的第一主表面的第一部分上；

第二层，所述第二层从所述第一主表面的围绕所述第一层的第二部分延伸，并延伸到所述第一层下方，所述第二层包括N-材料；

第三层，所述第三层包括P+材料，其中，所述第二层被设置在所述第一层和所述第三层之间；以及

隔离区，所述隔离区从所述第一主表面延伸，并且围绕所述第二层设置。

2.根据权利要求1所述的单向高电压穿通瞬态电压抑制器件，其特征在于，所述基板包括P+基板，其中，所述第三层从所述基板的与所述第一主表面相对的第二主表面延伸。

3.根据权利要求1所述的单向高电压穿通瞬态电压抑制器件，其特征在于，所述隔离区包括P-外扩散区，其中，所述隔离区的外部部分围绕所述第二层的外围延伸，并且其中，包括P-材料的较低扩散区被设置在所述第三层和所述第二层之间。

4.根据权利要求1所述的单向高电压穿通瞬态电压抑制器件，其特征在于，还包括N+护环，所述N+护环从所述第一主表面延伸并且在所述第二层内围绕所述第一层设置。

5.根据权利要求4所述的单向高电压穿通瞬态电压抑制器件，其特征在于，还包括钝化结构，所述钝化结构被设置在所述第一主表面上，并延伸在所述隔离区、所述第二层、所述护环和所述第一层的至少一部分上方。

6.根据权利要求1所述的单向高电压穿通瞬态电压抑制器件，其特征在于，所述隔离区包括台面结构，所述台面结构延伸穿过所述第二层并进入所述第三层，并且其中，所述第二层被设置为与所述第三层直接相邻。

7.根据权利要求1所述的单向高电压穿通瞬态电压抑制器件，其特征在于，所述隔离区包括沟结构，所述沟结构延伸穿过所述第二层并进入所述第三层，并且其中，所述第二层被设置为与所述第三层直接相邻。

8.根据权利要求7所述的单向高电压穿通瞬态电压抑制器件，其特征在于，所述基板限定了一组侧表面，并且其中，所述沟结构不与所述一组侧表面相交。

9.一种单向高电压穿通瞬态电压抑制器件，其特征在于，包括：

第一层，所述第一层包括N+材料，所述第一层被形成在P+基板的第一主表面的第一部分上；

第二层，所述第二层从所述第一主表面的围绕所述第一层的一部分延伸，并延伸到所述第一层下方，所述第二层包括N-材料，其中，包括P+材料的第三层被形成，所述第三层在所述第二层下面延伸到所述P+基板的第二主表面；

N+护环，所述N+护环从所述第一主表面延伸，并在所述第二层内围绕所述第一层设置；以及

隔离区，所述隔离区从所述第一主表面延伸，并围绕所述第二层设置。

10.根据权利要求9所述的单向高电压穿通瞬态电压抑制器件，其特征在于，所述隔离区包括P-外扩散区，其中，所述隔离区的外部部分围绕所述第二层的外围延伸，并且其中，包括P-材料的较低扩散区被设置在所述第三层和所述第二层之间。

11.根据权利要求9所述的单向高电压穿通瞬态电压抑制器件，其特征在于，还包括钝化结构，所述钝化结构被设置在所述第一主表面上，并延伸在所述隔离区、所述第二层、所述护环和所述第一层的至少一部分上方。

12.根据权利要求9所述的单向高电压穿通瞬态电压抑制器件，其特征在于，所述隔离区包括台面结构，所述隔离区延伸穿过所述第二层并进入所述第三层，并且其中，所述第二层被设置为与所述第三层直接相邻。

13.根据权利要求9所述的单向高电压穿通瞬态电压抑制器件，其特征在于，所述隔离区包括沟结构，所述隔离区延伸穿过所述第二层并进入所述第三层，并且其中，所述第二层被设置为与所述第三层直接相邻。

14.根据权利要求13所述的单向高电压穿通瞬态电压抑制器件，其特征在于，所述基板限定了一组侧表面，并且其中，所述沟结构不与所述一组侧表面相交。

Images