JP5859319B2 - 半導体素子および逆導通ｉｇｂｔ。 - Google Patents

半導体素子および逆導通ｉｇｂｔ。 Download PDF

Info

Publication number
JP5859319B2
JP5859319B2 JP2012001955A JP2012001955A JP5859319B2 JP 5859319 B2 JP5859319 B2 JP 5859319B2 JP 2012001955 A JP2012001955 A JP 2012001955A JP 2012001955 A JP2012001955 A JP 2012001955A JP 5859319 B2 JP5859319 B2 JP 5859319B2
Authority
JP
Japan
Prior art keywords
region
vertical trench
semiconductor
electrode
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012001955A
Other languages
English (en)
Other versions
JP2012151470A (ja
Inventor
フランク ディーター プフィルシュ，
フランク ディーター プフィルシュ，
Original Assignee
インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=46481591&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5859319(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト, インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Publication of JP2012151470A publication Critical patent/JP2012151470A/ja
Application granted granted Critical
Publication of JP5859319B2 publication Critical patent/JP5859319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書は、逆導通ＩＧＢＴの実施形態に言及し、特に、逆導通パワーＩＧＢＴと、逆導通ＩＧＢＴ構造を有する半導体素子とに言及する。
電気エネルギの変換や電動機または電気機械の駆動など、自動車用、民生用、および産業用の用途で利用される現代の装置の機能の多くは、半導体素子を頼りにしている。絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、電源や電力変換装置の中のスイッチを始めとして、様々な用途に使用されてきた。
スイッチや電動機駆動装置として動作しているＩＧＢＴを流れる電流の方向は、動作サイクルごとに異なってよい。ＩＧＢＴの「順方向モード」では、ＩＧＢＴのボディ−ドレイン接合部にあるｐｎボディダイオードは逆バイアスされ、素子の抵抗は、ＩＧＢＴのゲート電極に印加される電圧により制御可能である。ｐｎボディダイオードが順バイアスされる「逆方向モード」において、ＩＧＢＴを流れるオーミック電流を小さくするために、両ドープ型の部分を有する構造化コレクタ領域を設けることが可能である。これによってモノリシックに集積されたフリーホイーリングダイオードの損失は、ＩＧＢＴの逆方向モードでは、主に、ボディダイオードを流れる電流とボディダイオードにおける電圧降下との積で決まる。モノリシックに集積されたフリーホイーリングダイオードを有するＩＧＢＴも、逆導通ＩＧＢＴと称する。これらの半導体素子は、外付けのフリーホイーリングダイオードの場合に必要となる接点および電源線に付きもののインダクタンスおよびキャパシタンスがない。
高ラッチアップ耐性を得るために、典型的には、ＩＧＢＴのボディ領域に、高度にドープされた反ラッチアップ領域を設ける。逆方向モードでは、この反ラッチアップ領域は、集積されたフリーホイーリングダイオードの、エミッタ効率が高いエミッタ領域として動作する。この結果、ＩＧＢＴの逆方向モードにおいては、少数電荷キャリアによるドリフトゾーン（以下、ベース領域とも称する）のフラッディングが発生する。したがって、特にハードスイッチング用途では、逆電流ピーク、集積されたフリーホイーリングダイオードのスイッチオフエネルギ、およびＩＧＢＴのスイッチオンエネルギが、モノリシックに集積されたフリーホイーリングダイオードを有するＩＧＢＴにとっては、しばしば高くなりすぎる。
逆方向モードでの少数電荷キャリアによるベース領域のフラッディングを低減するためには、ベース領域において少数電荷キャリアの寿命を短くすることが考えられ、これは、たとえば、金またはプラチナを高速拡散させること、あるいは、処理中のＩＧＢＴの半導体ボディに電子や陽子などの高エネルギ粒子を照射することによって行う。しかしながら、電荷キャリアの寿命を短くすると、典型的には、順方向電圧ＶＦが増え、かつ、飽和順方向電圧ＶＣＥｓａｔが増える。この結果として、順方向モードでのＩＧＢＴの電力損失が増える。
一実施形態によれば、半導体素子が提供される。本半導体素子は、半導体ボディを含み、半導体ボディは、第１の導電型のベース領域と、主水平面とを有する。主水平面上に、第１の電極が配置されている。本半導体ボディはさらに、ＩＧＢＴセルおよびダイオードセルを含む。ＩＧＢＴセルは、垂直断面において、第２の導電型であってベース領域との間で第１のｐｎ接合を形成しているボディ領域を含む。ダイオードセルは、垂直断面において、第２の導電型であってベース領域との間で第２のｐｎ接合を形成しているアノード領域を含む。第１の導電型であって第１の電極とオーミック接触しているソース領域と、第２の導電型であって第１の電極とオーミック接触している反ラッチアップ領域とが、垂直断面において、ＩＧＢＴセル内にのみ形成されている。反ラッチアップ領域の最大ドープ濃度は、ボディ領域の最大ドープ濃度より高い。
一実施形態によれば、逆導通ＩＧＢＴが提供される。本逆導通ＩＧＢＴは、半導体ボディを含み、半導体ボディは、第１の導電型のベース領域と、主水平面とを有する。主水平面上に、第１の電極が配置されている。半導体ボディはさらに、垂直断面において、ゲート誘電体領域によって絶縁されている第１のゲート電極を有する第１の垂直トレンチと、ゲート誘電体領域によって絶縁されている第２のゲート電極を有する第２の垂直トレンチと、ゲート誘電体領域によって絶縁されている第３のゲート電極を有する第３の垂直トレンチと、を含む。垂直断面において、第２の導電型のボディ領域が、ベース領域との間で第１のｐｎ接合を形成し、第１の垂直トレンチと第２の垂直トレンチとの間に延びている。垂直断面において、第１の導電型であって、第１の電極とオーミック接触しているソース領域が、第１の垂直トレンチと第２の垂直トレンチとの間に配置されている。垂直断面において、第２の導電型のアノード領域が、第３の垂直トレンチと隣接していて、ベース領域のみとともに整流ｐｎ接合を形成している。半導体ボディはさらに、第２の導電型であって第１の電極とオーミック接触している反ラッチアップ領域を含み、反ラッチアップ領域の最大ドープ濃度は、ボディ領域の最大ドープ濃度より高い。垂直断面において、反ラッチアップ領域は、垂直方向にボディ領域内に、ソース領域より深く延びており、第１の垂直トレンチと第２の垂直トレンチとの間にのみ配置されている。
一実施形態によれば、逆導通ＩＧＢＴが提供される。本逆導通ＩＧＢＴは、半導体ボディを含み、半導体ボディは、第１の導電型のベース領域と、主水平面とを有する。主水平面上に、第１の電極が配置されている。半導体ボディはさらに、垂直断面において、ゲート誘電体領域によって絶縁された第１のゲート電極と、ゲート誘電体領域によって絶縁された第２のゲート電極と、第２の導電型であって、ベース領域との間で第１のｐｎ接合を形成していて、第１のゲート電極のゲート誘電体領域ならびに第２のゲート電極のゲート誘電体領域と隣接している、ボディ領域と、を含む。第１の導電型であって第１の電極とオーミック接触しているソース領域が、垂直断面において、第１のゲート電極のゲート誘電体領域と隣接している。半導体ボディはさらに、第２の導電型であって第１の電極とオーミック接触している反ラッチアップ領域を含む。反ラッチアップ領域の最大ドープ濃度は、ボディ領域の最大ドープ濃度より高い。反ラッチアップ領域はさらに、垂直断面において、第１のゲート電極のゲート誘電体領域から第１の最短距離にあり、第２のゲート電極のゲート誘電体領域から第２の最短距離にある。第２の最短距離は、第１の最短距離より長い。
一実施形態によれば、逆導通ＩＧＢＴが提供される。本逆導通ＩＧＢＴは、半導体ボディを含み、半導体ボディは、第１の導電型のベース領域と、主水平面とを有する。主水平面上に、第１の電極が配置されている。半導体ボディはさらに、垂直断面において、ゲート誘電体領域によって絶縁された第１のゲート電極を有する第１の垂直トレンチと、ゲート誘電体領域によって絶縁された第２のゲート電極を有する第２の垂直トレンチと、第２の導電型であって、ベース領域との間で第１のｐｎ接合を形成していて、第１の垂直トレンチと第２の垂直トレンチとの間で第１の電極まで延びている、ボディ領域と、を含む。第１の導電型であって第１の電極とオーミック接触しているソース領域が、垂直断面において、第１のゲート電極のゲート誘電体領域と隣接している。第２の導電型の反ラッチアップ領域が、垂直断面において、垂直方向にボディ領域内に、ソース領域より深く延びている。反ラッチアップ領域は、第１の電極とオーミック接触していて、最大ドープ濃度が、ボディ領域の最大ドープ濃度より高い。
当業者であれば、以下の詳細説明を読み、添付図面を参照することにより、さらなる特徴および利点が理解されるであろう。
図面中の各構成要素は、必ずしも正確な縮尺では描かれておらず、本発明の原理を説明することに重点が置かれている。さらに、図面全体において、類似の参照符号は、対応する要素を示す。
１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による、図８に示した垂直半導体素子の平面図を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。 １つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
以下の詳細説明では、本明細書の一部分を成す添付図面を参照する。添付図面では、本発明を実施できる具体的な実施形態を例示している。この点において、「上面」、「底面」、「前面」、「裏面」、「先頭」、「後続」などの方向用語は、各図が描かれている向きを基準にして用いる。実施形態中の各構成要素は、何通りかの異なる向きで配置可能であるため、方向用語は、限定ではなく、例示を意図して用いている。本発明の範囲を逸脱することなく、他の実施形態も利用可能であり、構造的または論理的な変更も可能であることを理解されたい。したがって、以下の詳細説明は、限定的に解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって定義されている。
以下、各種実施形態を詳細に参照する。図面には、これらの実施形態の１つ以上の実施例を示した。各実施例は、説明を目的として示しており、本発明の限定を意図したものではない。たとえば、ある実施形態の一部分として図示または説明した特徴を、他の実施形態において、または他の実施形態との組み合わせのかたちで用いることにより、さらに別の実施形態を示すことが可能である。本発明は、そのような修正および変形を包含するものとする。各実施例は、具体的な表現を用いて説明されているが、これらは、添付の特許請求の範囲を限定するものと解釈されてはならない。各図面は、正確な縮尺では描かれておらず、例示のみを目的としている。明確にするために、特に断らない限り、異なる図面間において、同一の要素または製造ステップは、同じ参照符号で示している。
本明細書で用いる「水平方向」という用語は、半導体の基板またはボディの第１の面、すなわち主水平面にほぼ平行な向きを表すものとする。この水平面は、たとえば、ウェハまたはダイの表面であってよい。
本明細書で用いる「垂直方向」という用語は、第１の面にほぼ垂直に配置された向き、すなわち、半導体の基板またはボディの第１の面の法線方向に平行な向きを表すものとする。
本明細書では、ｎドープを第１の導電型と称し、ｐドープを第２の導電型と称する。代替として、半導体素子は、逆のドープ関係でも形成可能であり、第１の導電型がｐドープであってよく、第２の導電型がｎドープであってよい。さらに、いくつかの図面では、ドープ型の横に「−」または「＋」を付けて、相対ドープ濃度を示している。たとえば、「ｎ−」は、「ｎ」ドープ領域のドープ濃度より低いドープ濃度を意味し、「ｎ＋」ドープ領域は、「ｎ」ドープ領域よりドープ濃度が高い。しかしながら、特に断らない限り、相対ドープ濃度を示すことは、相対ドープ濃度が同じであるドープ領域同士の絶対ドープ濃度が同じでなければならないということを意味するものではない。たとえば、異なる２つのｎ＋ドープ領域の間で、絶対ドープ濃度が異なってもよい。同じことが、たとえば、ｎ＋ドープ領域とｐ＋ドープ領域にも当てはまる。
本明細書に記載の具体的な実施形態は、限定ではなく、逆導通ＩＧＢＴ構造を有する、モノリシックに集積された半導体素子に関し、特に、逆導通パワーＩＧＢＴなどのパワー半導体素子に関する。
本明細書で用いる「パワー半導体素子」という用語は、高電圧および／または大電流のスイッチング機能を有する、シングルチップ上の半導体素子を表すものとする。言い換えると、パワー半導体素子は、（典型的にはアンペアレベルの）大電流用、および／または（典型的には４００Ｖ以上、より典型的には６００Ｖ以上の）高電圧用を対象とする。
本明細書の文脈では、「オーミック接触」、「電気的接触」、「接触」、「オーミック接続」、および「電気的接続」という用語は、半導体素子の２つの領域、部分、または部品の間、または１つ以上の素子の異なる端子の間、または、端子またはメタライゼーションまたは電極と、半導体素子の部分または部品との間に、オーミック電気的接続またはオーミック電流経路があることを表すものである。
図１は、半導体素子１００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子１００は、半導体ボディ４０を含み、半導体ボディ４０は、第１の面（主水平面）１５と、第１の面１５に対向して配置された第２の面（裏面）１６とを有する。第１の面１５の法線方向ｅｎは、垂直方向に対してほぼ平行である。
半導体ボディ４０は、単一バルクの単結晶材料であってよい。半導体ボディ４０は、バルク単結晶材料３０と、その上に形成された少なくとも１つのエピタキシャル層５０とを含むことも可能である。ドープ濃度は、エピタキシャル層５０の堆積中に調節可能なので、エピタキシャル層５０を用いることにより、材料のバックグラウンドドーピングをより自由に調整することが可能である。
以下では、主にシリコン（Ｓｉ）半導体素子を参照して、半導体素子に関する実施形態を説明する。したがって、単結晶半導体の領域または層は、典型的には、単結晶のＳｉ領域またはＳｉ層である。しかしながら、半導体ボディ４０は、半導体素子の製造に適した任意の半導体材料から作ることが可能であることを理解されたい。そのような材料の非限定的な例として、元素半導体材料（シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）など）、第ＩＶ族化合物半導体材料（シリコンカーバイド（ＳｉＣ）またはシリコンゲルマニウム（ＳｉＧｅ）など）、２元系、３元系、または４元系の第ＩＩＩ〜Ｖ族半導体材料（窒化ガリウム（ＧａＮ）、砒化ガリウム（ＧａＡｓ）、燐化ガリウム（ＧａＰ）、燐化インジウム（ＩｎＰ）、燐化インジウムガリウム（ＩｎＧａＰａ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、または砒化燐化インジウムガリウム（ＩｎＧａＡｓＰ）など）、２元系または３元系の第ＩＩ〜ＶＩ属半導体材料（テルル化カドミウム（ＣｄＴｅ）およびテルル化水銀カドミウム（ＨｇＣｄＴｅ）など）などがある。上述の半導体材料は、ホモ接合半導体材料とも称される。２つの異種半導体材料を組み合わせると、ヘテロ接合半導体材料が形成される。ヘテロ接合半導体材料の非限定的な例として、窒化アルミニウムガリウム（ＡｌＧａＮ）−窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）−窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化アルミニウムガリウム（ＡｌＧａＮ）、シリコン−シリコンカーバイド（ＳｉｘＣ１−ｘ）、シリコン−ＳｉＧｅなどのヘテロ接合半導体材料がある。パワー半導体用途で現在主に使用されるのは、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＧａＮなどの材料である。半導体ボディが、降伏電圧が高いＳｉＣや、臨界アバランシェ電界強度が高いＧａＮのような高バンドギャップ材料を含む場合、各半導体領域のドープを高く選択してオン抵抗Ｒｏｎを低くすることが可能である。
半導体ボディ４０は、裏面１６と主水平面１５との間に配置されたｎ型ベース領域１を含む。第１の電極１０が主水平面１５上に配置されており、第２の電極１１が裏面１６上に配置されている。第１の垂直トレンチ２０、第２の垂直トレンチ２１、および第３の垂直トレンチ２２が、主水平面１５からベース領域１の一部にまで延びている。各垂直トレンチ２０、２１、２２は、それぞれゲート電極１２を含み、各ゲート電極１２は、それぞれのゲート誘電体領域８によって半導体ボディ４０と絶縁されており、絶縁プラグ７によって第１の電極１０と絶縁されている。
ｐ型ボディ領域２が、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間、すなわち、垂直トレンチ２０、２１のゲート誘電体領域８間に延びている。ボディ領域２は、ベース領域１との間で、第１のｐｎ接合９を形成している。第１の電極１０とオーミック接触している２つのｎ＋型ソース領域３が、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に配置されている。この２つのソース領域３のそれぞれは、第１の垂直トレンチ２０および第２の垂直トレンチ２１の一方に隣接している。
第１の電極１０とオーミック接触しているｐ＋型反ラッチアップ領域４が、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に配置されている。反ラッチアップ領域４は、第１の電極１０とボディ領域２との間に低オーミック接触を与える。図１に示した例示的実施形態では、反ラッチアップ領域４は、２つのソース領域３に隣接する。
第１のｐｎ接合９の垂直方向下方に、別のｐｎ接合１９が配置されており、第２の電極１１とオーミック接触しているｐ＋型裏側正孔エミッタ領域６とベース領域１との間に形成されている。したがって、ソース領域３は、ボディ領域２、ベース領域１、および裏側正孔エミッタ領域６とともに、第１の電極１０と第２の電極１１との間であって、第１の垂直トレンチ２０および第２の垂直トレンチ２１の絶縁ゲート電極１２同士の間に、サイリスタ構造を形成している。絶縁ゲート電極１２は、主水平面１５から、垂直方向に、第１のｐｎ接合９の下方にまで延びている。したがって、第１の電極１０に対しゲート電極１２に適切なバイアスを加えることにより、ソース領域３とベース領域１との間に、各絶縁領域８に沿って、ｎ型チャネル領域をボディ領域２内に形成することが可能である。言い換えると、半導体素子１００は、反ラッチアップ領域４を有するＩＧＢＴセル１１０を含んでおり、したがって、ＩＧＢＴとして動作可能である。したがって、第１の電極１０はエミッタ電極１０を形成することが可能であり、第２の電極１１はコレクタ電極１１を形成することが可能である。
半導体素子１００の順方向モードでは、ゲート電極１２に印加されているゲート電極Ｖｇが、第１の電極１０に印加されているエミッタ電圧ＶＥを超えると、各ＩＧＢＴセル１１０のボディ領域２にチャネル領域が形成され、第２の電極１１に印加されているコレクタ電圧ＶＣがエミッタ電圧ＶＥより高くなる。順方向モードの間に、コレクタ領域６を形成している裏側正孔エミッタ領域６からベース領域１に正孔が注入される。注入された正孔の一部が、ベース領域１において、チャネル領域からの電子と再結合する。注入された正孔の別の一部が、チャネル領域内の電子に引き付けられて、第１のｐｎ接合９を越えて移動し、これによって、ボディ領域２内に電圧降下が発生する。
この電圧降下は、反ラッチアップ領域がないＩＧＢＴセル構造の場合には、ソース領域とボディ領域との間に形成されたｐｎ接合に順方向バイアスをかけることになる。電圧降下が十分大きければ、ソース領域からボディ領域に電子が注入される。その結果、ソース領域、ボディ領域、およびベース領域によって形成された寄生ｎｐｎトランジスタとともに、ボディ領域、ベース領域、およびコレクタ領域によって形成された寄生ｐｎｐトランジスタがオンになる。このような場合は、寄生ｎｐｎトランジスタおよび寄生ｐｎｐトランジスタによって形成されたサイリスタがラッチアップする。これにより、このＩＧＢＴセル構造物はラッチアップ状態になる。ラッチアップしている間、ゲート電極は、ソース領域とコレクタ領域との間の電流を制御できない。
図１に示した２つのＩＧＢＴセル１１０がラッチアップすることは、最大ドープ濃度をもたせた反ラッチアップ領域４によって回避され、この最大ドープ濃度は、隣接するボディ領域２の最大ドープ濃度より高く、反ラッチアップ領域４は、垂直方向に、隣接するボディ領域２内に、ソース領域３に比べ典型的に１．５倍以上深く延びる。そのようにした場合、ＩＧＢＴセル１１０の非ラッチアップ動作は、典型的には、半導体素子１００の動作範囲全体にわたって行われる。典型的には、反ラッチアップ領域４の最大ドープ濃度は、隣接するボディ領域２の最大ドープ濃度の少なくとも１０倍の高さである。
さらに、第２の電極１１は、典型的には、ｎ型接点領域（裏側ｎエミッタ領域）５を介してベース領域１とオーミック接触しており、ｎ型接点領域５は、第２の電極１１とベース領域１との間に配置されており、最大ドープ濃度がベース領域１の最大ドープ濃度より高い。したがって、逆方向モードでも電流を流すことが可能であり、このモードでは、第１の電極１０と第２の電極１１との間、ならびに、順方向バイアスされた第１のｐｎ接合９の両端で、コレクタ電圧ＶＣは、エミッタ電圧ＶＥより低い。言い換えると、半導体素子１００は、第１の集積されたフリーホイーリングダイオードを有しており、その電流経路は、ボディ領域２とベース領域１との間に形成されたボディダイオード全体にわたって走っているため、半導体素子１００は、逆導通半導体素子１００として動作可能である。
一実施形態によれば、ｐ型アノード領域２ａが、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間を延びて、ベース領域１のみとともに第２のｐｎ接合９ａを形成している。言い換えると、図示した垂直断面では、アノード領域２ａに、すなわち、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に、ソース領域３が形成されていない。典型的には、図示した垂直断面では、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に、反ラッチアップ領域が形成されていない。
半導体素子１００は、ＩＧＢＴセル１１０およびダイオードセル１２０を含むことが可能であり、ダイオードセル１２０では、アノード領域２ａがベース領域１との間で第２のｐｎ接合９ａを形成している。したがって、半導体素子１００はさらに追加の集積されたフリーホイーリングダイオード１４を含んでおり、フリーホイーリングダイオード１４は、第１の集積されたフリーホイーリングダイオードと平行に、すなわち、第２の電極１１と第１の電極１０との間に接続され、第１の電極１０は、これらの集積されたフリーホイーリングダイオードのアノードを形成している。第１の集積されたフリーホイーリングダイオードのみを有する逆導通ＩＧＢＴと比較すると、半導体素子１００は、ラッチアップ耐性およびスイッチング性能に関して素子性能を最適化する上で、より自由度が高い。
接点領域５およびアノード領域２ａは、水平面上への投影において重なり合ってよい。したがって、半導体素子１００の逆方向モードでは、追加の集積されたフリーホイーリングダイオード１４を通る短い電流経路を与えることが可能である。
反ラッチアップ領域４の最大ドープ濃度は、典型的には、アノード領域２ａの最大ドープ濃度の少なくとも１０倍の高さである。ダイオードセル１２０には反ラッチアップ領域がないため、ボディ領域２とベース領域１との間の正孔放出効率は、アノード領域２ａとベース領域１との間の正孔放出効率より高い。追加の集積されたフリーホイーリングダイオード１４の正孔放出効率がより低いことから、逆方向モードでは、正孔によるベース領域１のフラッディングを大幅に低減することが可能である。一方、順方向モードでのＩＧＢＴセル１１０のラッチアップ安定性は維持される。したがって、半導体素子１００の逆電流ピークおよび逆回復エネルギ、ならびにＩＧＢＴセル１１０のスイッチオンエネルギは、集積されたフリーホイーリングダイオードとしてボディダイオードのみを使用するＩＧＢＴと比較して、小さくなる。したがって、半導体素子１００は、典型的には、スイッチング用途、特にハードスイッチング用途に、より好適である。
半導体素子１００はまた、ＩＧＢＴセル１１０とダイオードセル１２０とが分離された逆導通トレンチＩＧＢＴ １００として説明できるが、ダイオードセル１２０の正孔放出効率は、ＩＧＢＴセル１１０のボディダイオードの正孔放出効率より低い（典型的には、３分の１から１０分の１である）。
一実施形態によれば、半導体素子１００は、負荷電流を搬送および／または制御するためのＩＧＢＴセル１１０および／またはダイオードセル１２０を複数有する活性領域と、エッジ終端構造を有する周辺領域と、を有する垂直パワー半導体素子である。これらの実施形態では、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に配置されたＩＧＢＴセル１１０、ならびに第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に配置されたダイオードセル１２０は、活性領域の単位セルに相当すると考えられる。これらの単位セルは、水平な１次元または２次元の格子、たとえば、六角形の格子や正方格子に配列可能である。ＩＧＢＴセル１１０およびダイオードセル１２０は、さらに様々な水平格子上に配列してよい。あるいは、ＩＧＢＴセル１１０のみ、またはダイオードセル１２０のみを水平格子上に配列する。
さらに、接点領域５および／またはコレクタ領域６を、パワー半導体素子１００の複数個のＩＧＢＴセル１１０および／またはダイオードセル１２０にわたって水平方向に延ばすことが可能である。順方向モードの低電流密度時には、ベース領域１およびｎエミッタ領域５を通るユニポーラ電子電流によって、電流−電圧特性が非単調になる場合がある。これは、典型的には、コレクタ領域６を複数個のＩＧＢＴセル１１０および／またはダイオードセル１２０にわたって延ばした場合に、回避、または少なくとも低減される。
一方、半導体素子１００は、ＩＧＢＴセル１１０を１個または２〜３個だけ、かつ、ダイオードセル１２０を１個または２〜３個だけ含んでよく、たとえば、集積回路の一部として、かつ／または、高周波低電力用途において含んでよい。
図１は、１つの典型的な断面図を表している。半導体素子１００の他の断面図も同様であってよく、たとえば、図示された半導体領域、絶縁領域、電極、および垂直トレンチが、図示された断面に垂直な方向に、ほぼ棒状である場合も同様であってよい。一方、ボディ領域２および反ラッチアップ領域４が正方形状または円盤状であってもよく、第１および第２の垂直トレンチ２０、２１が、単一の連結された（たとえば、環状の）垂直トレンチに相当してもよい。これらの実施形態では、典型的には、左側のＩＧＢＴセル１１０の図示された２つの分離されたソース領域３も、単一の連結された（たとえば、環状の）ソース領域に相当する。
さらに、ＩＧＢＴセル１１０とダイオードセル１２０の並びを変えてもよく、たとえば、図１に示された断面に垂直な方向に交互であってもよい。つまり、図１の断面と平行な別の垂直断面において、別のｐ型反ラッチアップ領域と別の２つのソース領域とを、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に配置することが可能である。これらの実施形態では、典型的には、その別の垂直断面において、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に、反ラッチアップ領域もソース領域も配置されていない。
図２は、半導体素子２００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子２００は、半導体素子１００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、アノード領域２ａが垂直方向に半導体ボディ４０内に延びる深さが浅くなっている。さらに、アノード領域２ａの最大ドープ濃度が、ボディ領域２の最大ドープ濃度より低くなっている。これに伴い、アノード領域２ａとベース領域１との間の正孔放出効率が、ボディ領域２とベース領域１との間の正孔放出効率に比べて、さらに低くなる。したがって、半導体素子１００の逆電流ピークおよび逆回復エネルギ、ならびにＩＧＢＴセル１１０のスイッチオンエネルギは小さくなる。
一実施形態によれば、ボディ領域２の最大ドープ濃度は、アノード領域２ａの最大ドープ濃度の少なくとも２倍の高さであり、より典型的には５倍の高さであり、さらにより典型的には１０倍の高さである。
たとえば、反ラッチアップ領域４の最大ドープ濃度は約１０１９ｃｍ−３より高く、ボディ領域２の最大ドープ濃度は約５×１０１６ｃｍ−３と約５×１０１７ｃｍ−３との間にあり、アノード領域２ａの最大ドープ濃度は約５×１０１６ｃｍ−３より低い。ベース領域１の最大ドープ濃度は、典型的には、約５×１０１２ｃｍ−３と約５×１０１４ｃｍ−３との間にあり、たとえば、約５×１０１３ｃｍ−３の領域にある。
図３は、半導体素子３００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子３００もＩＧＢＴセル１１０およびダイオードセル１２０を含んでいるが、これらは、図１および２に示したような、共通のトレンチゲート電極で互いに分離された構造になっておらず、隣接する２つのトレンチゲート電極１２の間に配置されたｐ型正孔エミッタ領域２（またはボディ領域２）を共有している。
図示した３つのＩＧＢＴセル１１０のそれぞれは、この垂直断面において、第１の電極１０とオーミック接触しているソース領域３を１つだけ含んでいる。たとえば、第１のトレンチ２０と第２のトレンチ２１との間にソース領域３が１つだけ配置されている。図３に示した例示的実施形態では、各垂直トレンチ２０、２１、２２が隣接するソース領域３は１つだけである。したがって、ボディ領域２は、第１の電極１０および主水平面１５まで、それぞれ延びている。
半導体素子３００はまた、隣接する２つのトレンチゲート電極１２の間にＩＧＢＴセル１１０およびダイオードセル１２０の組み合わせが少なくとも１つ配置された逆導通トレンチＩＧＢＴ ３００として説明できる。ＩＧＢＴセル１１０のボディ領域２の第１の部分２ｂには、ソース領域３および反ラッチアップ領域４が埋め込まれている。これと隣接する、ダイオードセル１２０のボディ領域２の第２の部分２ａには、ソース領域がまったくない。典型的には、第２の部分２ａは、ｎ型半導体領域を含んでおらず、したがって、ベース領域１のみとともに整流ｐｎ接合９ａを形成している。
言い換えると、ボディ領域２においては、第１の部分２ｂが、水平面上への投影において、ソース領域３および反ラッチアップ領域４と重なり合っており、第２の部分２ａは、水平面上への投影において、ソース領域３および反ラッチアップ領域４と離れている。さらに、第２の部分２ａは、第１の電極１０まで延びている。したがって、ボディ領域２の第２の部分２ａは、集積された追加フリーホイーリングダイオード１４のアノード領域２ａを形成している。そのようにした場合、ダイオードセル１２０の正孔放出効率は、ボディ領域２の第１の部分２ｂとベース領域１との間に形成されたＩＧＢＴセル１１０のボディダイオードの正孔放出効率より低く、典型的には、３分の１から１０分の１になっている。
一実施形態によれば、反ラッチアップ領域４と第１の垂直トレンチ２０のゲート電極１２のゲート誘電体領域８との間の最小距離ｄ１は、反ラッチアップ領域４と第２の垂直トレンチ２１のゲート電極１２のゲート誘電体領域８との間の最小距離ｄ２より短く、典型的には、２分の１以下になっている。そのようにした場合、半導体素子３００の逆方向モードでは、大部分の電流が、集積された追加フリーホイーリングダイオード１４を流れることになる。これにより、半導体素子３００の逆方向モードの間は、正孔によるベース領域１のフラッディングが低減される。
図４は、半導体素子４００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子４００は、半導体素子３００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。
一実施形態によれば、ボディ領域２の第１の部分２ｂの最大ドープ濃度は、アノード領域２ａを形成している第２の部分２ａの最大ドープ濃度より高く、典型的には２倍の高さであり、より典型的には５倍の高さであり、さらにより典型的には１０倍の高さである。そのようにした場合、ダイオードセル１２０の正孔放出効率はさらに低くなる。
さらに、ボディ領域２の第１の部分２ｂは、典型的には、垂直方向に半導体ボディ４０内に、第２の部分２ａより深く延びている。第１の部分２ｂおよび第２の部分２ａは、より多量のドーパントを第１の部分２ｂに注入した後の共通のドライブインプロセスにおいて形成可能である。
図５は、半導体素子５００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子５００は、半導体素子３００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、ソース領域３および反ラッチアップ領域４を第１の電極１０と電気的に接続するために、浅い接触トレンチ１８を用いている。浅い接触トレンチ１８は、半導体素子１００、２００、４００、およびこの後の図面を参照して説明される半導体素子にも代替として用いてよい。
図６は、半導体素子６００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子６００は、半導体素子１００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、ＩＧＢＴセル１１０とダイオードセル１２０との間に、ｐ型浮遊半導体領域２ｃを有するスペーサセル１３０が配置されている。図６に示した例示的実施形態では、ＩＧＢＴセル１１０のボディ領域２は、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に延びている。スペーサセル１３０の浮遊ボディ領域２ｃは、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に延びている。ダイオードセル１２０のアノード領域２ａは、第３の垂直トレンチ２２と第４の垂直トレンチ２３との間に延びている。浮遊半導体領域２ｃの最大ドープ濃度は、典型的には、ボディ領域２の最大ドープ濃度と実質的に同等以上である。
一実施形態によれば、浮遊半導体領域２ｃは、垂直方向に、ベース領域１内に、ボディ領域２、アノード領域２ａ、および垂直トレンチ２０、２１、２２、および２３より深く延びている。
一実施形態によれば、ベース領域１と裏側ｎエミッタ領域５との間、および、ベース領域１と裏側ｐエミッタ領域（またはコレクタ領域）６との間に、ｎ型フィールドストップゾーン１７が配置される。これにより、半導体素子６００は、逆導通パンチスルーＩＧＢＴとして動作可能である。さらに、本明細書に開示の他の半導体素子に対しても、フィールドストップゾーンを設けることが可能である。
図７は、半導体素子７００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子７００は、半導体素子６００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、第３の垂直トレンチ２２および第４の垂直トレンチ２３の中に配置された絶縁ゲート電極１２ａが、第１の電極１０に接続されている。したがって、動作中の絶縁電極１２ａには、ゲート電圧ではなく、エミッタ電圧ＶＡがかかっている。そのようにした場合、典型的には、ゲートキャパシタンスが小さくなる。したがって、半導体素子７００のスイッチング特性を向上させることが可能である。本明細書で用いる「ゲート電極」という用語は、そのゲート電極が動作中に実際にゲート電位と接続されているかどうかに関係なく、半導体ボディから絶縁されている電極を表すものとする。
図８は、半導体素子８００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子８００は、半導体素子７００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、半導体素子８００は、接点層１３（たとえば、ポリＳｉ層）をさらに含むことにより、ゲート電極１２をゲートパッド（図示せず）と接触させ、ゲート電極１２ａを第１の電極１０と接触させている。半導体素子７００と比較すると、絶縁プラグ７の絶縁層を通してアノード領域２ａ用接点をエッチングするため、アノード領域２ａと隣接するゲート誘電体領域８の上部を少しエッチングするというリスクがない。
図９は、半導体素子８００の一実施形態を平面図で概略的に示している。図９は、接点層１３の水平方向のレイアウトに対応している。図８に示した半導体素子８００は、図９の線ｓに沿った断面に対応する。図１を参照して既に説明したように、本明細書に開示の半導体素子の垂直トレンチは、水平面においてＩＧＢＴセル１１０またはダイオードセル１２０の半導体領域を円周方向に囲むように、ほぼ環状であってよい。図９において上から点線で示したトレンチレイアウトからわかるように、垂直トレンチ２０および２１、ならびに垂直トレンチ２２および２３は、それぞれが、単一のつながったトレンチ（たとえば、中空の矩形シリンダ）を形成している。
一実施形態によれば、半導体素子８００は、図９に示したような規則的な水平格子を形成するＩＧＢＴセル１１０およびダイオードセル１２０を有するパワー半導体素子である。たとえば、半導体素子８００はさらに、線ｔに沿った垂直断面において２つの分離された垂直トレンチ２０ｂ、２１ｂを形成している垂直トレンチ２０ｂ、２１ｂと、線ｔに沿った垂直断面において２つの分離された垂直トレンチ２２ｂ、２３ｂを形成している垂直トレンチ２２ｂ、２３ｂと、を含んでよい。線ｔに沿った垂直断面は、図８の水平方向の鏡映を描いたものに相当する。
図１０は、半導体素子９００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子９００は、半導体素子７００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。半導体素子９００はさらに、垂直方向に、ベース領域１内に、より深く延びた浮遊ボディ領域２ｃを含んでいる。ただし、浮遊ボディ領域２ｃは、垂直方向にベース領域１内に、垂直トレンチ２０、２１、２２、および２３ほどは深く延びていない。ボディ領域２と浮遊ボディ領域２ａの最大ドープ濃度は、実質的に同等であってよい。さらに、浮遊ボディ領域２ｃとボディ領域２は、垂直方向に同じ深さまで延びてよい。これらにより、半導体素子９００の製造がより容易になる。
図１１は、半導体素子６５０の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子６５０は、半導体素子６００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。半導体素子６５０はさらに、浮遊ボディ領域２ｃを含む。ただし、浮遊ボディ領域２ｃは、垂直方向にベース領域１内に延びる深さが、ボディ領域２およびアノード領域２ａと実質的に同等である。
図１１に示した例示的実施形態では、絶縁ゲート電極１２を有するトレンチ２１、２２、２３、および２４の間に３つの浮遊ボディ領域２ｃが配置されている。浮遊ボディ領域２ｃおよびボディ領域２は、一般的なプロセスで製造可能である。これらにより、半導体素子６５０の製造がより容易になる。
図１２は、半導体素子１５０の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子１５０は、半導体素子１００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、半導体素子１５０のＩＧＢＴセル１１０およびダイオードセル１２０は、トレンチゲート電極の代わりに、主水平面１５上に配置されたゲート誘電体領域８でそれぞれが絶縁されたゲート電極１２を含んでいる。半導体素子１５０は、たとえば、ＤＭＯＳ（二重拡散金属酸化物半導体）構造物として形成可能である。
図１３は、半導体素子３５０の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子３５０は、半導体素子３００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、半導体素子３５０のＩＧＢＴセル１１０およびダイオードセル１２０は、トレンチゲート電極の代わりに、主水平面１５上に配置されたゲート誘電体領域８でそれぞれが絶縁されたゲート電極１２を含んでいる。半導体素子３５０は、たとえば、ＤＭＯＳ構造物として形成可能である。
図６から図１１を参照して説明したｐ型浮遊半導体領域を有するスペーサセルは、主水平面１５上にゲート電極を配置した半導体素子にも使用可能である。さらに、図１から図１１を参照して説明した半導体領域のドープ関係および幾何学的特性は、典型的には、主水平面１５上にゲート電極を配置した半導体素子についても当てはまる。
「下に」、「下方に」、「より低い」、「上に」、「上方に」などの空間的に相対的な用語は、ある要素の、別の要素に対する位置付けを説明する際の記述を容易にするために用いる。これらの用語は、素子の、図示された向きと異なる向きを含む様々な向きを包含するものとする。さらに、「第１の」、「第２の」などの用語も、様々な要素、領域、区間などを示すために用いており、これらも限定を意図したものではない。本明細書を通して、類似の用語は類似の要素を意味する。
本明細書で用いている、「有する」、「含有する」、「含む」、「備える」などの用語は、記述対象の要素または特徴の存在を示すとともに、それ以外の要素または特徴を排除するものでない、非限定的な用語である。冠詞の「ａ」、「ａｎ」、および「ｔｈｅ」は、特に断らない限り、単数だけでなく複数も包含するものとする。
上述の変形および応用の範囲を念頭に置いて、本発明は、上述の説明によっても、添付図面によっても限定されないことを理解されたい。その代わりに、本発明は、以下の特許請求項およびこれらの法的均等物によってのみ限定される。
以下、付記を記す。
[付記１]
第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と、
前記主水平面（１５）上に配置された第１の電極（１０）と、
を備える半導体素子であって、
前記半導体ボディ（４０）はさらに、垂直断面において、
前記ベース領域（１）との間で第１のｐｎ接合（９）を形成している第２の導電型のボディ領域（２）を備えるＩＧＢＴセル（１１０）と、
前記ベース領域（１）との間で第２のｐｎ接合（９ａ）を形成している前記第２の導電型のアノード領域（２ａ）を備えるダイオードセル（１２０）と、
前記第１の導電型であって前記第１の電極（１０）とオーミック接触しているソース領域（３）と、前記第２の導電型であって前記第１の電極（１０）とオーミック接触している反ラッチアップ領域（４）と、を備え、前記ソース領域（３）および前記反ラッチアップ領域（４）は、前記垂直断面において、前記ＩＧＢＴセル（１１０）内にのみ形成されており、前記反ラッチアップ領域（４）の最大ドープ濃度は、前記ボディ領域（２）の最大ドープ濃度より高い、
半導体素子。
[付記２]
前記ＩＧＢＴセル（１１０）および前記ダイオードセル（１２０）の少なくとも一方が、ゲート誘電体領域（８）によって絶縁されている第１のゲート電極（１２）を備える垂直トレンチを備える、付記１に記載の半導体素子。
[付記３]
前記ＩＧＢＴセル（１１０）および前記ダイオードセル（１２０）の少なくとも一方が、前記主水平面（１５）上に配置されてゲート誘電体領域（８）によって絶縁されている第１のゲート電極（１２）を備える、付記１または２に記載の半導体素子。
[付記４]
前記ボディ領域（２）の最大ドープ濃度は、前記アノード領域（２ａ）の最大ドープ濃度の少なくとも２倍の高さである、付記１〜３のいずれか一項に記載の半導体素子。
[付記５]
前記反ラッチアップ領域（４）は、前記ソース領域（３）よりも垂直方向に深く、前記ボディ領域（２）内に延びている、付記１〜４のいずれか一項に記載の半導体素子。
[付記６]
前記反ラッチアップ領域（４）の最大ドープ濃度は、前記ボディ領域（２）の最大ドープ濃度の少なくとも１０倍の高さである、付記１〜５のいずれか一項に記載の半導体素子。
[付記７]
前記第２の導電型であって前記第１の電極（１０）とオーミック接触している追加の反ラッチアップ領域（４）をさらに備え、前記追加の反ラッチアップ領域（４）は、別の垂直断面において、前記アノード領域（２ａ）と隣接している、付記１に記載の半導体素子。
[付記８]
前記第１の電極（１０）と対向配置されていて前記ベース領域（１）とオーミック接触している第２の電極をさらに備える、付記１〜７のいずれか一項に記載の半導体素子。
[付記９]
前記第１の導電型であって、前記第２の電極と前記ベース領域（１）との間に配置されていて、最大ドープ濃度が前記ベース領域（１）の最大ドープ濃度より高い、浮遊半導体領域（２ｃ）をさらに備える、付記８に記載の半導体素子。
[付記１０]
前記浮遊半導体領域（２ｃ）と前記アノード領域（２ａ）とが、水平面上への投影において重なり合う、付記９に記載の半導体素子。
[付記１１]
複数のＩＧＢＴセル（１１０）および／またはダイオードセル（１２０）を備える、付記１〜１０のいずれか一項に記載の半導体素子。
[付記１２]
第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と、
前記主水平面（１５）上に配置された第１の電極（１０）と、
を備える逆導通ＩＧＢＴであって、
前記半導体ボディ（４０）はさらに、垂直断面において、
ゲート誘電体領域（８）によって絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と、
ゲート誘電体領域（８）によって絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と、
ゲート誘電体領域（８）によって絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と、
第２の導電型であって、前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて、前記第１の垂直トレンチと前記第２の垂直トレンチとの間に延びている、ボディ領域（２）と、
前記第１の導電型であって、前記第１の電極（１０）とオーミック接触していて、前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチとの間に配置されている、ソース領域（３）と、
前記第２の導電型であって、前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて、前記第３の垂直トレンチ（２２）に隣接している、アノード領域（２ａ）と、
前記第２の導電型であって、前記第１の電極（１０）とオーミック接触していて、最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い、反ラッチアップ領域（４）と、を備え、前記反ラッチアップ領域（４）は、前記ソース領域（３）よりも垂直方向に深く、前記ボディ領域（２）内に延びており、前記反ラッチアップ領域（４）は、前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にのみ配置されている、
逆導通ＩＧＢＴ。
[付記１３]
前記反ラッチアップ領域（４）の最大ドープ濃度は、前記アノード領域（２ａ）の最大ドープ濃度の少なくとも１０倍の高さである、付記１２に記載の逆導通ＩＧＢＴ。
[付記１４]
前記アノード領域（２ａ）は、前記第２のトレンチと前記第３のトレンチとの間に延びている、付記１２または１３に記載の逆導通ＩＧＢＴ。
[付記１５]
前記第２の導電型であって前記第２のトレンチと前記第３のトレンチとの間に延びている浮遊半導体領域（２ｃ）をさらに備える、付記１２〜１４のいずれか一項に記載の逆導通ＩＧＢＴ。
[付記１６]
前記浮遊半導体領域（２ｃ）は、前記ボディ領域（２）、前記アノード領域（２ａ）、前記第１の垂直トレンチ、前記第２の垂直トレンチ、および前記第３の垂直トレンチの少なくとも１つよりも垂直方向に深く、前記ベース領域（１）内に延びている、付記１５に記載の逆導通ＩＧＢＴ。
１ ベース領域
２ ボディ領域
２ａ アノード領域（ボディ領域２の第２の部分（図３））
２ｂ ボディ領域２の第１の部分（図３）
２ｃ 浮遊半導体領域
３ ソース領域
４ 反ラッチアップ領域
５ 接点領域
６ 裏側正孔エミッタ領域
７ 絶縁プラグ
８ ゲート誘電体領域
９ 第１のｐｎ接合
９ａ 整流ｐｎ接合
１０ 第１の電極
１１ 第２の電極
１２ ゲート電極
１２ａ 絶縁ゲート電極
１３ 接点層
１４ 追加の集積されたフリーホイーリングダイオード
１５ 第１の水平面（主水平面）
１６ 第２の面（裏面）
１７ ｎ型フィールドストップゾーン
１８ 浅い接触トレンチ
１９ 別のｐｎ接合
２０ 第１の垂直トレンチ
２１ 第２の垂直トレンチ
２２ 第３の垂直トレンチ
２３ 第４の垂直トレンチ
３０ バルク単結晶材料
４０ 半導体ボディ
５０ エピタキシャル層
１００ 半導体素子
１１０ ＩＧＢＴセル
１２０ ダイオードセル
１３０ スペーサセル

Claims (18)

  1. 第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と、
    前記主水平面（１５）上に配置された第１の電極（１０）と、
    を備える半導体素子であって、
    前記半導体ボディ（４０）はさらに、垂直断面において、
    ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と、
    ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と、
    ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と、
    第２の導電型であって、前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて、前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている、ボディ領域（２）と、
    前記第１の導電型であって、前記第１の電極（１０）とオーミック接触していて、前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている、少なくとも１つのソース領域（３）と、
    前記第２の導電型であって、前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され、前記第１の電極（１０）とオーミック接触していて、最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い、少なくとも１つの反ラッチアップ領域（４）と、
    前記第２の導電型であって、前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて、前記第３の垂直トレンチ（２２）に隣接し、前記第１の電極（１０）とオーミック接触している、アノード領域（２ａ）と、
    前記第１の電極（１０）の反対側に配置され、前記ベース領域（１）とオーミック接触している第２の電極（１１）と、
    前記第２の導電型であって、前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と
    を備える半導体素子。
  2. 前記反ラッチアップ領域（４）は、前記第１の電極（１０）と前記ボディ領域（２）との間に延びていて、前記ボディ領域（２）と前記第１の電極（１０）との間には直接のオーミック接触は存在しない、請求項１に記載の半導体素子。
  3. 前記反ラッチアップ領域（４）は、前記少なくとも１つのソース領域（３）よりも、前記ボディ領域（２）に対して、垂直方向に深く延びている、請求項１に記載の半導体素子。
  4. 前記アノード領域（２ａ）は、前記第３の垂直トレンチ（２２）と前記第２の垂直トレンチ（２１）との間に配置される、請求項１に記載の半導体素子。
  5. 前記アノード領域（２ａ）は、前記第３の垂直トレンチ（２２）と第４の垂直トレンチ（２３）との間に配置されていて、前記第４の垂直トレンチ（２３）は、ゲート誘電体領域（８）によって前記アノード領域（２ａ）から絶縁されている第４のゲート電極（１２）を備える、請求項１に記載の半導体素子。
  6. 前記第２の導電型であって前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に延びている浮遊半導体領域（２ｃ）をさらに備える、請求項５に記載の半導体素子。
  7. 第２の導電型である前記浮遊半導体領域（２ｃ）は、前記ボディ領域と前記アノード領域（２ａ）よりも、前記ベース領域（１）に対して垂直方向に深く延びている、請求項６に記載の半導体素子。
  8. 第２の導電型である前記浮遊半導体領域（２ｃ）は、前記第２の垂直トレンチと前記第３の垂直トレンチよりも、前記ベース領域（１）に対して垂直方向に深く延びている、請求項６に記載の半導体素子。
  9. 前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置された、第２の導電型である少なくとも２つの浮遊半導体領域（２ｃ）と、
    第２の導電型である少なくとも２つの浮遊半導体領域（２ｃ）のうちの２つの間に配置された少なくとも１つの第５の垂直トレンチと
    をさらに備え、
    前記少なくとも１つの第５の垂直トレンチは、ゲート誘電体領域（８）によって前記半導体ボディ（４０）から絶縁された第５のゲート電極を備える、請求項５に記載の半導体素子。
  10. 前記少なくとも２つの浮遊半導体領域（２ｃ）のうち１つは、前記第２の垂直トレンチ（２１）と前記少なくとも１つの第５の垂直トレンチとの間に延びている、請求項９に記載の半導体素子。
  11. 前記少なくとも２つの浮遊半導体領域（２ｃ）のうち１つは、前記第３の垂直トレンチと前記少なくとも１つの第５の垂直トレンチとの間に延びている、請求項９に記載の半導体素子。
  12. 前記第３のゲート電極（１２）は前記第１のゲート電極（１２）に電気接続されている、請求項１に記載の半導体素子。
  13. 前記第２の電極（１１）と前記ベース領域（１）との間に配置された第１導電型の接触領域（５）をさらに備え、前記接触領域（５）は、最大ドープ濃度が前記ベース領域（１）の最大ドープ濃度より高い、請求項１に記載の半導体素子。
  14. 前記接触領域（５）と前記アノード領域（２ａ）は水平面上への投影において重なり合っている、請求項１３に記載の半導体素子。
  15. 前記ベース領域（１）と前記接触領域（５）との間、および／または前記ベース領域（１）と前記コレクタ領域（６）との間に配置された第１の導電型のフィールドストップ領域をさらに備える、請求項１３に記載の半導体素子。
  16. 前記第１の垂直トレンチ、前記第２の垂直トレンチ、および前記第３の垂直トレンチは半導体ボディの活性領域に配置され、前記半導体ボディ（４０）は、縁終端構造を有する周辺領域をさらに備える、請求項１に記載の半導体素子。
  17. 前記アノード領域（２ａ）は、前記主水平面（１５）にまで延びている、請求項１に記載の半導体素子。
  18. 前記アノード領域（２ａ）は、前記ボディ領域（２）の最大ドーピング濃度とは異なる最大ドーピング濃度を有する、請求項１に記載の半導体素子。
JP2012001955A 2011-01-17 2012-01-10 半導体素子および逆導通ｉｇｂｔ。 Active JP5859319B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/007,902 US8384151B2 (en) 2011-01-17 2011-01-17 Semiconductor device and a reverse conducting IGBT
US13/007,902 2011-01-17

Publications (2)

Publication Number Publication Date
JP2012151470A JP2012151470A (ja) 2012-08-09
JP5859319B2 true JP5859319B2 (ja) 2016-02-10

Family

ID=46481591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012001955A Active JP5859319B2 (ja) 2011-01-17 2012-01-10 半導体素子および逆導通ｉｇｂｔ。

Country Status (4)

Country Link
US (2) US8384151B2 (ja)
JP (1) JP5859319B2 (ja)
CN (2) CN104576720B (ja)
DE (1) DE102012100349B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101870823B1 (ko) * 2016-11-22 2018-06-25 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR101870824B1 (ko) * 2016-11-21 2018-06-25 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011100533T5 (de) * 2010-11-30 2012-12-20 Fuji Electric Co., Ltd. Halbleitervorrichtung
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
US8884360B2 (en) * 2012-02-24 2014-11-11 Infineon Technologies Austria Ag Semiconductor device with improved robustness
US9276097B2 (en) * 2012-03-30 2016-03-01 Infineon Technologies Austria Ag Gate overvoltage protection for compound semiconductor transistors
JP6047297B2 (ja) * 2012-04-09 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置
US8669611B2 (en) 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
US9130060B2 (en) 2012-07-11 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a vertical power MOS transistor
JP6284314B2 (ja) 2012-08-21 2018-02-28 ローム株式会社 半導体装置
JP6190206B2 (ja) * 2012-08-21 2017-08-30 ローム株式会社 半導体装置
JP6577558B2 (ja) * 2012-08-21 2019-09-18 ローム株式会社 半導体装置
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
JP5840308B2 (ja) 2012-12-28 2016-01-06 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN103077962B (zh) * 2013-01-14 2015-08-12 江苏物联网研究发展中心 功率半导体器件的背面集电极结构
CN103050514A (zh) * 2013-01-14 2013-04-17 江苏物联网研究发展中心 功率半导体器件的集电极结构
DE112013006664B4 (de) 2013-02-13 2019-07-04 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
JP6102354B2 (ja) * 2013-03-06 2017-03-29 トヨタ自動車株式会社 逆導通ｉｇｂｔ
US9111989B2 (en) * 2013-03-26 2015-08-18 Infineon Technologies Austria Ag Insulated gate bipolar transistor including emitter short regions
US9337827B2 (en) 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
US9209109B2 (en) 2013-07-15 2015-12-08 Infineon Technologies Ag IGBT with emitter electrode electrically connected with an impurity zone
US9166027B2 (en) * 2013-09-30 2015-10-20 Infineon Technologies Ag IGBT with reduced feedback capacitance
DE112013007576B4 (de) 2013-11-05 2022-02-03 Denso Corporation Halbleitereinrichtung
JP6119577B2 (ja) * 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
US9105679B2 (en) * 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
CN104701372B (zh) * 2013-12-06 2017-10-27 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
US9406543B2 (en) 2013-12-10 2016-08-02 Samsung Electronics Co., Ltd. Semiconductor power devices and methods of manufacturing the same
US9543389B2 (en) 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9337185B2 (en) 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices
US9337270B2 (en) 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
KR20150076815A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
US9634128B2 (en) 2014-03-17 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor device
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
CN103928508B (zh) * 2014-04-29 2016-09-21 东南大学 一种低噪声低损耗绝缘栅双极型晶体管
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
US9293533B2 (en) * 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
DE102014110681B4 (de) * 2014-07-29 2019-06-06 Infineon Technologies Ag Rückwärts leitender igbt und herstellungsverfahren dafür
JP6256613B2 (ja) 2014-08-20 2018-01-10 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014115314B4 (de) * 2014-10-21 2018-10-11 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate mit einem thermistor mit negativem temperaturkoeffizienten und herstellungsverfahren
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
CN104393032A (zh) * 2014-12-04 2015-03-04 国家电网公司 一种平面栅igbt及其制作方法
DE102014226161B4 (de) * 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
CN105990406A (zh) * 2015-01-28 2016-10-05 南京励盛半导体科技有限公司 一种制造在外延硅片上功率器件的背面结构
JP6392133B2 (ja) 2015-01-28 2018-09-19 株式会社東芝 半導体装置
US9634131B2 (en) * 2015-02-05 2017-04-25 Changzhou ZhongMin Semi-Tech Co. Ltd. Insulated gate bipolar device
WO2016131025A1 (en) * 2015-02-13 2016-08-18 Ideation Systems Llc Modular system including multiple detachable sensors
DE102015102138B4 (de) * 2015-02-13 2017-02-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
JP2016171268A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体装置
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
DE102015104723B4 (de) * 2015-03-27 2017-09-21 Infineon Technologies Ag Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
JP6633867B2 (ja) 2015-08-21 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102015120210B4 (de) * 2015-11-23 2019-02-21 Infineon Technologies Ag Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102015122804B4 (de) * 2015-12-23 2020-10-15 Infineon Technologies Ag Halbleitervorrichtung, enthaltend eine Wärmesenkenstruktur
CN105762177B (zh) * 2016-05-04 2018-11-06 江苏中科君芯科技有限公司 一种抗闩锁igbt器件
CN106252399B (zh) * 2016-08-31 2019-03-29 电子科技大学 一种逆导型igbt
JP6677615B2 (ja) * 2016-09-20 2020-04-08 株式会社東芝 半導体装置
DE102016219020B4 (de) * 2016-09-30 2019-11-07 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102016125879B3 (de) 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
US10170559B1 (en) 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
US20190006461A1 (en) 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
US10833021B2 (en) 2017-06-29 2020-11-10 Alpha And Omega Semiconductor (Cayman) Ltd. Method for precisely aligning backside pattern to frontside pattern of a semiconductor wafer
US10510832B2 (en) 2017-07-14 2019-12-17 Fuji Electric Co., Ltd. Semiconductor device
JP7067041B2 (ja) 2017-12-11 2022-05-16 株式会社デンソー 半導体装置
DE102017129955B4 (de) 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102018100237B4 (de) * 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
JP6782263B2 (ja) * 2018-02-07 2020-11-11 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6833742B2 (ja) * 2018-02-07 2021-02-24 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
JP6935351B2 (ja) * 2018-03-20 2021-09-15 株式会社東芝 半導体装置
DE102018107417B4 (de) * 2018-03-28 2024-02-08 Infineon Technologies Austria Ag Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
GB2575810A (en) * 2018-07-23 2020-01-29 Ween Semiconductors Tech Co Ltd Power semiconductor device
JP6996461B2 (ja) * 2018-09-11 2022-01-17 株式会社デンソー 半導体装置
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
JP7101593B2 (ja) * 2018-10-30 2022-07-15 三菱電機株式会社 半導体装置
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
JP7319500B2 (ja) * 2019-01-04 2023-08-02 株式会社東芝 制御回路、半導体装置及び電気回路装置
CN113632237B (zh) * 2019-03-22 2022-09-13 日立能源瑞士股份公司 具有低传导损耗的反向传导绝缘栅功率半导体器件
JP7178950B2 (ja) * 2019-04-18 2022-11-28 三菱電機株式会社 半導体装置
CN110071043A (zh) * 2019-04-24 2019-07-30 贵州芯长征科技有限公司 一种功率半导体器件的制备方法
JP7241656B2 (ja) 2019-09-25 2023-03-17 三菱電機株式会社 半導体装置及びその製造方法
CN112750901B (zh) * 2019-10-30 2023-06-16 广东美的白色家电技术创新中心有限公司 一种逆导型igbt器件及智能功率模块
JP2021082725A (ja) * 2019-11-20 2021-05-27 三菱電機株式会社 半導体装置
JP2021197525A (ja) 2020-06-18 2021-12-27 ミツミ電機株式会社 半導体装置及びその製造方法
JP7475265B2 (ja) * 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN114975577A (zh) * 2021-02-19 2022-08-30 苏州东微半导体股份有限公司 半导体器件
CN114975575A (zh) * 2021-02-19 2022-08-30 苏州东微半导体股份有限公司 半导体器件
CN114975576A (zh) * 2021-02-19 2022-08-30 苏州东微半导体股份有限公司 半导体功率器件
CN113990952B (zh) * 2021-10-29 2024-05-10 上海华虹宏力半导体制造有限公司 半导体器件及其制备方法
CN115498030B (zh) * 2022-09-16 2023-04-07 恒泰柯半导体（上海）有限公司 一种含异质结结构的逆导型igbt器件
CN117476757A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具有高抗闩锁能力的igbt及制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238871A (ja) 1990-02-15 1991-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2988871B2 (ja) * 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP3384198B2 (ja) * 1995-07-21 2003-03-10 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3168147B2 (ja) * 1995-09-14 2001-05-21 株式会社日立製作所 半導体装置とそれを用いた３相インバータ
US6777783B2 (en) 2001-12-26 2004-08-17 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7557386B2 (en) 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
DE102006047244B4 (de) * 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
US7880200B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Austria Ag Semiconductor device including a free wheeling diode
JP4840370B2 (ja) * 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2010171179A (ja) * 2009-01-22 2010-08-05 Toyota Motor Corp 半導体装置
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP5366297B2 (ja) * 2009-02-10 2013-12-11 富士電機株式会社 半導体装置
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101870824B1 (ko) * 2016-11-21 2018-06-25 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR101870823B1 (ko) * 2016-11-22 2018-06-25 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
JP2012151470A (ja) 2012-08-09
CN102593168B (zh) 2015-01-14
DE102012100349A1 (de) 2012-07-19
DE102012100349B4 (de) 2016-08-18
US9082813B2 (en) 2015-07-14
US20140027814A1 (en) 2014-01-30
US8384151B2 (en) 2013-02-26
CN104576720B (zh) 2018-05-08
CN102593168A (zh) 2012-07-18
CN104576720A (zh) 2015-04-29
US20120181575A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
JP5859319B2 (ja) 半導体素子および逆導通ｉｇｂｔ。
JP6080023B2 (ja) 逆導通型ｉｇｂｔ
US10243066B2 (en) Producing a semiconductor device by epitaxial growth
US9337270B2 (en) Semiconductor device
US9337185B2 (en) Semiconductor devices
US9859272B2 (en) Semiconductor device with a reduced band gap zone
US9246410B2 (en) Integrated power semiconductor component, production method and chopper circuit comprising integrated semiconductor component
US9941274B2 (en) Semiconductor device with a switchable and a non-switchable diode region
US8884360B2 (en) Semiconductor device with improved robustness
CN106252397B (zh) 具有降低的发射极效率的半导体器件
US9865717B2 (en) Semiconductor device
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
KR101624063B1 (ko) 베이스 폭이 결정된 래칭 및 비-래칭 상태를 갖는 ｍｃｔ 소자
US9899504B2 (en) Power semiconductor transistor having increased bipolar amplification
US8878238B2 (en) MCT device with base-width-determined latching and non-latching states
CN115881772A (zh) 功率半导体器件和生产功率半导体器件的方法
GB2612636A (en) Semiconductor device
US10868159B2 (en) Power semiconductor device
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
US20240234414A9 (en) Rc-igbt and manufacturing method of rc-igbt
CN115377184A (zh) 功率半导体器件

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150616

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151216

R150 Certificate of patent or registration of utility model

Ref document number: 5859319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250