CN103928508B - 一种低噪声低损耗绝缘栅双极型晶体管 - Google Patents
一种低噪声低损耗绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN103928508B CN103928508B CN201410179067.6A CN201410179067A CN103928508B CN 103928508 B CN103928508 B CN 103928508B CN 201410179067 A CN201410179067 A CN 201410179067A CN 103928508 B CN103928508 B CN 103928508B
- Authority
- CN
- China
- Prior art keywords
- district
- pxing
- type
- groove
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 210000004508 polar body Anatomy 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 238000004080 punching Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009514 concussion Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种低噪声低损耗绝缘栅双极型晶体管，包括P型集电区、N型缓冲层、N型漂移区、槽栅结构、第一P型体区、第二P型体区、N型发射极体区、高掺杂N型埋层、发射极金属。其特征在于所述的高掺杂N型埋层位于第二P型体区内部表面下方，由此通过增加器件的表面电阻大大改善空穴的电流路径，使得器件在开关过程中位移电流大大降低，过冲大为减小，噪声大幅减弱。同时，由于保留了传统结构中的第二P型体区，也保留了传统结构良好的正向导通压降与关断损耗的折中关系。此结构工艺简单，易于实现。
Description
技术领域
本发明主要涉及功率半导体器件技术领域，尤其涉及一种低噪声低损耗绝缘栅双极型晶体管，特别适用于大功率集成电路如变频调速、电力牵引、变频家电、半桥驱动电路以及汽车生产等领域。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)作为现代电力电子领域的代表性器件,自诞生到现在的三十年间,其市场容量已经远远超过了传统的整流器件,表现出极强的生命力和发展潜力，成为当前主流的电力电子器件之一，它完美结合了金属氧化物半导体管开关速度快和双极型晶体管(BipolarJunction Transistor,BJT)电流能力强的优点，已广泛运用于变频家电、感应加热、工业变频、光伏发电、风力发电、机车牵引等领域。
随着IGBT应用的普及,对其性能的要求也日益苛刻,不同应用领域对其需求也逐渐分化,这就促使其需要在现有结构上进行更进一步的优化,使其适应不同的领域。目前遇到的问题主要集中在器件开关噪声、器件导通压降和关断损耗折中关系等方面。图1所示为一种典型的传统IGBT结构，其通过载流子注入增强效应大幅提高了器件导通压降与关断损耗的折中关系。但是，由于该结构中存在浮空的P型体区，在器件开启时会有大量空穴电流从集电极注入到器件漂移区，然后沿着器件表面、浮空P型体区下方流向发射极，这部分电流抬升了栅下方的电势，导致器件栅极电容反向充电，从而导致了栅电压过冲较大，存在较严重的噪声，使得器件在开关过程中震荡明显，可靠性降低，严重限制了其实际应用，因此IGBT器件的开关过程中的噪声问题成为其系统应用的主要问题，优化设计IGBT结构以降低器件在开启过程中的噪声对IGBT的发展具有十分重要的意义。
发明内容
本发明针对上述问题，提出了一种低噪声低损耗绝缘栅双极型晶体管，主要目的在于通过大大增加器件的表面电阻改善电流路径，大大降低器件开关过程中由于栅极电容反向充电导致的大位移电流，充分抑制传统结构的噪声。
本发明提供如下技术方案：
一种低噪声低损耗绝缘栅双极型晶体管，包括P型集电极，在P型集电极上设有P型集电区，在P型集电区上设有N型缓冲层，在N型缓冲层上设有N型漂移区，在N型漂移区内设有间距相等的沟槽，所述沟槽自N型漂移区向外延伸至N型漂移区表面，在外侧沟槽与次外侧沟槽之间分别设有第一P型体区且第一P型体区设在N型漂移区的表面上，在位于两个次外侧沟槽内侧的所有相邻沟槽之间设有与其对应两侧沟槽不相接的第二P型体区且第二P型体区设在N型漂移区的表面上，所述第一P型体区的顶面、沟槽顶面及第二P型体区的顶面位于同一平面内，在沟槽的内壁及槽底设有栅氧化层，在栅氧化层内设有多晶硅栅，在两个第一P型体区表面分别设有两个N型发射极体区，两个N型发射极体区分别位于第一P型体区表面与外侧沟槽形成的拐角处及第一P型体区表面与次外侧沟槽形成的拐角处，在两个外侧沟槽上覆盖有第一氧化层且第一氧化层向内侧延伸并止于接触于外侧沟槽的N型发射极体区的上方，在两个次外侧沟槽的上方及两个次外侧沟槽之间的沟槽、第二P型体区上方设有连续的第二氧化层，并且，连续的第二氧化层的一端向外侧延伸并止于接触于上述一端次外侧沟槽的N型发射极体区的上方，连续的第二氧化层的另一端向外侧延伸并止于接触于上述另一端次外侧沟槽的N型发射极体区的上方，在各N型发射极体区上连接有发射极金属，在第二P型体区内设有高掺杂N型埋层且高掺杂N型埋层位于第二P型体区的表面下方,第二P型体区与多晶硅栅的距离宽度根据表面电阻的需要而定,第二P型体区的掺杂浓度介于1×109cm-3～1×1022cm-3之间,所述高掺杂N型埋层与第二P型体区的距离宽度根据表面电阻的需要而定,所述高掺杂N型埋层的掺杂浓度介于1×109cm-3～1×1023cm-3之间,第二P型体区的个数介于1～8之间,第一P型体区的掺杂浓度介于1×109cm-3～1×1022cm-3之间。
与现有技术相比，本发明具有如下优点：
本发明主要目的在于通过大大增加器件的表面电阻改善电流路径，大大降低器件开关过程中由于栅极电容反向充电导致的大位移电流，充分抑制传统结构的噪声。它一方面通过在第二P型体区内部顶端一侧引入高掺杂N型埋层，阻断了空穴沿着第二P型体区表面及其两侧的多晶硅栅侧壁的流通路径，大大增大了器件的表面电阻，加上微调选择合适的第二P型体区浓度，使得器件表面电阻进一步增加，因而空穴电流较难沿着第二P型体区表面及多晶硅栅侧壁流过，有效改善了电流路径，减小了由于栅周围空穴积聚引起的栅射电容反向充电从而导致的大位移电流，噪声特性大幅提高。另一方面保留了传统结构的第二P型体区的结构，进而保留了传统结构优异的正向导通压降与关断损耗的折中关系。同时，此结构的工艺设计简单，无需额外的掩膜板就能完成整个设计，易于实现。
综上所述，本发明提供的一种低噪声低损耗绝缘栅双极型晶体管，与传统结构相比，在第二P型体区表面引入了高掺杂的N型埋层，通过增大器件的表面电阻大大改善电流的导通路径，进而有效克服了传统结构噪声特性差的缺点，同时保留了传统结构优异的正向导通压降与关断损耗的折中关系。同时，此结构的工艺设计简单，易于实现。
附图说明
图1所示为传统的绝缘栅双极型晶体管的器件结构图。
图2所示为新型低噪声低损耗IGBT结构的器件结构图。
图3所示为正向导通时新型IGBT结构与传统结构的I-V曲线对比图。
图4所示为新型IGBT结构与传统结构的正向导通压降与关断损耗折中曲线对比图。
图5所示为正向导通时新型IGBT结构的N型漂移区空穴电流分布图。
图6所示为正向导通时传统结构N型漂移区空穴电流分布图。
图7所示为新型IGBT结构与传统结构开启时电流电压过冲对比图。
具体实施方式
一种低噪声低损耗绝缘栅双极型晶体管，包括P型集电极1，在P型集电极1上设有P型集电区2，在P型集电区2上设有N型缓冲层3，在N型缓冲层3上设有N型漂移区4，在N型漂移区4内设有间距相等的沟槽，所述沟槽自N型漂移区4向外延伸至N型漂移区4表面，在外侧沟槽与次外侧沟槽之间分别设有第一P型体区12且第一P型体区12设在N型漂移区4的表面上，在位于两个次外侧沟槽内侧的所有相邻沟槽之间设有与其对应两侧沟槽不相接的第二P型体区8且第二P型体区8设在N型漂移区4的表面上，所述第一P型体区12的顶面、沟槽顶面及第二P型体区8的顶面位于同一平面内，在沟槽的内壁及槽底设有栅氧化层5，在栅氧化层5内设有多晶硅栅6，在两个第一P型体区12表面分别设有两个N型发射极体区7，两个N型发射极体区7分别位于第一P型体区12表面与外侧沟槽形成的拐角处及第一P型体区12表面与次外侧沟槽形成的拐角处，在两个外侧沟槽上覆盖有第一氧化层11且第一氧化层11向内侧延伸并止于接触于外侧沟槽的N型发射极体区7的上方，在两个次外侧沟槽的上方及两个次外侧沟槽之间的沟槽、第二P型体区8上方设有连续的第二氧化层13，并且，连续的第二氧化层13的一端向外侧延伸并止于接触于上述一端次外侧沟槽的N型发射极体区7的上方，连续的第二氧化层13的另一端向外侧延伸并止于接触于上述另一端次外侧沟槽的N型发射极体区7的上方，在各N型发射极体区7上连接有发射极金属10，在第二P型体区8内设有高掺杂N型埋层9且高掺杂N型埋层9位于第二P型体区8的表面下方,第二P型体区8与多晶硅栅6的距离宽度根据表面电阻的需要而定,第二P型体区8的掺杂浓度介于1×109cm-3～1×1022cm-3之间,所述高掺杂N型埋层9与第二P型体区8的距离宽度根据表面电阻的需要而定,所述高掺杂N型埋层9的掺杂浓度介于1×109cm-3～1×1023cm-3之间,第二P型体区8的个数介于1～8之间,第一P型体区12的掺杂浓度介于1×109cm-3～1×1022cm-3之间。
下面结合附图对本发明进行进一步说明。
本发明的工作原理：
本发明提供一种低噪声低损耗绝缘栅双极型晶体管，当器件开启时，通过在第二P型体区表面引入高掺杂的N型埋层，由于阻断了空穴沿着第二P型体区表面及其两侧的多晶硅栅侧壁的流通路径，器件的表面电阻大大增大了，加上微调选择合适的第二P型体区浓度，使得器件表面电阻进一步增加了，设此电阻为Ra，并导致N型漂移区电阻相比于器件表面电阻较小，设此电阻为Rb；即Ra>Rb，因而空穴电流更易从电阻较小的区域流向发射极而不是沿着第二P型体区表面及其两侧的多晶硅栅侧壁流过，即Ia＜＜Ib，加上电阻分压的效果，设由于电阻分压导致的电势差为Δψa，Δψb，于是我们可以得到Ia*Ra＜＜Ib*Rb，即Δψa＜＜Δψb，而传统结构由于没有引入特征结构，其表面电阻较小，设此电阻为Ra1，使得N型漂移区相对于表面电阻较大，设此电阻为Rb1，即Ra1<Rb1，因而绝大部分空穴电流会沿着第二P型体区表面及其两侧的多晶硅栅侧壁流通，使得Ia1＞＞Ib1，加上电阻分压的效果，设此由于电阻分压导致的电势差为Δψa1，Δψb1，我们可以得到Ia1*Ra1＞＞Ib1*Rb1，即Δψa1＞＞Δψb1，新型结构与传统结构对比得
Δψa＜＜Δψb≈Δψb1＜＜Δψa1
再根据
Idis＝Cgc(ox)*(dψ/dt-dVge/dt)
其中Idis表示位移电流,dψ/dt表示电势的变化率。
我们可以得到新型低噪声低损耗IGBT结构的dψa/dt＜＜dψa1/dt,即新结构的电势变化率比传统结构的大为减小，加上Cgc(ox)与dVge/dt在新结构与传统结构中大致相同，所以新型结构的Idis较小，即新型结构的栅极位移电流比传统结构的大大降低，开关过程中过冲大为减小，噪声大幅减弱。
本发明提供一种低噪声低损耗绝缘栅双极型晶体管，当集电极加高压，且栅极加正电压时，绝缘栅双极型晶体管导通，电子通过反型沟道流向集电极，当P型集电极与N型缓冲层之间的pn结开启时，大量空穴将流向发射极，由于第二P型体区使得大量空穴积聚在N型漂移区靠发射极一侧，从而实现了提高发射极一侧的载流子浓度的作用，增强了靠近发射极N型漂移区的电导调制作用，实现了发射极一侧载流子浓度大于集电极一侧的载流子浓度分布，这种载流子浓度分布相对于传统的集电极一侧载流子浓度大于发射极的分布可以实现更好的导通压降与关断损耗之间的折中关系。
本发明器件，工艺设计简单，无需额外的掩膜板就能完成整个设计，易于实现。
为了验证本发明结构的好处，本专利通过半导体器件仿真软件SentaurusTcad对结构进行了对比仿真，如图3～图7所示。图3为新型低噪声低损耗IGBT结构与传统结构的I-V曲线对比图，我们可以发现本发明结构的电流电压特性与传统结构相同，说明新加入的特征结构并不影响器件的正向导通特性。图4为新型低噪声低损耗IGBT结构与传统结构的正向导通压降与关断损耗折中曲线对比图，我们可以发现本发明结构的正向导通压降与关断损耗的折中关系与传统结构的相同。图5为器件开启时，新型低噪声低损耗IGBT结构的空穴电流分布图，可明显看出大量的空穴电流从远离第二P型体区的相对低阻一侧N漂移区流过。图6为器件开启时，传统IGBT结构的空穴电流分布图，从图中可以看出大量的空穴电流沿着第二P型体区表面及其两侧的多晶硅栅侧壁流过，从图5、图6的比较中可以发现新结构开启时电流路径得到了大大的改善，减小了由于栅周围空穴积聚引起的栅射电容反向充电从而导致的大位移电流，大大抑制其噪声效应；图7所示分别为新结构与传统结构开启时栅压过冲，集电极电压和集电极电流对比图，由对比图可以清晰看出开关过程中本发明结构的dVge/dt，dVce/dt，dIce/dt比传统结构均有较大改善，震荡大大减小，过冲得到了有效抑制，噪声特性大幅提高。
综上所述，本发明结构可以大幅度抑制其噪声，并保留了传统结构优异的正向导通压降和关断损耗的折中关系，同时工艺简单，易于实现。
Claims (4)
1.一种低噪声低损耗绝缘栅双极型晶体管，包括P型集电极（1），在P型集电极（1）上设有P型集电区（2），在P型集电区（2）上设有N型缓冲层（3），在N型缓冲层（3）上设有N型漂移区（4），在N型漂移区（4）内设有间距相等的沟槽，所述沟槽自N型漂移区（4）向外延伸至N型漂移区（4）表面，在外侧沟槽与次外侧沟槽之间分别设有第一P型体区（12）且第一P型体区（12）设在N型漂移区（4）的表面上，在沟槽的内壁及槽底设有栅氧化层（5），在栅氧化层（5）内设有多晶硅栅（6），在两个第一P型体区（12）表面分别设有两个N型发射极体区（7），两个N型发射极体区（7）分别位于第一P型体区（12）表面与外侧沟槽形成的拐角处及第一P型体区（12）表面与次外侧沟槽形成的拐角处，在两个外侧沟槽上覆盖有第一氧化层（11）且第一氧化层（11）向内侧延伸并止于接触于外侧沟槽的N型发射极体区（7）的上方，在各N型发射极体区（7）上连接有发射极金属（10），其特征在于，在位于两个次外侧沟槽内侧的所有相邻沟槽之间设有与其对应两侧沟槽不相接的第二P型体区（8）且第二P型体区（8）设在N型漂移区（4）的表面上，所述第一P型体区（12）的顶面、沟槽顶面及第二P型体区（8）的顶面位于同一平面内，在两个次外侧沟槽的上方及两个次外侧沟槽之间的沟槽、第二P型体区（8）上方设有连续的第二氧化层（13），并且，连续的第二氧化层（13）的一端向外侧延伸并止于接触于上述一端次外侧沟槽的N型发射极体区（7）的上方，连续的第二氧化层（13）的另一端向外侧延伸并止于接触于上述另一端次外侧沟槽的N型发射极体区（7）的上方，在第二P型体区（8）内设有N型埋层（9）且N型埋层（9）位于第二P型体区（8）的表面下方，所述N型埋层（9）的掺杂浓度介于1×109 cm-3~1×1023cm-3之间。
2.根据权利要求1所述的一种低噪声低损耗绝缘栅双极型晶体管，其特征在于，第二P型体区（8）的掺杂浓度介于1×109 cm-3~1×1022cm-3之间。
3.根据权利要求1所述的一种低噪声低损耗绝缘栅双极型晶体管，其特征在于，第二P型体区（8）的个数介于1~8之间。
4.根据权利要求1所述的一种低噪声低损耗绝缘栅双极型晶体管，其特征在于，第一P型体区（12）的掺杂浓度介于1×109 cm-3~1×1022cm-3之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410179067.6A CN103928508B (zh) | 2014-04-29 | 2014-04-29 | 一种低噪声低损耗绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410179067.6A CN103928508B (zh) | 2014-04-29 | 2014-04-29 | 一种低噪声低损耗绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928508A CN103928508A (zh) | 2014-07-16 |
| CN103928508B true CN103928508B (zh) | 2016-09-21 |
Family
ID=51146669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410179067.6A Active CN103928508B (zh) | 2014-04-29 | 2014-04-29 | 一种低噪声低损耗绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928508B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417622B (zh) * | 2018-02-07 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | Igbt器件 |
| US10469065B2 (en) * | 2018-03-01 | 2019-11-05 | Dialog Semiconductor (Uk) Limited | Multi-level gate control for transistor devices |
| CN112928155B (zh) * | 2021-04-01 | 2022-04-12 | 四川大学 | 一种浮空p柱的槽栅超结IGBT |
| CN115084239A (zh) * | 2022-07-20 | 2022-09-20 | 苏州迈志微半导体有限公司 | 功率晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5222466B2 (ja) * | 2006-08-09 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8384151B2 (en) * | 2011-01-17 | 2013-02-26 | Infineon Technologies Austria Ag | Semiconductor device and a reverse conducting IGBT |
| CN103489906A (zh) * | 2013-09-16 | 2014-01-01 | 电子科技大学 | 一种绝缘栅双极型半导体器件 |
-
2014
- 2014-04-29 CN CN201410179067.6A patent/CN103928508B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928508A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105932042A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN104347689B (zh) | 双沟槽‑栅极绝缘栅双极晶体管结构 | |
| CN103928508B (zh) | 一种低噪声低损耗绝缘栅双极型晶体管 | |
| CN105789290A (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105742346A (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105870179A (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN107180865A (zh) | 一种低噪声低损耗绝缘栅双极型晶体管 | |
| CN105870178A (zh) | 一种双向igbt器件及其制造方法 | |
| CN104637995A (zh) | 一种介质隔离与结隔离相结合的ligbt器件及制作方法 | |
| CN106024876A (zh) | 用于消除回滞现象的逆导型横向绝缘栅双极型晶体管器件 | |
| CN109148572A (zh) | 一种反向阻断型fs-gbt | |
| CN103762230A (zh) | N沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN205488135U (zh) | 具有载流子存储结构的igbt器件 | |
| CN106024892A (zh) | 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法 | |
| CN111211174B (zh) | 一种sgt-mosfet半导体器件 | |
| CN105047704A (zh) | 一种具有连通型存储层的高压igbt及其制造方法 | |
| CN104078498B (zh) | 一种沟槽隔离横向绝缘栅双极型晶体管 | |
| CN204668313U (zh) | 一种新型轻穿通igbt器件 | |
| CN104299992B (zh) | 一种横向沟槽绝缘栅双极型晶体管及其制备方法 | |
| CN104299990A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN103928507B (zh) | 一种逆导型双栅绝缘栅双极型晶体管 | |
| CN204102905U (zh) | 一种rf-ldmos漏端场板结构 | |
| CN106409887B (zh) | 一种绝缘栅双极晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |