CN108417622B - Igbt器件 - Google Patents

Igbt器件 Download PDF

Info

Publication number
CN108417622B
CN108417622B CN201810120416.5A CN201810120416A CN108417622B CN 108417622 B CN108417622 B CN 108417622B CN 201810120416 A CN201810120416 A CN 201810120416A CN 108417622 B CN108417622 B CN 108417622B
Authority
CN
China
Prior art keywords
region
channel
trench gate
floating
igbt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810120416.5A
Other languages
English (en)
Other versions
CN108417622A (zh
Inventor
张须坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810120416.5A priority Critical patent/CN108417622B/zh
Publication of CN108417622A publication Critical patent/CN108417622A/zh
Application granted granted Critical
Publication of CN108417622B publication Critical patent/CN108417622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种IGBT器件，包括：至少两个第一沟槽栅，各第一沟槽栅的至少一个侧面形成有沟道区；至少一个浮空区，浮空区的两侧由两个对应的第一沟槽栅的侧面限定；在浮空区中形成有至少一个穿过浮空区的第二沟槽栅；在浮空区的表面形成有相反掺杂的第一阱区；沟道区的表面形成有发射区且发射区的表面通过接触孔连接到发射极，第一阱区的表面也通过接触孔连接到发射极；第二沟槽栅连接控制信号，在IGBT器件导通时，控制信号使第二沟槽栅将侧面沟道关断使浮空区积累载流子；在所述IGBT器件关断时，控制信号使第二沟槽栅的侧面沟道导通并积累的载流子通过泄放。本发明能同时降低器件的通态压降以及降低器件的关断损耗。

Description

IGBT器件
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种绝缘栅双极型晶体管(Insulated gate bipolar transistor，IGBT)器件。
背景技术
IGBT同时具有绝缘栅型场效应管(MOSFET)的电压控制和双极型三极管(BJT)的低导通电阻和高耐压特性，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低等多中优异特性，被广泛应用于中、大功率电力电子系统。
如图1所示，是现有IGBT器件的结构示意图，以N型器件为例，现有IGBT器件包括：
形成于硅片背面的由P+区组成的集电区103，形成于所述集电区103上方的N型掺杂的缓冲层(Buffer)102，由N-掺杂区组成的漂移区101，缓冲层102的掺杂浓度大于漂移区101的掺杂浓度，缓冲层102能使漂移区101的电场降低到0，所以缓冲层103具有场阻断(Field Stop，FS)的作用。形成于漂移区101的N-掺杂区中的P-掺杂区组成的体区(body)也即沟道区104，形成于沟道区104中的由N+掺杂区组成的源区即发射区107。
沟槽栅由形成于沟槽中的栅氧化层105和多晶硅栅106组成，多晶硅栅106穿过所述沟道区104并对所述沟道区104侧面覆盖，且被所述多晶硅栅106侧面覆盖的所述沟道区104的表面用于形成沟道。
P型掺杂的浮空区(P-float)104a形成于两个沟槽栅之间，在浮空区104a的表面没有形成源区。通常，浮空区104a和沟道区104都采用相同的P阱工艺形成，根据P阱形成的位置不同区分浮空区104a和沟道区104，图1中位于虚线AA到虚线BB之间的P阱为浮空区104a，位于虚线CC到虚线DD之间的P阱为沟道区104。
在发射区107的顶部形成由穿过层间膜109的接触孔110并通过接触孔110连接到由正面金属层111组成的发射极，在发射区107对应的接触孔110的底部还形成有P+掺杂的阱接触区108。
由于在浮空区104a的表面没有形成源区且没有通过接触孔连接到发射极，故浮空区104a在器件导通时呈浮置状态，故实现的功能和沟道区104不同。
如图2所示，是图1所示的IGBT器件导通时电流路径示意图；当多晶硅栅106加大于阈值电压的正向偏置电压时，沟道形成，器件导通，集电区103会连接正电压使空穴注入到漂移区101中并形成如箭头201所示的电流路径，由于在浮空区104a处无法形成电流路径，故空穴到达浮空区104a的底部之后会形成一个空穴积累层202，空穴积累层202能够降低器件的导通压降即通态压降，这对器件是有利的，能进一步的提高电流密度，适合应用在大电流领域。
但是，此结构存在如下问题：
1、由于P-float104a的区域横向面积较大，使得米勒电容Cgc增大，影响器件的开通特性及栅极过冲电压的稳定性。
2、器件关断时，P-float104a区域下方积累的空穴即空穴积累层202中的空穴无法及时扫出，会增加器件的关断损耗。
发明内容
本发明所要解决的技术问题是提供一种IGBT器件，具有浮空区能在器件导通时降低通态压降，同时能降低器件的关断损耗；还能降低器件的米勒电容。
为解决上述技术问题，本发明提供的IGBT器件包括：
第一导电类型的漂移区。
形成于所述漂移区背面的具有第二导电类型重掺杂的集电区。
至少两个第一沟槽栅，各所述第一沟槽栅的至少一个侧面形成有沟道区，所述沟道区具有第二导电类型掺杂，所述第一沟槽栅的深度大于所述沟道区的结深，在所述沟道区的表面形成有具有第一导电类型重掺杂的发射区，被所述第一沟槽栅侧面覆盖的所述沟道区的表面用于形成连接所述发射区和所述漂移区的第一沟道。
至少一个浮空区，所述浮空区的两侧由两个对应的所述第一沟槽栅的侧面限定，所述浮空区具有第二导电类型掺杂。
在所述浮空区中形成有至少一个穿过所述浮空区的第二沟槽栅。
在所述浮空区的表面形成有具有第一导电类型掺杂的第一阱区。
所述发射区的表面通过接触孔连接到由正面金属层组成的发射极，所述第一阱区的表面也通过顶部对应的接触孔连接到所述发射极。
被所述第二沟槽栅侧面覆盖的所述浮空区的表面用于形成连接所述第一阱区和所述漂移区的第二沟道。
所述第二沟槽栅连接控制信号，在IGBT器件导通时，所述第一沟道导通，所述控制信号使所述第二沟道关断从而使所述浮空区呈不导通的浮空结构，从所述集电区进入到所述漂移区中的第二导电类型的载流子会积累在所述浮空区的底部，用于降低所述IGBT的通态压降；在所述IGBT器件关断时，所述第一沟道关断，所述第二沟道导通，积累于所述浮空区底部的第二导电类型的载流子通过所述第二沟道泄放，用于降低所述IGBT器件的关断损耗。
进一步改进是，在所述浮空区中形成有两个穿过所述浮空区的第三沟槽栅，两个所述第三沟槽栅位于所述浮空区的两端且位于所述第一阱区外侧；所述第三沟槽栅和所述发射极短接，所述第三沟槽栅和对应侧的邻近的所述第一沟槽栅之间的所述浮空区组成米勒电容调节结构，所述米勒电容调节结构的宽度越小，所述米勒电容越小。
进一步改进是，在所述漂移区和所述集电区之间还具有缓冲层，所述缓冲层具有掺杂浓度大于所述漂移区的掺杂浓度的第一导电类型掺杂。
进一步改进是，在所述发射区对应的接触孔的底部的所述沟道区中形成有第二导电类型重掺杂的阱接触区。
进一步改进是，所述接触孔穿过层间膜。
进一步改进是，所述第一沟槽栅包括形成于对应的沟槽的侧面和底部表面的栅介质层和填充于沟槽中的多晶硅栅组成。
进一步改进是，所述第二沟槽栅包括形成于对应的沟槽的侧面和底部表面的栅介质层和填充于沟槽中的多晶硅栅组成。
进一步改进是，所述第三沟槽栅包括形成于对应的沟槽的侧面和底部表面的栅介质层和填充于沟槽中的多晶硅栅组成。
进一步改进是，所述沟道区由具有第二导电类型掺杂的阱区组成。
进一步改进是，所述浮空区由具有第二导电类型掺杂的阱区组成。
进一步改进是，所述浮空区的结深大于等于所述沟道区的结深。
进一步改进是，所述IGBT为N型器件，第一导电类型为N型，第二导电类型为P型；
进一步改进是，所述第二沟道导通时在所述第二沟槽栅上所加的所述控制信号的大小等于所述第一沟道导通时在所述第一沟槽栅上所加的电压大小；所述第二沟道关闭时在所述第二沟槽栅上所加的所述控制信号的大小等于所述第一沟道关闭时在所述第一沟槽栅上所加的电压大小。
进一步改进是，所述第一沟道导通时在所述第一沟槽栅上所加的电压大小为15V，所述第一沟道关闭时在所述第一沟槽栅上所加的电压大小为-15V。
进一步改进是，所述IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明IGBT器件设置了浮空区并在浮空区中设置了第二沟槽栅以及在浮空区的表面设置了掺杂类型相反的第一阱区，第二沟槽栅能在器件正向导通时使浮空区截止，从而使浮空区呈浮置状态并能在底部积累第二导电类型的载流子，从而能降低器件的通态压降，并进而能提高器件的电流密度，使器件适合应用在大电流领域。
本发明的第二沟槽栅能在器件截止时在被第二沟槽栅侧面覆盖的浮空区的表面形成一个第二沟道，使浮空区底部积累的载流子能通过第二沟道泄放，从而能降低所述IGBT器件的关断损耗。
本发明还能进一步的在浮空区的两端形成两个位于第二阱区外侧第三沟槽栅，第三沟槽栅和所述发射极短接，能在第三沟槽栅和对应侧的邻近的第一沟槽栅之间的浮空区组成米勒电容调节结构，米勒电容调节结构的宽度越小，米勒电容越小，所以本发明还能降低器件的米勒电容，从而能改善器件的开通特性及栅极过冲电压的稳定性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有IGBT器件的结构示意图；
图2是图1所示的IGBT器件导通时电流路径示意图；
图3是本发明实施例IGBT器件的结构示意图。
具体实施方式
如图3所示，是本发明实施例IGBT器件的结构示意图，本发明实施例IGBT器件包括：
第一导电类型的漂移区1。
形成于所述漂移区1背面的具有第二导电类型重掺杂的集电区3。
较佳为，在所述漂移区1和所述集电区3之间还具有缓冲层2，所述缓冲层2具有掺杂浓度大于所述漂移区1的掺杂浓度的第一导电类型掺杂。这里所述缓冲层2具有加快所述漂移区1中的电场强度下降速率的作用，故也称为场阻断层即FS层。
至少两个第一沟槽栅，各所述第一沟槽栅的至少一个侧面形成有沟道区4，所述沟道区4具有第二导电类型掺杂，所述第一沟槽栅的深度大于所述沟道区4的结深，在所述沟道区4的表面形成有具有第一导电类型重掺杂的发射区7，被所述第一沟槽栅侧面覆盖的所述沟道区4的表面用于形成连接所述发射区7和所述漂移区1的第一沟道。
至少一个浮空区4a，所述浮空区4a的两侧由两个对应的所述第一沟槽栅的侧面限定，所述浮空区4a具有第二导电类型掺杂。
在所述浮空区4a中形成有至少一个穿过所述浮空区4a的第二沟槽栅。
在所述浮空区4a的表面形成有具有第一导电类型掺杂的第一阱区12。
所述发射区7的表面通过接触孔10连接到由正面金属层11组成的发射极，所述第一阱区12的表面也通过顶部对应的接触孔10连接到所述发射极。
在所述发射区7对应的接触孔10的底部的所述沟道区4中形成有第二导电类型重掺杂的阱接触区8。所述接触孔10穿过层间膜9。
被所述第二沟槽栅侧面覆盖的所述浮空区4a的表面用于形成连接所述第一阱区12和所述漂移区1的第二沟道。
所述第二沟槽栅连接控制信号，在IGBT器件导通时，所述第一沟道导通，所述控制信号使所述第二沟道关断从而使所述浮空区4a呈不导通的浮空结构，从所述集电区3进入到所述漂移区1中的第二导电类型的载流子会积累在所述浮空区4a的底部，用于降低所述IGBT的通态压降；在所述IGBT器件关断时，所述第一沟道关断，所述第二沟道导通，积累于所述浮空区4a底部的第二导电类型的载流子通过所述第二沟道泄放，用于降低所述IGBT器件的关断损耗。
本发明实施例中，在所述浮空区4a中形成有两个穿过所述浮空区4a的第三沟槽栅，两个所述第三沟槽栅位于所述浮空区4a的两端且位于所述第一阱区12外侧；所述第三沟槽栅和所述发射极短接，所述第三沟槽栅和对应侧的邻近的所述第一沟槽栅之间的所述浮空区4a组成米勒电容调节结构，所述米勒电容调节结构的宽度越小，所述米勒电容越小。
本发明实施例中，所述第一沟槽栅包括形成于对应的沟槽的侧面和底部表面的栅介质层和填充于沟槽中的多晶硅栅6组成。
所述第二沟槽栅包括形成于对应的沟槽的侧面和底部表面的栅介质层和填充于沟槽中的多晶硅栅6a组成。
所述第三沟槽栅包括形成于对应的沟槽的侧面和底部表面的栅介质层和填充于沟槽中的多晶硅栅6b组成。
所述第一沟槽栅、所述第二沟槽栅和所述第三沟槽栅的工艺结构能相同，但是由于电极连接方式以及周围的掺杂区的设置不同使得所述第一沟槽栅、所述第二沟槽栅和所述第三沟槽栅的功能结构不同，在图3中单独用标记6表示所述第一沟槽栅的多晶硅栅，单独用标记6a表示所述第二沟槽栅的多晶硅栅，单独用标记6b表示所述第二沟槽栅的多晶硅栅。
所述沟道区4由具有第二导电类型掺杂的阱区组成。所述浮空区4a由具有第二导电类型掺杂的阱区组成。所述浮空区4a的结深大于等于所述沟道区4的结深。通常，所述沟道区4和所述浮空区4a是由同一阱区组成，即工艺结构通常采用相同的结构；但是由于所述沟道区4中会形成第一沟道，所述浮空区4a则在器件导通和关断时分别具有不同于沟道区4的功能，故二者的功能结构不同，故分别采用单独的标记表示。图1中，所述浮空区4a为位于虚线EE到虚线FF之间的阱区，所述沟道区4为位于虚线GG到虚线HH之间的阱区，通常，同一IGBT器件会并联多个器件单元，所述浮空区4a和所述沟道区4分别能根据需要设置多个。米勒电容调节结构则是由位于虚线EE到虚线II之间的所述浮空区4a和位于虚线FF到虚线JJ之间的所述浮空区4a组成，两侧的米勒电容调节结构通常设置为对称结构，所述米勒电容调节结构的宽度通过调节图3中的尺寸d实现。
本发明实施例中，所述IGBT为N型器件，第一导电类型为N型，第二导电类型为P型。
所述第二沟道导通时在所述第二沟槽栅上所加的所述控制信号的大小等于所述第一沟道导通时在所述第一沟槽栅上所加的电压大小；所述第二沟道关闭时在所述第二沟槽栅上所加的所述控制信号的大小等于所述第一沟道关闭时在所述第一沟槽栅上所加的电压大小。例如：所述第一沟道导通时在所述第一沟槽栅上所加的电压大小为15V，所述第一沟道关闭时在所述第一沟槽栅上所加的电压大小为-15V。
在其它实施例中也能为：所述IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例IGBT器件设置了浮空区4a并在浮空区4a中设置了第二沟槽栅以及在浮空区4a的表面设置了掺杂类型相反的第一阱区12，第二沟槽栅能在器件正向导通时使浮空区4a截止，从而使浮空区4a呈浮置状态并能在底部积累第二导电类型的载流子，从而能降低器件的通态压降，并进而能提高器件的电流密度，使器件适合应用在大电流领域。
本发明实施例的第二沟槽栅能在器件截止时在被第二沟槽栅侧面覆盖的浮空区4a的表面形成一个第二沟道，使浮空区4a底部积累的载流子能通过第二沟道泄放，从而能降低所述IGBT器件的关断损耗。
本发明实施例还进一步的在浮空区4a的两端形成两个位于第二阱区外侧第三沟槽栅，第三沟槽栅和所述发射极短接，能在第三沟槽栅和对应侧的邻近的第一沟槽栅之间的浮空区4a组成米勒电容调节结构，米勒电容调节结构的宽度越小，米勒电容越小，所以本发明实施例还能降低器件的米勒电容，从而能改善器件的开通特性及栅极过冲电压的稳定性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种IGBT器件，其特征在于，包括：
第一导电类型的漂移区；
形成于所述漂移区背面的具有第二导电类型重掺杂的集电区；
至少两个第一沟槽栅，各所述第一沟槽栅的至少一个侧面形成有沟道区，所述沟道区具有第二导电类型掺杂，所述第一沟槽栅的深度大于所述沟道区的结深，在所述沟道区的表面形成有具有第一导电类型重掺杂的发射区，被所述第一沟槽栅侧面覆盖的所述沟道区的表面用于形成连接所述发射区和所述漂移区的第一沟道；
至少一个浮空区，所述浮空区的两侧由两个对应的所述第一沟槽栅的侧面限定，所述浮空区具有第二导电类型掺杂；
在所述浮空区中形成有至少一个穿过所述浮空区的第二沟槽栅；
在所述浮空区的表面形成有具有第一导电类型掺杂的第一阱区；
所述发射区的表面通过接触孔连接到由正面金属层组成的发射极，所述第一阱区的表面也通过顶部对应的接触孔连接到所述发射极；
被所述第二沟槽栅侧面覆盖的所述浮空区的表面用于形成连接所述第一阱区和所述漂移区的第二沟道，在所述第二沟道对应的所述第二沟槽栅的侧面处，所述第一阱区和浮空区都和所述第二沟槽栅的侧面接触；
所述第二沟槽栅连接控制信号，在IGBT器件导通时，所述第一沟道导通，所述控制信号使所述第二沟道关断从而使所述浮空区呈不导通的浮空结构，从所述集电区进入到所述漂移区中的第二导电类型的载流子会积累在所述浮空区的底部，用于降低所述IGBT的通态压降；在所述IGBT器件关断时，所述第一沟道关断，所述第二沟道导通，积累于所述浮空区底部的第二导电类型的载流子通过所述第二沟道泄放，用于降低所述IGBT器件的关断损耗。
2.如权利要求1所述的IGBT器件，其特征在于：在所述浮空区中形成有两个穿过所述浮空区的第三沟槽栅，两个所述第三沟槽栅位于所述浮空区的两端且位于所述第一阱区外侧；所述第三沟槽栅和所述发射极短接，所述第三沟槽栅和对应侧的邻近的所述第一沟槽栅之间的所述浮空区组成米勒电容调节结构，所述米勒电容调节结构的宽度越小，所述米勒电容越小。
3.如权利要求1或2所述的IGBT器件，其特征在于：在所述漂移区和所述集电区之间还具有缓冲层，所述缓冲层具有掺杂浓度大于所述漂移区的掺杂浓度的第一导电类型掺杂。
4.如权利要求1或2所述的IGBT器件，其特征在于：在所述发射区对应的接触孔的底部的所述沟道区中形成有第二导电类型重掺杂的阱接触区。
5.如权利要求1或2所述的IGBT器件，其特征在于：所述接触孔穿过层间膜。
6.如权利要求1所述的IGBT器件，其特征在于：所述第一沟槽栅包括形成于对应的沟槽的侧面和底部表面的栅介质层和填充于沟槽中的多晶硅栅组成。
7.如权利要求1所述的IGBT器件，其特征在于：所述第二沟槽栅包括形成于对应的沟槽的侧面和底部表面的栅介质层和填充于沟槽中的多晶硅栅组成。
8.如权利要求2所述的IGBT器件，其特征在于：所述第三沟槽栅包括形成于对应的沟槽的侧面和底部表面的栅介质层和填充于沟槽中的多晶硅栅组成。
9.如权利要求1或2所述的IGBT器件，其特征在于：所述沟道区由具有第二导电类型掺杂的阱区组成。
10.如权利要求9所述的IGBT器件，其特征在于：所述浮空区由具有第二导电类型掺杂的阱区组成。
11.如权利要求10所述的IGBT器件，其特征在于：所述浮空区的结深大于等于所述沟道区的结深。
12.如权利要求1或2所述的IGBT器件，其特征在于：所述IGBT为N型器件，第一导电类型为N型，第二导电类型为P型。
13.如权利要求12所述的IGBT器件，其特征在于：所述第二沟道导通时在所述第二沟槽栅上所加的所述控制信号的大小等于所述第一沟道导通时在所述第一沟槽栅上所加的电压大小；所述第二沟道关闭时在所述第二沟槽栅上所加的所述控制信号的大小等于所述第一沟道关闭时在所述第一沟槽栅上所加的电压大小。
14.如权利要求13所述的IGBT器件，其特征在于：所述第一沟道导通时在所述第一沟槽栅上所加的电压大小为15V，所述第一沟道关闭时在所述第一沟槽栅上所加的电压大小为-15V。
15.如权利要求1或2所述的IGBT器件，其特征在于：所述IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。
CN201810120416.5A 2018-02-07 2018-02-07 Igbt器件 Active CN108417622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810120416.5A CN108417622B (zh) 2018-02-07 2018-02-07 Igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810120416.5A CN108417622B (zh) 2018-02-07 2018-02-07 Igbt器件

Publications (2)

Publication Number Publication Date
CN108417622A CN108417622A (zh) 2018-08-17
CN108417622B true CN108417622B (zh) 2021-06-04

Family

ID=63126915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810120416.5A Active CN108417622B (zh) 2018-02-07 2018-02-07 Igbt器件

Country Status (1)

Country Link
CN (1) CN108417622B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129129A (zh) * 2018-10-30 2020-05-08 株洲中车时代电气股份有限公司 陪栅浮空型沟槽栅igbt芯片
CN115207108A (zh) * 2022-09-14 2022-10-18 淄博美林电子有限公司 一种低米勒电容igbt及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626131B2 (ja) * 2003-07-11 2011-02-02 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP6284314B2 (ja) * 2012-08-21 2018-02-28 ローム株式会社 半導体装置
CN103928508B (zh) * 2014-04-29 2016-09-21 东南大学 一种低噪声低损耗绝缘栅双极型晶体管
JP6471508B2 (ja) * 2015-01-19 2019-02-20 富士電機株式会社 半導体装置
CN204706566U (zh) * 2015-06-29 2015-10-14 四川广义微电子股份有限公司 一种具有过电保护功能的轻穿通型igbt芯片结构

Also Published As

Publication number Publication date
CN108417622A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
US10573732B2 (en) Semiconductor device
CN109427869B (zh) 一种半导体器件
US9571087B2 (en) Method of operating a reverse conducting IGBT
JPH10178176A (ja) トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ
JP2016082097A (ja) 半導体装置
US11081574B2 (en) IGBT power device
CN113054009B (zh) 一种沟槽igbt芯片
CN109166923B (zh) 一种屏蔽栅mosfet
CN109166921B (zh) 一种屏蔽栅mosfet
CN111834437B (zh) 元胞结构及其应用的半导体组件
CN108417622B (zh) Igbt器件
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
US11715776B2 (en) Semiconductor device and semiconductor circuit
KR20150061202A (ko) 전력 반도체 소자
CN114078964A (zh) 包括第一栅极电极和第二栅极电极的半导体器件
US20220246748A1 (en) Cell Structure and Semiconductor Device Using Same
CN108122962B (zh) 一种绝缘栅双极型晶体管
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
CN111834450B (zh) 一种集成齐纳二极管的soi ligbt器件
CN210984733U (zh) 元胞结构及其应用的半导体组件
KR20150025731A (ko) 전력 반도체 소자
US20150187919A1 (en) Power semiconductor device
CN112018172A (zh) 绝缘栅双极型晶体管、智能功率器件及电子产品
CN112420824B (zh) 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管
CN210984732U (zh) 元胞结构及其应用的半导体组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant