CN115207108A - 一种低米勒电容igbt及其制作方法 - Google Patents
一种低米勒电容igbt及其制作方法 Download PDFInfo
- Publication number
- CN115207108A CN115207108A CN202211112459.1A CN202211112459A CN115207108A CN 115207108 A CN115207108 A CN 115207108A CN 202211112459 A CN202211112459 A CN 202211112459A CN 115207108 A CN115207108 A CN 115207108A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- chip
- igbt
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 10
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000011521 glass Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 239000000243 solution Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 238000004080 punching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 63
- 238000010884 ion-beam technique Methods 0.000 abstract description 2
- 239000002344 surface layer Substances 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
涉及半导体器件制造技术领域,一种低米勒电容IGBT及其制作方法,包括芯片,所述芯片表层设置有若干个环形沟槽和单胞沟槽,所述环形沟槽和单胞沟槽内部分别设置栅氧化层和多晶硅层,所述单胞沟槽内的多晶硅层中间打孔填充硼磷硅玻璃材料,本发明通过在IGBT的栅极多晶硅POLY上刻蚀沟槽,使栅电极与集电极的正对面积减小64%,从而降低米勒电容,可有效提升IGBT的开关速度、增加栅极电压的开关稳定性,同时不影响IGBT器件耐压、导通压降和短路等性能参数。并且可使用先进工艺,比如聚焦离子束刻蚀(FIB),增大填充层的直径,进一步减小栅电极与集电极的正对面积。
Description
技术领域
本发明涉及半导体器件制造技术领域,具体为一种低米勒电容IGBT及其制作方法。
背景技术
绝缘栅双极型晶体管IGBT做为电力电子装置的“CPU”,是能源变换与传输的核心部件,自发明以来,就朝着低损耗、高频率的方向发展。IGBT作为电压控制型器件,开关过程中需要给栅极加电压,常规IGBT的栅极开通电压为15V,关断电压为-15V。然而栅极并不是独立存在的,它会与集电极之间形成一个电容,即输入电容CGC,也叫做米勒电容。根据电压与电容的关系:U=Q/C(式中U为电压,Q为电量,C为电容),可知电容越小,栅极开关过程中充放电所需电量越少,IGBT的开关速度也越快。根据电容的计算公式:
C=εS/d(式中C为电容,ε为极板间介质的介电常数,S为极板间的正对面积,d为极板间的距离),可知极板间的正对面积S越小,则电容C越小。
目前主流沟槽式IGBT的栅电极面积由于刻蚀工艺问题,沟槽开孔尺寸需做的比较大,才能保证沟槽的深度及垂直度,从而保证栅极的正常运行,这也导致了极板间的正对面积比较大,即米勒电容比较大,引起开关速度慢、开关时栅极电压震荡严重等问题。
发明内容
本发明的目的在于提供一种低米勒电容IGBT及其制作方法,以解决IGBT的栅电极面积较大,米勒电容也比较大,导致开关速度慢、开关时栅极电压震荡严重的问题。
为实现上述目的,本发明提供如下技术方案:一种低米勒电容IGBT及其制作方法,包括芯片,所述芯片表层设置有若干个环形沟槽和单胞沟槽,所述环形沟槽和单胞沟槽内部分别设置栅氧化层和栅极多晶硅层,所述单胞沟槽内的栅极多晶硅层中间打孔填充硼磷硅玻璃材料。通过在栅极多晶硅层中间打孔,减小栅极与集电极的正对面积,从而降低米勒电容。
优选的,所述环形沟槽和单胞沟槽内壁设置有栅氧化层,栅氧化层厚度800-1000埃。
优选的,沟槽深度6μm,直径1.5μm。
优选的,所述单胞沟槽内多晶硅层中间打孔,孔深度5.5μm,直径1.2μm。
优选的,所述填充层具体采用硼磷硅玻璃材料。
一种低米勒电容IGBT的制作方法,包括以下步骤:
S1、首先,在N型单晶圆片的硅衬底的表面上形成掩膜,穿过掩膜朝向硅衬底的内部蚀刻成沟槽;掩膜为氮化硅层或二氧化硅层;对于氮化硅层为掩膜时,湿法腐蚀使用的腐蚀液为磷酸;二氧化硅层为掩膜时,所述湿法腐蚀使用的腐蚀液为氢氟酸的水溶液;所选N型单晶硅片厚度300~600μm,掺杂浓度1013~1014个/cm3;刻蚀单胞沟槽的深度6μm,直径1.5μm;
S2、然后在沟槽内壁、底部及整个芯片表面生长一层栅氧化层,栅氧化层氧化温度为1000~1200摄氏度,沟槽内壁栅氧化层的厚度为800~1000埃,沟槽底部栅氧化层的厚度为1μm;
S3、然后在环形沟槽和单胞沟槽内沉积栅极多晶硅层,沉积温度800~1000摄氏度;
S4、然后刻蚀芯片表面的栅氧化层露出衬底,并在单胞沟槽内的栅极多晶硅层中间刻蚀填充层沟槽,填充层沟槽深度5.5μm,直径1.2μm;
S5、然后在芯片内注入P型杂质并推结形成半导体的P阱区;离子注入能量300~600kev,注入剂量1012~1014个/cm2,退火温度为950~1200摄氏度,退火时间40~60分钟;
S6、对形成有P阱的衬底上进行N型杂质源注入并光刻后推结形成N+阱;离子注入能量300~600kev,注入剂量1012~1014个/cm2,退火温度为950~1200摄氏度,退火时间40~60分钟;
S7、然后在栅极沟槽内填充硼磷硅玻璃材料;通过低压淀积氧化硅(LPTEOS)沉积,在硅片表面沉积一层绝缘层ILD;
S8、然后在芯片表面开接触孔并镀金属层做发射极金属;金属层包括电镀金属层和溅射金属层;金属层材料为Al/Cu;
S9、最后在芯片背面做减薄,减薄后芯片厚度110~130μm;注入N型杂质制作场截止FS层,离子注入能量300~600kev,注入剂量1012~1015个/cm2;注入P型杂质制作P+集电极,离子注入能量50~150kev,注入剂量1012~1015个/cm2;淀积金属制作集电极,金属层材料为Al/Ti/Ni/Ag;即可制成低米勒电容IGBT。
与现有技术相比,本发明的有益效果是:
本发明通过在IGBT的栅极多晶硅POLY上刻蚀沟槽,使栅电极与集电极的正对面积减小64%,从而降低米勒电容,可有效提升IGBT的开关速度、增加栅极电压的开关稳定性,同时不影响IGBT器件耐压、导通压降和短路等性能参数。并且可使用先进工艺,比如聚焦离子束刻蚀(FIB),增大填充层的直径,进一步减小栅电极与集电极的正对面积。
附图说明
图1为本发明低米勒电容IGBT的整体结构示意图;
图2为本发明低米勒电容IGBT的制作方法中步骤S1形成的IGBT剖视图;
图3为本发明低米勒电容IGBT的制作方法中步骤S2形成的IGBT剖视图;
图4为本发明低米勒电容IGBT的制作方法中步骤S3形成的IGBT剖视图;
图5为本发明低米勒电容IGBT的制作方法中步骤S4形成的IGBT剖视图;
图6为本发明低米勒电容IGBT的制作方法中步骤S5形成的IGBT剖视图;
图7为本发明低米勒电容IGBT的制作方法中步骤S6形成的IGBT剖视图;
图8为本发明低米勒电容IGBT的制作方法中步骤S7形成的IGBT剖视图;
图9为本发明低米勒电容IGBT的制作方法中步骤S8形成的IGBT剖视图;
图10为本发明低米勒电容IGBT的制作方法中步骤S9形成的IGBT剖视图。
图中:10-芯片;11-环形沟槽;12-单胞沟槽;13-栅氧化层;14-栅极多晶硅层;15-栅极沟槽;16-填充层;20-绝缘层;30-N+阱;40-发射极金属;50-集电极金属。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1:
请参阅图1,本发明提供一种技术方案:一种低米勒电容IGBT,包括芯片10,芯片10顶端蚀刻有若干个环形沟槽11和单胞沟槽12,环形沟槽11和单胞沟槽12数量是可以调节的,只要满足IGBT元胞为对称结构即可,对此不做过多限制。参照附图1,图中a表示终端区,单胞沟槽12内部沉积有栅极多晶硅层14,栅极多晶硅层14为芯片10的栅极。
在本实施方式的较优技术方案中,环形沟槽11和单胞沟槽12内壁还设置有栅氧化层13,栅氧层13采用SiO2,但栅氧层13不局限硅类的材料,高K材料亦适用。
在本实施方式的较优技术方案中,栅极沟槽15内部通过挖孔设置有填充层16,填充层16具体采用硼磷硅玻璃材料,栅极沟槽15表面沉积有绝缘层20。
在本实施方式的较优技术方案中,芯片10表面通过接触孔连接有发射极金属40。
在本实施方式的较优技术方案中,芯片10底面连接有集电极金属50。
综合以上实施例所述,本发明通过在IGBT的栅极多晶硅POLY上刻蚀沟槽,减小栅电极面积,从而降低米勒电容,可有效提升IGBT的开关速度、增加栅极电压的开关稳定性,同时不影响IGBT器件耐压、导通压降和短路等性能参数。
实施例2:
请参阅图2~图10,本发明提供一种技术方案:一种低米勒电容IGBT的制作方法,包括以下步骤:
S1、首先,在N型单晶圆片的硅衬底的表面上形成掩膜,穿过掩膜朝向硅衬底的内部蚀刻成沟槽;掩膜为氮化硅层或二氧化硅层;对于氮化硅层为掩膜时,湿法腐蚀使用的腐蚀液为磷酸;二氧化硅层为掩膜时,所述湿法腐蚀使用的腐蚀液为氢氟酸的水溶液;所选N型单晶硅片厚度300~600μm,掺杂浓度1013~1014个/cm3;刻蚀单胞沟槽的深度6μm,直径1.5μm;
S2、然后在沟槽内壁、底部及整个芯片表面生长一层栅氧化层,栅氧化层氧化温度为1000~1200摄氏度,沟槽内壁栅氧化层的厚度为800~1000埃,沟槽底部栅氧化层的厚度为1μm;
S3、然后在环形沟槽和单胞沟槽内沉积栅极多晶硅层,沉积温度800~1000摄氏度;
S4、然后刻蚀芯片表面的栅氧化层露出衬底,并在单胞沟槽内的栅极多晶硅层中间刻蚀填充层沟槽,填充层沟槽深度5.5μm,直径1.2μm;
S5、然后在芯片内注入P型杂质并推结形成半导体的P阱区;离子注入能量300~600kev,注入剂量1012~1014个/cm2,退火温度为950~1200摄氏度,退火时间40~60分钟;
S6、对形成有P阱的衬底上进行N型杂质源注入并光刻后推结形成N+阱;离子注入能量300~600kev,注入剂量1012~1014个/cm2,退火温度为950~1200摄氏度,退火时间40~60分钟;
S7、然后在栅极沟槽内填充硼磷硅玻璃材料;通过低压淀积氧化硅(LPTEOS)沉积,在硅片表面沉积一层绝缘层ILD;
S8、然后在芯片表面开接触孔并镀金属层做发射极金属;金属层包括电镀金属层和溅射金属层;金属层材料为Al/Cu;
S9、最后在芯片背面做减薄,减薄后芯片厚度110~130μm;注入N型杂质制作场截止FS层,离子注入能量300~600kev,注入剂量1012~1015个/cm2;注入P型杂质制作P+集电极,离子注入能量50~150kev,注入剂量1012~1015个/cm2;淀积金属制作集电极,金属层材料为Al/Ti/Ni/Ag;即可制成低米勒电容IGBT。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种低米勒电容IGBT,包括芯片(10),所述芯片(10)表层设置有终端区和有源区,所述芯片(10)表层设置有若干个环形沟槽(11)和单胞沟槽(12),所述环形沟槽(11)位于终端区,所述单胞沟槽(12)位于终端区a之间的有源区,其特征在于:所述单胞沟槽(12)内部设置有栅氧化层(13)和栅极多晶硅层(14),所述环形沟槽(11)内部设置有栅氧化层(13)和栅极多晶硅层(14),所述栅极多晶硅层(14)表面设置有栅极沟槽(15)。
2.根据权利要求1所述的一种低米勒电容IGBT,其特征在于:所述栅极沟槽(15)的栅极多晶硅层(14)中间打孔制作填充层(16),所述芯片(10)表面沉积有绝缘层(20)。
3.根据权利要求1所述的一种低米勒电容IGBT,其特征在于:所述芯片(10)表面通过接触孔连接有发射极金属(40)。
4.根据权利要求1所述的一种低米勒电容IGBT,其特征在于:所述芯片(10)底面有集电极金属(50)。
5.根据权利要求2所述的一种低米勒电容IGBT,其特征在于:所述填充层(16)具体采用硼磷硅玻璃材料BPSG。
6.一种低米勒电容IGBT的制作方法,其特征在于:包括以下步骤:
S1、首先,在N型单晶圆片的硅衬底的表面上形成掩膜,穿过掩膜朝向硅衬底的内部蚀刻成沟槽;掩膜为氮化硅层或二氧化硅层;对于氮化硅层为掩膜时,湿法腐蚀使用的腐蚀液为磷酸;二氧化硅层为掩膜时,所述湿法腐蚀使用的腐蚀液为氢氟酸的水溶液;所选N型单晶硅片厚度300~600μm,掺杂浓度1013~1014个/cm3;刻蚀单胞沟槽的深度6μm,直径1.5μm;
S2、然后在沟槽内壁、底部及整个芯片表面生长一层栅氧化层,栅氧化层氧化温度为1000~1200摄氏度,沟槽内壁栅氧化层的厚度为800~1000埃,沟槽底部栅氧化层的厚度为1μm;
S3、然后在环形沟槽和单胞沟槽内沉积栅极多晶硅层,沉积温度800~1000摄氏度;
S4、然后刻蚀芯片表面的栅氧化层露出衬底,并在单胞沟槽内的栅极多晶硅层中间刻蚀填充层沟槽,填充层沟槽深度5.5μm,直径1.2μm;
S5、然后在芯片内注入P型杂质并推结形成半导体的P阱区;离子注入能量300~600kev,注入剂量1012~1014个/cm2,退火温度为950~1200摄氏度,退火时间40~60分钟;
S6、对形成有P阱的衬底上进行N型杂质源注入并光刻后推结形成N+阱;离子注入能量300~600kev,注入剂量1012~1014个/cm2,退火温度为950~1200摄氏度,退火时间40~60分钟;
S7、然后在栅极沟槽内填充硼磷硅玻璃材料;通过低压淀积氧化硅(LPTEOS)沉积,在硅片表面沉积一层绝缘层ILD;
S8、然后在芯片表面开接触孔并镀金属层做发射极金属;金属层包括电镀金属层和溅射金属层;金属层材料为Al/Cu;
S9、最后在芯片背面做减薄,减薄后芯片厚度110~130μm;注入N型杂质制作场截止FS层,离子注入能量300~600kev,注入剂量1012~1015个/cm2;注入P型杂质制作P+集电极,离子注入能量50~150kev,注入剂量1012~1015个/cm2;淀积金属制作集电极,金属层材料为Al/Ti/Ni/Ag;即可制成低米勒电容IGBT,制成的低米勒电容IGBT,单胞栅极与集电极正对面积与原来相比减小64%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211112459.1A CN115207108A (zh) | 2022-09-14 | 2022-09-14 | 一种低米勒电容igbt及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211112459.1A CN115207108A (zh) | 2022-09-14 | 2022-09-14 | 一种低米勒电容igbt及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115207108A true CN115207108A (zh) | 2022-10-18 |
Family
ID=83572491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211112459.1A Pending CN115207108A (zh) | 2022-09-14 | 2022-09-14 | 一种低米勒电容igbt及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115207108A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105789288A (zh) * | 2016-03-15 | 2016-07-20 | 江苏中科君芯科技有限公司 | 具有集成栅源电容的igbt器件 |
CN108417622A (zh) * | 2018-02-07 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | Igbt器件 |
CN208538866U (zh) * | 2018-08-23 | 2019-02-22 | 淄博汉林半导体有限公司 | 宽沟槽栅igbt芯片 |
CN109830530A (zh) * | 2019-01-08 | 2019-05-31 | 上海华虹宏力半导体制造有限公司 | Igbt结构 |
CN110379852A (zh) * | 2019-08-21 | 2019-10-25 | 江苏中科君芯科技有限公司 | 能降低米勒电容的沟槽型igbt器件 |
CN111261702A (zh) * | 2018-12-03 | 2020-06-09 | 珠海格力电器股份有限公司 | 沟槽型功率器件及其形成方法 |
CN113193039A (zh) * | 2021-04-09 | 2021-07-30 | 深圳深爱半导体股份有限公司 | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 |
CN114050184A (zh) * | 2021-11-10 | 2022-02-15 | 安徽瑞迪微电子有限公司 | 低米勒电容功率器件及其制造方法 |
CN114188396A (zh) * | 2021-10-30 | 2022-03-15 | 华为数字能源技术有限公司 | 一种绝缘栅双极晶体管及其制造方法、电子设备 |
CN114551580A (zh) * | 2022-03-01 | 2022-05-27 | 江苏卓远半导体有限公司 | 一种碳化硅和硅异质结沟槽逆导型igbt |
-
2022
- 2022-09-14 CN CN202211112459.1A patent/CN115207108A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105789288A (zh) * | 2016-03-15 | 2016-07-20 | 江苏中科君芯科技有限公司 | 具有集成栅源电容的igbt器件 |
CN108417622A (zh) * | 2018-02-07 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | Igbt器件 |
CN208538866U (zh) * | 2018-08-23 | 2019-02-22 | 淄博汉林半导体有限公司 | 宽沟槽栅igbt芯片 |
CN111261702A (zh) * | 2018-12-03 | 2020-06-09 | 珠海格力电器股份有限公司 | 沟槽型功率器件及其形成方法 |
CN109830530A (zh) * | 2019-01-08 | 2019-05-31 | 上海华虹宏力半导体制造有限公司 | Igbt结构 |
CN110379852A (zh) * | 2019-08-21 | 2019-10-25 | 江苏中科君芯科技有限公司 | 能降低米勒电容的沟槽型igbt器件 |
CN113193039A (zh) * | 2021-04-09 | 2021-07-30 | 深圳深爱半导体股份有限公司 | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 |
CN114188396A (zh) * | 2021-10-30 | 2022-03-15 | 华为数字能源技术有限公司 | 一种绝缘栅双极晶体管及其制造方法、电子设备 |
CN114050184A (zh) * | 2021-11-10 | 2022-02-15 | 安徽瑞迪微电子有限公司 | 低米勒电容功率器件及其制造方法 |
CN114551580A (zh) * | 2022-03-01 | 2022-05-27 | 江苏卓远半导体有限公司 | 一种碳化硅和硅异质结沟槽逆导型igbt |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111463281B (zh) | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 | |
CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
CN110429134B (zh) | 一种具有非对称原胞的igbt器件及制备方法 | |
CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
CN114744044A (zh) | 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法 | |
WO2022007315A1 (zh) | 一种改善emi的深沟槽mos器件及其制造方法 | |
WO2021169381A1 (zh) | 一种优化电特性的dmos | |
CN113193039A (zh) | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 | |
CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
CN115117151B (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
CN115207108A (zh) | 一种低米勒电容igbt及其制作方法 | |
CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
CN111463282B (zh) | 集成启动管和采样管的低压超结dmos结构及制备方法 | |
CN212303676U (zh) | 一种改善emi的深沟槽mos器件 | |
CN113517350A (zh) | 一种低压屏蔽栅mosfet器件及其制作方法 | |
CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
CN113745338A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
CN110729196A (zh) | 一种降低沟槽型金属氧化物半导体导通电阻的方法 | |
CN116313809B (zh) | 沟槽型mos场效应晶体管的制备方法和应用 | |
CN116646384B (zh) | 一种具沟槽场截止结构的igbt芯片及其制作方法 | |
CN214956891U (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件 | |
CN219979572U (zh) | 一种vdmos器件 | |
CN116779666B (zh) | 一种带esd结构的igbt芯片及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221018 |