CN105789288A - 具有集成栅源电容的igbt器件 - Google Patents
具有集成栅源电容的igbt器件 Download PDFInfo
- Publication number
- CN105789288A CN105789288A CN201610148231.6A CN201610148231A CN105789288A CN 105789288 A CN105789288 A CN 105789288A CN 201610148231 A CN201610148231 A CN 201610148231A CN 105789288 A CN105789288 A CN 105789288A
- Authority
- CN
- China
- Prior art keywords
- cellular
- conduction type
- gate
- source
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 230000001413 cellular effect Effects 0.000 claims description 166
- 238000009413 insulation Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 12
- 230000010354 integration Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- -1 and certainly Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种具有集成栅源电容的IGBT器件，其在半导体基板内还设置至少一个用于形成栅源电容的沟槽栅，所述沟槽栅包括位于第二导电类型阱区内的电容沟槽，所述电容沟槽的高度小于第二导电类型阱区的深度；所述电容沟槽的侧壁及底壁设置覆盖有电容绝缘氧化层，并在覆盖有电容绝缘氧化层的电容沟槽内填充有电容导电多晶硅，且所述电容沟槽的槽口由第一主面上的电容绝缘介质层覆盖；电容沟槽内的电容导电多晶硅与半导体基板第一主面上用于形成栅电极的栅极金属欧姆接触。本发明结构紧凑，能在不增加芯片面积的情况下集成得到栅源电容，可以灵活设计栅源电容的分布状态，且能精确控制栅源电容的电容值，与现有工艺相兼容，安全可靠。
Description
技术领域
本发明涉及一种IGBT器件，尤其是一种具有集成栅源电容的IGBT器件，属于IGBT器件的技术领域。
背景技术
目前，功率器件追求高功率密度，使得芯片体积越来越小、电流密度越来越大，而大电流密度功率器件的快速开通和关断容易使功率器件承受高电压应力（高压高电流和高电压电流的变化速率），高电压应力容易导致器件瞬间损坏；此外，栅控信号以及输出电压电流波形易振荡，这种振荡对大功率模块里面的并联芯片极为不利，容易导致并联芯片电流分布不均匀，从而导致烧坏器件。
而解决以上功率器件快速开通、关断以及栅控信号振荡的一种有效方法就是在功率器件内集成栅源电容，集成栅源电容后，器件栅极充电时间长，器件开通变慢，而栅极和集电极的米勒电容相对于栅源电容变小，器件栅极电压振荡可以得到很好的抑制。
目前，解决栅控信号振荡或者栅极开通、关断太快的最接近的现有技术，是在互联层集成栅源电容，即在功率器件正面元胞制备后，在金属互联层直接制备栅源电容，这种集成栅电容的介质一般为互联层的绝缘介质。
如图1所示，为现有集成栅源电容的示意图，所述IGBT器件包括源极导体30、绝缘介质层31、多晶硅栅极32、阱区33以及衬底34；其中，源极导体30通过接触孔与阱区33欧姆接触，多晶硅栅极32与正面元胞以及栅极焊盘电连接，因此，这种集成栅源电容的方式可以有多种方式，第一种方式为通过源极导体30、多晶硅栅极32以及绝缘介质层21形成栅源电容，第二种方式为通过多晶硅栅极33、阱区33以及位于多晶硅栅极32与阱区33间的绝缘介质层31来形成栅源电容，第三种形成栅源电容的方式是将第一种方式与第二种方式相结合来形成所需的栅源电容。
一般各互联层材料都是通过淀积、化学机械抛光和刻蚀形成的，因此各层材料的尺寸精度较差，而且尺寸一般比较大（微米量级）。上述集成栅源电容的缺点是集成栅电容的大小范围非常有限，因为互联层的绝缘介质层2一般比较厚，这样如果要集成大的电容时，就需要大的额外芯片面积（因为互联层介质较厚），而且精度比较差（电容介质的厚度不易精确控制）。同时栅电容的面积受到栅极以及源极金属布线的限制，集成栅源电容不可以在较大范围内变动，也不能根据设计的需要灵活的调整电容分布于芯片各处的大小。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有集成栅源电容的IGBT器件，其结构紧凑，能在不增加芯片面积的情况下集成得到栅源电容，可以灵活设计栅源电容的分布状态，且能精确控制栅源电容的电容值，与现有工艺相兼容，安全可靠。
按照本发明提供的技术方案，所述具有集成栅源电容的IGBT器件，包括具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面相对应的第二主面；半导体基板的第一主面与第二主面间包括第一导电类型基区；在半导体基板的第一导电类型基区内设置若干规则排布且相互平行分布的有源元胞，所述有源元胞包括位于第一导电类型基区内上部的第二导电类型阱区，所述第二导电类型阱区与半导体基板第一主面上的源极金属欧姆接触；
在半导体基板内还设置至少一个用于形成栅源电容的浅槽栅，所述浅槽栅包括位于第二导电类型阱区内的电容沟槽，所述电容沟槽的高度小于第二导电类型阱区的深度；所述电容沟槽的侧壁及底壁设置覆盖有电容绝缘氧化层，并在覆盖有电容绝缘氧化层的电容沟槽内填充有电容导电多晶硅，且所述电容沟槽的槽口由第一主面上的电容绝缘介质层覆盖；电容沟槽内的电容导电多晶硅与半导体基板第一主面上用于形成栅电极的栅极金属欧姆接触。
所述电容沟槽外侧壁上方设有第一导电类型电容源极区，所述第一导电类型电容源极区与电容沟槽的外侧壁相接触。
在所述半导体基板的第二主面上设置集电极结构，所述集电极结构包括集电极金属以及与所述集电极金属欧姆接触的第二导电类型集电极层，第二导电类型集电极层位于集电极金属与半导体基板的第二主面间。
所述第二导电类型集电极层与半导体基板的第二主面间还设有第一导电类型缓冲层。
所述有源元胞呈平面状或沟槽状。
所述有源元胞采用平面状结构时，所述平面有源元胞包括两相邻的第二导电类型阱区以及位于所述第二导电类型阱区内的第一导电类型元胞源极区，相邻的第二导电类型阱区通过第一导电类型基区相间隔，在间隔相邻第二导电类型阱区的第一导电类型基区的正上方设有元胞导电多晶硅以及元胞绝缘介质层，元胞导电多晶硅通过元胞绝缘介质层与半导体基板的第一主面以及源极金属绝缘隔离，且元胞导电多晶硅的两端与下方的第一导电类型元胞源极区相交叠，第一导电类型元胞源极区与源极金属欧姆接触，所述元胞导电多晶硅与栅极金属欧姆接触。
所述有源元胞采用沟槽状结构时，所述沟槽有源元胞包括位于第二导电类型阱区内的元胞沟槽，所述元胞沟槽的槽底位于第二导电类型阱区的下方，元胞沟槽的内壁及底壁覆盖有元胞绝缘氧化层，并在覆盖有元胞绝缘氧化层的元胞沟槽内填充有元胞导电多晶硅，元胞沟槽的槽口由半导体基板第一主面上的元胞绝缘介质层覆盖；在元胞沟槽外壁的侧上方设有第一导电类型元胞源极区，所述第一导电类型元胞源极区位于第二到类型阱区内，且第一导电类型元胞源极区与元胞沟槽的外侧壁相接触，第一导电类型元胞源极区与源极金属欧姆接触，且元胞导电多晶硅与栅极金属欧姆接触。
所述半导体基板的材料包括硅。
所述有源元胞内包括与栅极金属欧姆接触的元胞导电多晶硅，所述电容导电多晶硅的长度小于或等于元胞导电多晶硅的长度。
所述电容沟槽呈方形或长条形。
所述“第一导电类型”和“第二导电类型”两者中，对于N型IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型IGBT器件，第一导电类型与第二导电类型所指的类型与N型IGBT器件正好相反。
本发明的优点：利用浅槽栅来形成栅源电容，浅槽栅的数量可以为一个或多个，浅槽栅内的电容绝缘氧化层作为栅源介质，电容绝缘氧化层的厚度可以精确控制，得到栅源电容的面积可以通过电容沟槽的宽度、深度等参数进行调节，从而能够实现对栅源电容参数的精确控制，浅槽栅的分布灵活，能够在不增加芯片面积的情况下集成大的栅源电容，结构紧凑，与现有工艺兼容，适应范围广，安全可靠。
附图说明
图1为现有栅源电容的集成形式。
图2为本发明沟槽PT型IGBT器件的剖视图。
图3为本发明沟槽型PT型IGBT器件内具有多个浅槽栅的剖视图。
图4为本发明平面PT型IGBT器件的剖视图。
图5为本发明沟槽NPT型IGBT器件的剖视图。
图6为本发明平面NPT型IGBT器件的剖视图。
图7为本发明沟槽型IGBT器件栅极金属与元胞导电多晶硅、电容导电多晶硅配合的一种俯视图。
图8为本发明沟槽型IGBT器件栅极金属与元胞导电多晶硅、电容导电多晶硅配合的另一种俯视图。
附图标记说明：1-源极金属、2-元胞绝缘介质层、3-N+元胞源极区、4-元胞导电多晶硅、5-P阱、6-N型基区、7-浅槽栅、8-沟槽有源元胞、9-元胞沟槽、10-N型缓冲层、11-P型集电极层、12-集电极金属、13-电容沟槽、14-元胞绝缘氧化层、15-电容导电多晶硅、16-电容绝缘氧化层、17-平面有源元胞、18-栅极金属、19-多晶硅连接体、20-电容绝缘介质层、30-源极导体、31-绝缘介质层、32-多晶硅栅极、33-阱区以及34-衬底。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能在不增加芯片面积的情况下集成得到栅源电容，可以灵活设计栅源电容的分布状态，且能精确控制栅源电容的电容值，以N沟道的IGBT器件为例，本发明包括具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面相对应的第二主面；半导体基板的第一主面与第二主面间包括N型基区6；在半导体基板的N型基区6内设置若干规则排布且相互平行分布的有源元胞，所述有源元胞包括位于N型基区6内上部的P阱5，所述P阱5与半导体基板第一主面上的源极金属1欧姆接触；
在半导体基板内还设置至少一个用于形成栅源电容的浅槽栅7，所述浅槽栅7包括位于P阱5内的电容沟槽13，所述电容沟槽13的高度小于P阱5的深度；所述电容沟槽13的侧壁及底壁设置覆盖有电容绝缘氧化层16，并在覆盖有电容绝缘氧化层16的电容沟槽内填充有电容导电多晶硅15，且所述电容沟槽13的槽口由第一主面上的电容绝缘介质层20覆盖；电容沟槽13内的电容导电多晶硅15与半导体基板第一主面上用于形成栅电极的栅极金属18欧姆接触。
具体地，所述半导体基板的材料包括硅，当然，半导体基板还可以采用其他常用的材料；一般地，半导体基板的第一主面为半导体基板的正面，半导体基板的第二主面为半导体基板的背面，有源元胞位于半导体基板的正面，P阱5位于N型基区6内的上部，P阱5可以通过在N型基区6内进行离子注入等方式形成，具体为本技术领域人员所熟知，此处不再赘述。
一般地，电容沟槽13从半导体基板的第一主面垂直向下延伸，电容沟槽13在半导体基板内延伸的高度小于P阱5的深度，即电容沟槽13的槽底位于P阱5内。通过热氧化等工艺形式，在电容沟槽13的侧壁及底壁生长电容绝缘氧化层16，所述电容绝缘氧化层16为二氧化硅层，电容导电多晶硅15填充在电容沟槽13内，电容导电多晶硅15利用电容绝缘氧化层16与电容沟槽13的侧壁及底壁绝缘，即电容导电多晶硅15利用电容绝缘氧化层15与P阱5绝缘隔离。电容沟槽13的槽口设置电容绝缘介质层20，所述电容绝缘介质层20也可以为二氧化硅层，电容沟槽13内的电容导电多晶硅15利用所述电容绝缘介质层20与源极金属1绝缘隔离，电容导电多晶硅15与栅极金属18欧姆接触，从而将电容导电多晶硅15与有源元胞内的栅极连接。
所述电容沟槽13呈方形或长条形，电容沟槽13的具体形状可以根据需要进行选择。此外，所述电容沟槽13外侧壁上方设有N+电容源极区，所述N+电容源极区与电容沟槽13的外侧壁相接触。
本发明实施例中，N+电容源极区位于P阱5内，N+电容源极区的掺杂浓度大于N型基区6的掺杂浓度，电容沟槽13被P阱5包围，电容绝缘氧化层16、P阱5、电容导电多晶硅15以及N型基区6形成MOSFET结构，P阱5作为所述MOSFET的衬底。当半导体基板内设置多个浅槽栅7时，多个浅槽栅7均可以位于相邻的有源元胞间，多个浅槽栅7与有源元胞间可以呈间隔分布，且浅槽栅7也可以在有源元胞间任意分布，具体可以根据需要进行选择。
本发明实施例中，栅源电容的介质为电容绝缘氧化层16，电容绝缘氧化层16的厚度可以精确控制，通过对电容沟槽13的宽度、深度以及长度调节来控制栅源电容的大小以及浅槽栅7的面积，从而使得由浅槽栅7形成的栅源电容变化范围大，所述栅源电容最小可以为零，最大可以为现有制备得到栅源电容的几倍，增加了器件设计的灵活度，能在不增加芯片面积的情况下集成较大的栅源电容。
在具体实施时，所述有源元胞呈平面状或沟槽状，具体可以根据需要进行确定，下面对有源元胞采用平面状以及沟槽状的形式进行说明。
如图4和图6所示，所述有源元胞采用平面状结构时，所述平面有源元胞17包括两相邻的P阱5以及位于所述P阱5内的N+元胞源极区3，相邻的P阱5通过N型基区6相间隔，在间隔相邻P阱5的N型基区6的正上方设有元胞导电多晶硅4以及元胞绝缘介质层2，元胞导电多晶硅4通过元胞绝缘介质层2与半导体基板的第一主面以及源极金属1绝缘隔离，且元胞导电多晶硅4的两端与下方的N+元胞源极区3相交叠，N+元胞源极区3与源极金属1欧姆接触，所述元胞导电多晶硅4与栅极金属18欧姆接触。
在具体实施时，有源元胞为平面有源元胞17时，P阱5在N型基区6内不是连续的，相邻的P阱5被N型基区6隔离，在构成平面有源元胞17的P阱5内均设置N+元胞源极区13，所述N+元胞源极区13的掺杂浓度大于N型基区6的掺杂浓度，N+元胞源极区13的深度小于P阱5的深度。一般地，N+元胞源极区13与N+电容源极区可以为同一工艺制造层。元胞导电多晶硅4被元胞绝缘介质层2所包围，元胞导电多晶硅4的两端与N+元胞源极区13部分交叠，元胞导电多晶硅4与N+元胞源极区13相交叠的部分由元胞绝缘介质层2所间隔，N+元胞源极区13其余的部分与源极金属1欧姆接触。为了能形成IGBT器件的栅极，将所有的元胞导电多晶硅4引出后与栅极金属18欧姆接触，由于栅极金属18与电容导电多晶硅15也欧姆接触，因此，能将平面有源元胞17与浅槽栅7并联。将元胞导电多晶硅4引出与栅极金属18欧姆接触的具体形式可以采用本技术领域常用的形式，具体为本技术领域人员所熟知，此处不再赘述。
在有源元胞为平面有源元胞17时，平面有源元胞17背面的集电极结构不同可以得到PT型IGBT或NPT型IGBT，图4为PT型平面IGBT器件，图6为NPT型平面IGBT器件。对于NPT型平面IGBT器件，所述集电极结构包括集电极金属12以及与所述集电极金属12欧姆接触的P型集电极层11，P型集电极层11位于集电极金属12与半导体基板的第二主面间。对于PT型平面IGBT器件，所述P型集电极层11与半导体基板的第二主面间还设有N型缓冲层10，所述P型缓冲层10邻接N型基区6以及P型集电极层11。
如图2和图5所示，所述有源元胞采用沟槽状结构时，所述沟槽有源元胞8包括位于P阱5内的元胞沟槽9，所述元胞沟槽9的槽底位于P阱5的下方，元胞沟槽9的内壁及底壁覆盖有元胞绝缘氧化层14，并在覆盖有元胞绝缘氧化层14的元胞沟槽内填充有元胞导电多晶硅4，元胞沟槽9的槽口由半导体基板第一主面上的元胞绝缘介质层2覆盖；在元胞沟槽9外壁的侧上方设有N+元胞源极区3，所述N+元胞源极区3位于P阱5内，且N+元胞源极区3与元胞沟槽9的外侧壁相接触，N+元胞源极区3与源极金属1欧姆接触，且元胞导电多晶硅4与栅极金属18欧姆接触。
具体实施时，元胞沟槽9的槽口位于半导体基板的第一主面上，并由半导体基板的第一主面垂直向下延伸，元胞沟槽9穿过P阱5，元胞沟槽9的槽底位于P阱5下方的N型基区6内。通过热氧化等工艺，在元胞沟槽9的侧壁及底壁生长有元胞绝缘氧化层14，元胞绝缘氧化层14可以为二氧化硅层，在生长有元胞绝缘氧化层14的元胞沟槽9内填充元胞导电多晶硅4，元胞导电多晶硅4填满元胞沟槽9，元胞沟槽9槽口的元胞绝缘介质层2遮挡元胞导电多晶硅4，以使得元胞导电多晶硅4与源极金属1绝缘隔离。N+元胞源极区3的掺杂浓度大于N型基区6的掺杂浓度，N+元胞源极区3的深度小于P阱5的深度，N+元胞源极区3与元胞沟槽9的外侧壁相接触，且与源极金属1欧姆接触，从而能够形成所需的IGBT器件的源极端。
当有源元胞采用沟槽有源元胞8时，元胞沟槽9、电容沟槽13可以为同一工艺制造层，元胞绝缘氧化层14与电容绝缘氧化层16可以为同一工艺制造层，元胞导电多晶硅4与电容导电多晶硅15可以为同一工艺制造层；工艺过程与现有工艺相兼容。
如图3所示，为多个浅槽栅7位于两个相邻沟槽有源元胞8间的示意图，图7、图8为有源元胞采用沟槽有源元胞8时，将元胞导电多晶硅4、电容导电多晶硅15与栅极金属18引出欧姆接触的示意图，图6中，栅极金属18位于中间，图7中，栅极金属18位于端脚，通过多晶硅连接体19与元胞导电多晶硅4、电容导电多晶硅15电连接，栅极金属18通过多晶硅连接体19同时与元胞导电多晶硅4、电容导电多晶硅15欧姆接触。多晶硅连接体19也为导电多晶硅，栅极金属18支撑在元胞绝缘介质层2上，通过接触孔等形式与多晶硅连接体19欧姆接触，具体引出以及连接形式均可以根据需要进行选择，具体为本技术领域人员所熟知，此处不再赘述。进一步地，在俯视图上，沟槽有源元胞8内的元胞导电多晶硅4的长度不小于电容导电多晶硅15的长度。
本发明利用浅槽栅7来形成栅源电容，浅槽栅7的数量可以为一个或多个，浅槽栅7内的电容绝缘氧化层16作为栅源介质，电容绝缘氧化层16的厚度可以精确控制，得到栅源电容的面积可以通过电容沟槽13的宽度、深度等参数进行调节，从而能够实现对栅源电容参数的精确控制，浅槽栅7的分布灵活，能够在不增加芯片面积的情况下集成大的栅源电容，结构紧凑，与现有工艺兼容，适应范围广，安全可靠。
Claims (10)
1.一种具有集成栅源电容的IGBT器件，包括具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面相对应的第二主面；半导体基板的第一主面与第二主面间包括第一导电类型基区；在半导体基板的第一导电类型基区内设置若干规则排布且相互平行分布的有源元胞，所述有源元胞包括位于第一导电类型基区内上部的第二导电类型阱区，所述第二导电类型阱区与半导体基板第一主面上的源极金属欧姆接触；其特征是：
在半导体基板内还设置至少一个用于形成栅源电容的浅槽栅，所述浅槽栅包括位于第二导电类型阱区内的电容沟槽，所述电容沟槽的高度小于第二导电类型阱区的深度；所述电容沟槽的侧壁及底壁设置覆盖有电容绝缘氧化层，并在覆盖有电容绝缘氧化层的电容沟槽内填充有电容导电多晶硅，且所述电容沟槽的槽口由第一主面上的电容绝缘介质层覆盖；电容沟槽内的电容导电多晶硅与半导体基板第一主面上用于形成栅电极的栅极金属欧姆接触。
2.根据权利要求1所述的具有集成栅源电容的IGBT器件，其特征是：所述电容沟槽外侧壁上方设有第一导电类型电容源极区，所述第一导电类型电容源极区与电容沟槽的外侧壁相接触。
3.根据权利要求1所述的具有集成栅源电容的IGBT器件，其特征是：在所述半导体基板的第二主面上设置集电极结构，所述集电极结构包括集电极金属以及与所述集电极金属欧姆接触的第二导电类型集电极层，第二导电类型集电极层位于集电极金属与半导体基板的第二主面间。
4.根据权利要求2所述的具有集成栅源电容的IGBT器件，其特征是：所述第二导电类型集电极层与半导体基板的第二主面间还设有第一导电类型缓冲层。
5.根据权利要求1所述的具有集成栅源电容的IGBT器件，其特征是：所述有源元胞呈平面状或沟槽状。
6.根据权利要求5所述的具有集成栅源电容的IGBT器件，其特征是：所述有源元胞采用平面状结构时，所述平面有源元胞包括两相邻的第二导电类型阱区以及位于所述第二导电类型阱区内的第一导电类型元胞源极区，相邻的第二导电类型阱区通过第一导电类型基区相间隔，在间隔相邻第二导电类型阱区的第一导电类型基区的正上方设有元胞导电多晶硅以及元胞绝缘介质层，元胞导电多晶硅通过元胞绝缘介质层与半导体基板的第一主面以及源极金属绝缘隔离，且元胞导电多晶硅的两端与下方的第一导电类型元胞源极区相交叠，第一导电类型元胞源极区与源极金属欧姆接触，所述元胞导电多晶硅与栅极金属欧姆接触。
7.根据权利要求5所述的具有集成栅源电容的IGBT器件，其特征是：所述有源元胞采用沟槽状结构时，所述沟槽有源元胞包括位于第二导电类型阱区内的元胞沟槽，所述元胞沟槽的槽底位于第二导电类型阱区的下方，元胞沟槽的内壁及底壁覆盖有元胞绝缘氧化层，并在覆盖有元胞绝缘氧化层的元胞沟槽内填充有元胞导电多晶硅，元胞沟槽的槽口由半导体基板第一主面上的元胞绝缘介质层覆盖；在元胞沟槽外壁的侧上方设有第一导电类型元胞源极区，所述第一导电类型元胞源极区位于第二到类型阱区内，且第一导电类型元胞源极区与元胞沟槽的外侧壁相接触，第一导电类型元胞源极区与源极金属欧姆接触，且元胞导电多晶硅与栅极金属欧姆接触。
8.根据权利要求1所述的具有集成栅源电容的IGBT器件，其特征是：所述半导体基板的材料包括硅。
9.根据权利要求1所述的具有集成栅源电容的IGBT器件，其特征是：所述有源元胞内包括与栅极金属欧姆接触的元胞导电多晶硅，所述电容导电多晶硅的长度小于或等于元胞导电多晶硅的长度。
10.根据权利要求1所述的具有集成栅源电容的IGBT器件，其特征是：所述电容沟槽呈方形或长条形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610148231.6A CN105789288B (zh) | 2016-03-15 | 2016-03-15 | 具有集成栅源电容的igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610148231.6A CN105789288B (zh) | 2016-03-15 | 2016-03-15 | 具有集成栅源电容的igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105789288A true CN105789288A (zh) | 2016-07-20 |
| CN105789288B CN105789288B (zh) | 2019-05-03 |
Family
ID=56392758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610148231.6A Active CN105789288B (zh) | 2016-03-15 | 2016-03-15 | 具有集成栅源电容的igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789288B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671626A (zh) * | 2018-12-12 | 2019-04-23 | 吉林华微电子股份有限公司 | 具有负反馈电容的igbt器件及制作方法 |
| CN110943132A (zh) * | 2019-12-17 | 2020-03-31 | 华羿微电子股份有限公司 | 低电容的沟槽型vdmos器件及其制备方法 |
| CN115207108A (zh) * | 2022-09-14 | 2022-10-18 | 淄博美林电子有限公司 | 一种低米勒电容igbt及其制作方法 |
| CN117637827A (zh) * | 2023-11-20 | 2024-03-01 | 海信家电集团股份有限公司 | 半导体装置和半导体装置的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070138547A1 (en) * | 2005-12-09 | 2007-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN102420242A (zh) * | 2010-09-24 | 2012-04-18 | 株式会社东芝 | 半导体装置 |
| US20140091855A1 (en) * | 2012-10-01 | 2014-04-03 | Pakal Technologies, Llc | Dual depth trench-gated mos-controlled thyristor with well-defined turn-on characteristics |
| CN104241386A (zh) * | 2014-09-25 | 2014-12-24 | 无锡新洁能股份有限公司 | 具有低特征导通电阻的功率mosfet器件及其制造方法 |
-
2016
- 2016-03-15 CN CN201610148231.6A patent/CN105789288B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070138547A1 (en) * | 2005-12-09 | 2007-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN102420242A (zh) * | 2010-09-24 | 2012-04-18 | 株式会社东芝 | 半导体装置 |
| US20140091855A1 (en) * | 2012-10-01 | 2014-04-03 | Pakal Technologies, Llc | Dual depth trench-gated mos-controlled thyristor with well-defined turn-on characteristics |
| CN104241386A (zh) * | 2014-09-25 | 2014-12-24 | 无锡新洁能股份有限公司 | 具有低特征导通电阻的功率mosfet器件及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671626A (zh) * | 2018-12-12 | 2019-04-23 | 吉林华微电子股份有限公司 | 具有负反馈电容的igbt器件及制作方法 |
| CN110943132A (zh) * | 2019-12-17 | 2020-03-31 | 华羿微电子股份有限公司 | 低电容的沟槽型vdmos器件及其制备方法 |
| CN115207108A (zh) * | 2022-09-14 | 2022-10-18 | 淄博美林电子有限公司 | 一种低米勒电容igbt及其制作方法 |
| CN117637827A (zh) * | 2023-11-20 | 2024-03-01 | 海信家电集团股份有限公司 | 半导体装置和半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105789288B (zh) | 2019-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105977290B (zh) | 半导体器件、集成电路和制造半导体器件的方法 | |
| CN103915499B (zh) | 半导体器件和制造半导体器件的方法 | |
| TW452890B (en) | MOS-gated device having a buried gate and process for forming same | |
| US8697520B2 (en) | Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS | |
| CN105789288A (zh) | 具有集成栅源电容的igbt器件 | |
| KR20190012437A (ko) | 수직형 메모리 장치 | |
| JP2005528796A (ja) | トレンチ・ゲート半導体装置と製造方法 | |
| CN106165101B (zh) | 半导体装置 | |
| KR20060040592A (ko) | 에지 종단 구조체를 갖는 반도체 장치 및 그 형성 방법 | |
| CN110335895A (zh) | 功率器件及其制造方法 | |
| CN112164719B (zh) | 具有等势浮空槽的低阻器件及其制造方法 | |
| KR20200028855A (ko) | 반도체 장치 및 방법 | |
| KR102508522B1 (ko) | 3차원 반도체 메모리 소자 및 이의 전기적 불량 판별 방법 | |
| CN205621738U (zh) | 具有集成栅源电容的rc igbt器件 | |
| CN104051320B (zh) | 半导体元件的制造方法 | |
| CN112635567A (zh) | 功率mosfet及其制造方法和电子设备 | |
| CN104347625A (zh) | 集成电路以及制造集成电路的方法 | |
| US10326013B2 (en) | Method of forming a field-effect transistor (FET) or other semiconductor device with front-side source and drain contacts | |
| US20180145171A1 (en) | Field Effect Transistor (FET) or Other Semiconductor Device with Front-Side Source and Drain Contacts | |
| TWI787828B (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| CN218244271U (zh) | 存储器单元和电子设备 | |
| EP3975250A1 (en) | Semiconductor die and method of manufacturing the same | |
| CN112635568B (zh) | 功率mosfet及其制造方法和电子设备 | |
| CN113690301B (zh) | 半导体器件及其制备方法 | |
| CN112289852B (zh) | 降低埋氧层泄漏电流的soi器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |