CN104051320B - 半导体元件的制造方法 - Google Patents
半导体元件的制造方法 Download PDFInfo
- Publication number
- CN104051320B CN104051320B CN201310198486.XA CN201310198486A CN104051320B CN 104051320 B CN104051320 B CN 104051320B CN 201310198486 A CN201310198486 A CN 201310198486A CN 104051320 B CN104051320 B CN 104051320B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor element
- ditches
- doped region
- irrigation canals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 230000002262 irrigation Effects 0.000 claims abstract description 67
- 238000003973 irrigation Methods 0.000 claims abstract description 67
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000012216 screening Methods 0.000 claims 1
- 230000001808 coupling effect Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003319 supportive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Abstract
本发明提供一种半导体元件的制造方法，包括以下步骤：提供基底，基底具有多个柱状物，且柱状物周围具有多个沟渠，每一柱状物的底部有掺杂区；在每一掺杂区下方形成绝缘层。本发明的半导体元件制造方法，可使垂直式晶体管阵列中各晶体管单元之间的绝缘效果良好。再者，通过配置遮蔽层，或者通过增加栅极与栅极间或源极与漏极间的距离，可以降低各晶体管单元之间的耦合效应。因此，晶体管单元的效能得以提升。
Description
技术领域
本发明是有关于一种电子元件的制造方法，且特别是有关于一种半导体元件的制造方法。
背景技术
为了提高集成电路的操作速度，符合消费者对于小型化电子装置的需求，半导体装置中的晶体管尺寸有持续缩小的趋势。然而，随着晶体管尺寸的缩小，晶体管的通道区长度也随之缩短，因此造成晶体管遭受严重的短通道效应(short channel effect)以及导通电流(on current)下降等问题。针对此问题，现有的一种解决方法是提高通道区中的掺杂浓度，然而，此种作法反而会造成漏电流增加，影响元件的可靠性。
因此，为了克服上述问题，近年来业界提出将水平方向的晶体管结构改为垂直方向的晶体管结构的方案，举例来说，将垂直式晶体管结构形成在基底的深沟渠中。或者，将垂直式晶体管结构制作在硅柱阵列的各个硅柱上。如此一来，可以提升集成电路的操作速度与集成度，且能避免短通道效应等问题。然而，目前一般的垂直式晶体管在结构设计与通道控制上仍有很大的改良空间，为此领域所积极研究的目标。
发明内容
本发明提供一种半导体元件的制造方法，可使垂直式晶体管阵列中各晶体管单元间的绝缘效果良好。
本发明提供一种半导体元件及其制造方法，可以降低垂直式晶体管阵列中各晶体管单元间的耦合效应。
本发明提出一种半导体元件的制造方法，包括下列步骤：首先，提供基底，上述基底具有多个柱状物，且柱状物周围具有多个沟渠；每一柱状物的底部有一掺杂区；在每一掺杂区下方形成一绝缘层。
在本发明的一实施例中，在形成绝缘层以前，移除上述沟渠底部的上述基底，以形成多个开口。
在本发明的一实施例中，绝缘层的形成方法包括进行氧化过程，使每一开口的侧壁氧化，而形成氧化层。
在本发明的一实施例中，上述氧化过程使相邻两个开口侧壁部分氧化，在每一掺杂区下方形成的氧化层彼此分离，从而使每一掺杂区的底部与基底部分接触。
在本发明的一实施例中，上述氧化过程使相邻两个开口侧壁氧化，在每一掺杂区下方形成的氧化层彼此连接，从而使每一掺杂区与基底通过上述氧化层分隔。
在本发明的一实施例中，在形成绝缘层之前，在每一开口中形成填充层。
在本发明的一实施例中，填充层的形成方法为化学气相沉积法。
在本发明的一实施例中，在形成绝缘层之前，在沟渠的侧壁形成第一保护衬层，再在第一保护衬层上形成第二保护衬层。接着移除柱状物底部的侧壁上的部分第一保护衬层。
在本发明的一实施例中，在掺杂区处具有底切。
在本发明的一实施例中，在每一沟渠中形成遮蔽层。
在本发明的一实施例中，在每一遮蔽层上形成接触窗，使遮蔽层通过接触窗与外部电源电性连接。
在本发明的一实施例中，遮蔽层与基底电性连接。
本发明提出一种半导体元件的制造方法，包括下列步骤。首先，提供基底。基底具有多个柱状物，且柱状物周围具有多个沟渠。在沟渠中形成遮蔽层。
在本发明的一实施例中，遮蔽层的材料为导体层。
在本发明的一实施例中，导体层为掺杂多晶硅、掺杂磊晶硅或金属。
在本发明的一实施例中，上述沟渠包括多个第一方向沟渠与多个第二方向沟渠，且每一第一方向沟渠中的每一柱状物的侧壁还包括栅介电层与栅极。
在本发明的一实施例中，遮蔽层位于第一方向沟渠之中的相邻的两个栅极之间。
在本发明的一实施例中，遮蔽层位于第二方向沟渠之中。
在本发明的一实施例中，遮蔽层位于两个栅极之间的第一方向沟渠之中以及第二方向沟渠之中。
在本发明的一实施例中，遮蔽层的形成方法包括下列步骤。在每一柱状物的侧壁形成绝缘衬层。在基底上形成遮蔽材料层，以填入在绝缘衬层之间的沟渠中。
在本发明的一实施例中，对遮蔽材料层进行回蚀以形成遮蔽层，并在遮蔽层上形成顶盖层。
在本发明的一实施例中，在遮蔽层与基底之间形成掺杂接触区。
在本发明的一实施例中，在遮蔽层上形成接触窗，使遮蔽层通过接触窗与外部电源电性连接。
在本发明的一实施例中，遮蔽层与基底电性连接。
本发明提出一种半导体元件的制造方法，包括下列步骤。提供基底，基底具有多个柱状物，柱状物周围具有多个沟渠。移除每一柱状物的一部分，以形成底切。在每一底切中形成导体层。
在本发明的一实施例中，每一柱状物的底部有掺杂区，且底切位于掺杂区上方。
在本发明的一实施例中，每一柱状物的底部有掺杂区，且底切位于掺杂区处。
在本发明的一实施例中，在相邻两个导体层之间形成遮蔽层。
在本发明的一实施例中，在沟渠中形成遮蔽层。
在本发明的一实施例中，在遮蔽层上形成接触窗，使遮蔽层通过接触窗与外部电源电性连接。
在本发明的一实施例中，遮蔽层与基底电性连接。
本发明提出一种半导体元件，包括多个柱状物、掺杂区以及绝缘层。柱状物位于基底上，柱状物周围具有多个沟渠，每一柱状物的底部有掺杂区。绝缘层位于每一掺杂区下方。
在本发明的一实施例中，每一沟渠的下方的基底中具有开口。
在本发明的一实施例中，绝缘层包括氧化层，位于每一开口的侧壁。
在本发明的一实施例中，位于每一掺杂区下方的氧化层彼此分离，使每一掺杂区的底部与基底部分接触。
在本发明的一实施例中，位于每一掺杂区下方的氧化层彼此连接，使每一掺杂区与基底通过氧化层分隔。
在本发明的一实施例中，半导体元件还包括填充层，位于每一开口中。
在本发明的一实施例中，在每一掺杂区处具有底切。
在本发明的一实施例中，半导体元件还包括遮蔽层，位于沟渠之中。
在本发明的一实施例中，遮蔽层位于相邻的两个上述掺杂区之间。
在本发明的一实施例中，上述沟渠包括多个第一方向沟渠与多个第二方向沟渠，且每一第一方向沟渠中的每一柱状物的侧壁还包括栅介电层与栅极，其中遮蔽层位于第一方向沟渠中相邻的两个栅极之间。
在本发明的一实施例中，半导体元件还包括接触窗，位于每一遮蔽层上，使遮蔽层通过接触窗与外部电源电性连接。
在本发明的一实施例中，遮蔽层与基底电性连接。
在本发明的一实施例中，遮蔽层的材料包括导体层。
在本发明的一实施例中，导体层包括掺杂多晶硅、掺杂磊晶硅或金属。
本发明提出一种半导体元件，包括多个柱状物与导体层。柱状物位于基底上，柱状物周围具有多个沟渠，每一柱状物具有底切。导体层位于每一底切之中。
在本发明的一实施例中，每一柱状物的底部有掺杂区，且底切位于掺杂区上方。
在本发明的一实施例中，每一柱状物的底部有掺杂区，且底切位于掺杂区处。
在本发明的一实施例中，半导体元件还包括遮蔽层，位于相邻两个导体层之间。
在本发明的一实施例中，半导体元件还包括遮蔽层，位于每一沟渠之中。
基于上述，本发明提供的半导体元件及其制造方法，可使垂直式晶体管阵列中各晶体管单元间的绝缘效果良好。本发明也提供的半导体元件及其制造方法，可以降低各晶体管单元间的耦合效应。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据本发明所示出的半导体元件立体示意图；
图2A至图2F是根据本发明第一实施例所示出的半导体元件制造流程剖面图；
图3A至图3D是根据本发明第二实施例所示出的半导体元件制造流程剖面图；
图4A至图4D是根据本发明第三实施例所示出的半导体元件制造流程剖面图；
图5A至图5D是根据本发明第四实施例所示出的半导体元件制造流程剖面图。
附图标记说明：
10：半导体元件；
20、100、200、300、400：基底；
22、102、202、302、402：柱状物；
24、104、204、304、404：沟渠；
26、27、106、206、306、406：掺杂区；
28、112a、112b、212、312：绝缘层；
30：位元线；
32：字元线；
107、407、409：底切；
108：保护衬层；
110、310：开口；
111：填充层；
113a、113b：氧化层；
114、214、314、324、414：顶盖层；
206a：顶部区域；
206b：剩余区域；
208a：第一保护衬层；
208b：第二保护衬层；
320：绝缘衬层；
303：栅极；
305：栅介电层；
322、323、325：遮蔽层；
326：掺杂接触区；
327、427：介电层；
428、429：导体层。
具体实施方式
图1是根据本发明所示出的半导体元件立体示意图。
请参照图1，根据本发明，半导体元件10包括基底20，基底20上形成有多个柱状物22，且柱状物22周围具有多个沟渠24。每一柱状物22的底部和顶部分别配置有掺杂区26和掺杂区27。在每一掺杂区26下方配置有绝缘层28。在图1所示出的实例中，绝缘层28将掺杂区26与基底20隔离，但本发明并不以此为限，关于此点，以下将有更详细地说明。此外，举例来说，可将每一柱状物22制作为垂直式晶体管，此时掺杂区26与掺杂区27可分别作为垂直式晶体管的源极或漏极。再者，半导体元件10还可包括多条位元线30(分别连接多个掺杂区26)、多条字元线32(即每一垂直式晶体管的栅极)以及电性连接每一柱状物22的电容器(未示出)，从而构成动态随机存取存储器(DRAM)阵列。
接着，将以剖面图来说明本发明的半导体元件的制造方法。在以下描述中，主要以沿一特定方向的剖面线所示出的剖面图来描述本发明，具体地说，例如沿着图1的II-II切线所示出的剖面图。
图2A至图2F是根据本发明第一实施例所示出的半导体元件制造流程的剖面图。
请参照图2A，根据第一实施例，半导体元件的制造方法包括下列步骤。首先提供基底100。基底100例如为硅基底。基底100具有多个柱状物102。柱状物102例如是以干式蚀刻过程，沿着相互垂直的两个方向，在基底100中形成多个第一方向沟渠(例如图2A中示出的沟渠104)以及多个第二方向沟渠而形成。第一方向沟渠的延伸方向与第二方向沟渠的延伸方向不同。每一柱状物102的底部有一掺杂区106。掺杂区106例如是以离子植入法形成，且掺杂区106的导电型可与基底100相反。举例来说，若基底100为p型基底，则可植入n型掺杂，以形成掺杂区106；若基底100为n型基底，则可植入p型掺杂，以形成掺杂区106。再者，每一柱状物102的顶部可以具有顶盖层114。顶盖层114的材料与柱状物102的材料不同。顶盖层114的材料例如是氧化硅或是氮化硅。此外，在一实施例中，掺杂区106可具有底切(undercut)107，其例如是以等向性蚀刻形成。底切107可增加相邻两个掺杂区106之间的距离，减少寄生电容。然而，本发明并不以此为限，在另一实施例中，掺杂区106也可以不具有底切107。
请参照图2B，在柱状物102以及掺杂区106的侧壁上可形成保护衬层108。保护衬层108可以是单一材料层或是多种不同的材料层堆叠而成的堆叠层。保护衬层108的材料例如为氧化物、氮化物或其组合，且其形成方法例如为化学气相沉积法。
请参照图2C，移除沟渠104底部的保护衬层108以及部分的基底100，以形成多个开口110。移除保护衬层108以及部分基底100的方法可以采用非等向性蚀刻法，例如为干式蚀刻法。
请参照图2D，在第一实施例中，还可选择性在每一开口110中形成填充层111，以提供较佳的支撑性，避免柱状物102折断。填充层111的形成方法例如是以次常压化学气相沉积法(sub-atmosphere chemical vapor deposition，SACVD)形成氧化层，然后，再进行回蚀刻，以留下开口110中的氧化层。
请参照图2E以及图2F，在各掺杂区106下方形成绝缘层112a或绝缘层112b。绝缘层112a以及绝缘层112b例如是氧化层。绝缘层112a以及绝缘层112b的形成方法例如是进行氧化过程，使每一开口110的侧壁氧化，以形成氧化层113a以及氧化层113b。此氧化过程也可能同时氧化每一开口110的底部(即填充层111下方的部份基底100)。在图2E中，每一柱状物102下方的氧化层113a彼此分离，每一掺杂区106的底部与基底100部份接触。在图2F中，每一柱状物102下方的氧化层113b彼此连接，在此状况下，每一掺杂区106与基底100通过绝缘层112b分隔。
如图2E或图2F所示，在后续的半导体元件过程中，每一柱状物102均可形成晶体管单元。在现有的垂直式晶体管过程中，柱状物底部的掺杂区中的掺杂可能在后续热处理时往基底扩散，从而使晶体管单元与晶体管单元间发生短路(cell to cell short)。然而，根据本发明，由于掺杂区106与基底100间配置有绝缘层112a或绝缘层112b，可以提供各晶体管单元间的绝缘，因此，可以改善或避免各晶体管单元间产生短路现象。
图3A至图3D是根据本发明第二实施例所示出的半导体元件制造流程剖面图。
请参照图3A，根据第二实施例，半导体元件的制造方法包括以下步骤。提供基底200，基底200具有多个柱状物202。柱状物202周围具有多个沟渠204。掺杂区206位于每一柱状物202的底部。顶盖层214位于每一柱状物202的顶部。基底200、柱状物202、沟渠204、掺杂区206以及顶盖层214的材料与形成方法可与第一实施例中所述者相同，在此不再赘述。接着，在沟渠204的侧壁形成第一保护衬层208a，再在第一保护衬层208a上形成第二保护衬层208b。第一保护衬层208a与第二保护衬层208b的形成方法可与前述保护衬层108相同，但第一保护衬层208a与第二保护衬层208b的材料彼此不同。例如，第一保护衬层208a可为氮化物；而第二保护衬层208b可为氧化物。
请参照图3B，进行干蚀刻过程，以移除位于沟渠204底部的部份第一保护衬层208a与第二保护衬层208b。此干蚀刻过程同时也可能移除每一柱状物202顶部的第一保护衬层208a与第二保护衬层208b。
请参照图3C，进行蚀刻过程，以移除沟渠204侧壁上的部分第一保护衬层208a，在第二保护衬层208b与基底200之间形成间隙。此蚀刻过程例如为对第一保护衬层208a与第二保护衬层208b具有不同蚀刻速率的湿式蚀刻过程。
请参照图3D，进行氧化过程，以在掺杂区206和基底200之间形成绝缘层212。此时，掺杂区206的顶部区域206a(如图3C所示)的侧壁受到第一保护衬层208a的保护而并未氧化，掺杂区206的剩余区域206b(如图3C所示)经氧化而形成绝缘层212。
在前述过程中，以部分第一保护衬层208a来保护掺杂区206，从而可以避免在形成绝缘层212时，因为过度氧化而使掺杂区206完全消失的情形。
图4A至图4B是根据本发明第三实施例所示出的半导体元件制造流程剖面图。
请参照图4A，根据第三实施例，半导体元件的制造方法包括下列步骤。首先，提供基底300，其具有多个柱状物302，其中多个柱状物302周围具有多个沟渠304。此外，每一柱状物302底部可具有掺杂区306；每一柱状物302顶部可具有顶盖层314。柱状物302的表面上可配置有绝缘衬层320，各掺杂区306与基底300之间可配置有绝缘层312。基底300、柱状物302、沟渠304、掺杂区306、绝缘层312以及顶盖层314的材料与形成方法可与第一实施例中与其对应者类似；绝缘衬层320的形成方法例如可与第一实施例的保护衬层108相同，在此不再赘述。
以下将以绝缘层312隔离掺杂区306与基底300的结构(与图2F类似，但不具有图2F中的填充层111)描述本实施例，然而，本发明并不以此为限。
请参照图4B。在柱状物302之间形成遮蔽层322。遮蔽层322的形成方法例如是将遮蔽材料层填入绝缘衬层320之间的沟渠304中，再对遮蔽材料层进行回蚀过程。遮蔽材料层可为导体层，例如掺杂多晶硅、掺杂磊晶硅或金属(举例来说，导体层可为Ti或TiN)。遮蔽材料层可以化学气相沉积法或是磊晶法形成。
接着，在每一遮蔽层322上形成顶盖层324。顶盖层324的材料例如为氧化物，其例如是先以化学气相沉积法沉积一层氧化层，再进行化学机械研磨(CMP)使所述氧化层平坦化，随后进行退火而形成。
再者，每一遮蔽层322上还可以形成接触窗(未示出)，使遮蔽层322可通过接触窗与外部电源电性连接。接触窗的材料与形成方法可为本技术领域中具有通常知识者所知的任意材料与任意方法，在此不再赘述。
根据前述第三实施例的制作方法，遮蔽层322与基底300之间通过绝缘层312分离，但本发明并不以此为限。如图4C所示，在第三实施例的其他实施型中，也可先执行一蚀刻过程(例如干式蚀刻)，以在每一沟渠304的底部形成开口310。然后，在基底300上形成位于绝缘衬层320之间的遮蔽层323，以与基底300电性连接。此外，在形成遮蔽层323以前，还可以先在开口310底部形成掺杂接触区326，以降低基底300与遮蔽层323之间的片电阻。掺杂接触区326的形成方法例如是离子植入法。遮蔽层323、掺杂接触区326与基底300具有相同导电型的掺杂。而后再在掺杂接触区326上形成遮蔽层323与顶盖层324。
参照图1，本发明的半导体元件可具有多个第一方向沟渠和与其垂直的多个第二方向沟渠，例如，第一方向为平行于I-I切线的方向，而第二方向为平行于II-II切线的方向。在图4A至图4C的描述中，仅针对半导体元件沿一特定方向示出的剖面作说明。在此状况下，前述的沟渠304即为第一方向沟渠。也即，第三实施例仅说明了在半导体元件的第一方向沟渠中可填入遮蔽层，然而本发明并不此以为限。在本发明的其他实施例中，半导体元件的第二方向沟渠中也可填入遮蔽层，其剖面例如图4D所示。在图4D中，柱状物302的相对两侧均配置有栅极303和栅介电层305，而遮蔽层325配置在相邻的两个栅极303之间，且通过介电层327与栅极303之间电性绝缘。遮蔽层325的材料与形成方法可与遮蔽层322与遮蔽层323相同。此外，在遮蔽层325与基底300之间还可配置有掺杂接触层(未示出)。或者在遮蔽层325上也可配置有接触窗(未示出)或顶盖层(未示出)。此类结构与前述内容相似，在此不再赘述。
如图4B、图4C或图4D所示，在后续的半导体元件过程中，每一柱状物302均可形成一晶体管单元。由在晶体管单元的尺寸日渐缩小，因此晶体管单元的栅极与栅极间或源极与漏极间的耦合效应愈来愈大。根据本发明的制作方法，在栅极与栅极间或源极与漏极间可形成遮蔽层，降低相邻的晶体管单元间的耦合效应。此外，必要时，还可透过外部电源或掺杂接触层(其可与基极电源VBB电性连接)对遮蔽层施加电压，以抑制单元与单元间的漏电现象。
图5A与图5B为根据本发明第四实施例所示出的半导体元件制作流程剖面图，且图5A与图5B是沿着图1中的I-I切线所示出的剖面图
请参照图5A，根据第四实施例，半导体元件的制造方法包括下列步骤。提供基底400，基底400具有多个柱状物402，且柱状物402周围具有多个沟渠404。每一柱状物402的底部配置有掺杂区406。每一柱状物402的顶部可以具有顶盖层414。基底400、柱状物402、沟渠404、掺杂区406以及顶盖层414的材料与形成方法例如可与第一实施例中对应者相同，在此不再赘述。
请参照图5B，移除柱状物402的部分，以在掺杂区406上方形成底切407。接着，在每一底切407中形成介电层427与导体层428，介电层427与导体层428部分填满或完全填满每一底切407。在将每一柱状物402制作为晶体管的后续过程中，导体层428可作为晶体管的栅极。介电层427作为栅介电层，且可通过字元线连接各个栅极，例如图1中所示。
图5C与图5D为根据本发明第四实施例的另一实施型所示出的半导体元件制作流程剖面图。图5C与图5D是沿着与图1中的II-II切线所示出的剖面图。
请参照图5C。首先，提供基底400，基底400具有多个柱状物402，且柱状物402周围具有多个沟渠404。柱状物402的底部配置有掺杂区406。每一柱状物402的顶部可以具有顶盖层414。基底400、柱状物402、沟渠404、掺杂区406以及顶盖层414的材料与形成方法例如可与第一实施例中对应者相同，在此不再赘述。
请参照图5D，移除柱状物402的部分，以在掺杂区406处形成底切409。接着，在每一底切409中形成导体层429。在将每一柱状物402制作为晶体管的后续过程中，导体层429可作为连接各晶体管的源极与漏极的位元线，例如图1中所示者。
此外，在相邻两个导体层428之间，以及相邻两个导体层429之间均可以第三实施例所述的方式形成遮蔽层，其相关细节在此不再详述。
如图5B或图5D所示，在后续的半导体元件过程中，每一柱状物402均可形成一晶体管单元。由在晶体管单元的尺寸日渐缩小，因此晶体管单元的栅极与栅极间或源极与漏极间的耦合效应愈来愈大。根据本发明的制作方法，由于在柱状物上形成了凹陷结构(底切407或底切409)，因此可以增加栅极与栅极间或源极与漏极间的距离，从而降低相邻的晶体管单元间的耦合效应。
综上所述，根据本发明的半导体元件制造方法，可使垂直式晶体管阵列中各晶体管单元之间的绝缘效果良好。再者，通过配置遮蔽层，或者通过增加栅极与栅极间或源极与漏极间的距离，可以降低各晶体管单元之间的耦合效应。因此，晶体管单元的效能得以提升。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (19)
1.一种半导体元件的制造方法，其特征在于，包括：
提供基底，上述基底具有多个柱状物，上述柱状物周围具有多个沟渠，上述沟渠包括多个第一方向沟渠与多个第二方向沟渠，且每一上述第一方向沟渠中的每一上述柱状物的侧壁还包括栅介电层与栅极，每一上述柱状物的底部有掺杂区；
在每一上述掺杂区下方形成绝缘层，使每一上述掺杂区与上述基底通过上述绝缘层分隔；以及
在每一上述沟渠之中形成一遮蔽层，上述遮蔽层位于上述第一方向沟渠之中的相邻的两个上述栅极之间，其中上述遮蔽层与上述基底电性连接。
2.根据权利要求1所述的半导体元件的制造方法，其特征在于，还包括在形成上述绝缘层以前，移除上述沟渠底部的上述基底，以形成多个开口。
3.根据权利要求2所述的半导体元件的制造方法，其特征在于，上述绝缘层的形成方法包括进行氧化过程，使每一上述开口的侧壁氧化，以形成氧化层。
4.根据权利要求3所述的半导体元件的制造方法，其特征在于，上述氧化过程使相邻两个开口侧壁氧化，在每一上述掺杂区下方形成的上述氧化层彼此连接，使每一上述掺杂区与上述基底通过上述氧化层分隔。
5.根据权利要求2所述的半导体元件的制造方法，其特征在于，在形成上述绝缘层之前，还包括在每一上述开口中形成填充层。
6.根据权利要求5所述的半导体元件的制造方法，其特征在于，其中上述填充层的形成方法包括化学气相沉积法。
7.根据权利要求1所述的半导体元件的制造方法，其特征在于，在形成上述绝缘层之前还包括：
在上述沟渠的侧壁形成第一保护衬层；
在上述第一保护衬层上形成第二保护衬层；以及
移除上述柱状物底部的侧壁上的部分上述第一保护衬层。
8.根据权利要求1所述的半导体元件的制造方法，其特征在于，在每一上述掺杂区之处具有底切。
9.根据权利要求1所述的半导体元件的制造方法，其特征在于，还包括在每一上述遮蔽层上形成接触窗，使上述遮蔽层通过上述接触窗与外部电源电性连接。
10.一种半导体元件，其特征在于，包括：
多个柱状物在基底上，上述柱状物周围具有多个沟渠，上述沟渠包括多个第一方向沟渠与多个第二方向沟渠，且每一上述第一方向沟渠中的每一上述柱状物的侧壁还包括栅介电层与栅极；
掺杂区，位于每一上述柱状物的底部；
绝缘层，位于每一上述掺杂区下方，使每一上述掺杂区与上述基底通过上述绝缘层分隔；以及
一遮蔽层，位于上述沟渠之中，上述遮蔽层位于上述第一方向沟渠之中的相邻的两个上述栅极之间，其中上述遮蔽层与上述基底电性连接。
11.根据权利要求10所述的半导体元件，其特征在于，每一所述沟渠的下方的上述基底中具有开口。
12.根据权利要求11所述的半导体元件，其特征在于，所述绝缘层包括氧化层，位于每一上述开口的侧壁。
13.根据权利要求12所述的半导体元件，其特征在于，位于每一上述掺杂区下方的上述氧化层彼此连接，使每一上述掺杂区与上述基底通过上述氧化层分隔。
14.根据权利要求11所述的半导体元件，其特征在于，还包括填充层，位于每一上述开口中。
15.根据权利要求10所述的半导体元件，其特征在于，在每一上述掺杂区之处具有底切。
16.根据权利要求10所述的半导体元件，其特征在于，上述遮蔽层位于相邻的两个上述掺杂区之间。
17.根据权利要求10所述的半导体元件，其特征在于，还包括在接触窗位于每一上述遮蔽层上，使上述遮蔽层通过上述接触窗与外部电源电性连接。
18.根据权利要求10所述的半导体元件，其特征在于，上述遮蔽层的材料包括导体层。
19.根据权利要求18所述的半导体元件，其特征在于，上述导体层包括掺杂多晶硅、掺杂磊晶硅或金属。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/792,228 | 2013-03-11 | ||
| US13/792,228 US9153665B2 (en) | 2013-03-11 | 2013-03-11 | Method for fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104051320A CN104051320A (zh) | 2014-09-17 |
| CN104051320B true CN104051320B (zh) | 2017-08-11 |
Family
ID=51486783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310198486.XA Active CN104051320B (zh) | 2013-03-11 | 2013-05-24 | 半导体元件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9153665B2 (zh) |
| CN (1) | CN104051320B (zh) |
| TW (1) | TWI514577B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111853B2 (en) * | 2013-03-15 | 2015-08-18 | Micron Technology, Inc. | Methods of forming doped elements of semiconductor device structures |
| KR20150061678A (ko) * | 2013-11-27 | 2015-06-05 | 에스케이하이닉스 주식회사 | 수직형 반도체 장치 및 그 제조 방법 |
| KR102505242B1 (ko) | 2015-07-21 | 2023-03-06 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10818673B2 (en) * | 2018-10-03 | 2020-10-27 | Micron Technology, Inc. | Methods of forming integrated assemblies having conductive material along sidewall surfaces of semiconductor pillars |
| US11640987B2 (en) * | 2021-02-04 | 2023-05-02 | Applied Materials, Inc. | Implant to form vertical FETs with self-aligned drain spacer and junction |
| CN117337027A (zh) * | 2022-06-23 | 2024-01-02 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211039B1 (en) * | 1996-11-12 | 2001-04-03 | Micron Technology, Inc. | Silicon-on-insulator islands and method for their formation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034389A (en) * | 1997-01-22 | 2000-03-07 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array |
| US6933556B2 (en) * | 2001-06-22 | 2005-08-23 | Fujio Masuoka | Semiconductor memory with gate at least partially located in recess defined in vertically oriented semiconductor layer |
| KR100908819B1 (ko) * | 2007-11-02 | 2009-07-21 | 주식회사 하이닉스반도체 | 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법 |
| US8212298B2 (en) * | 2008-01-29 | 2012-07-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device and methods of producing it |
| KR101669261B1 (ko) * | 2010-06-14 | 2016-10-25 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법 |
-
2013
- 2013-03-11 US US13/792,228 patent/US9153665B2/en active Active
- 2013-05-09 TW TW102116520A patent/TWI514577B/zh active
- 2013-05-24 CN CN201310198486.XA patent/CN104051320B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211039B1 (en) * | 1996-11-12 | 2001-04-03 | Micron Technology, Inc. | Silicon-on-insulator islands and method for their formation |
Also Published As
| Publication number | Publication date |
|---|---|
| US9153665B2 (en) | 2015-10-06 |
| TWI514577B (zh) | 2015-12-21 |
| TW201436210A (zh) | 2014-09-16 |
| CN104051320A (zh) | 2014-09-17 |
| US20140252459A1 (en) | 2014-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733531B (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN104051320B (zh) | 半导体元件的制造方法 | |
| US8294205B2 (en) | Semiconductor device and method of forming semiconductor device | |
| KR101662282B1 (ko) | 고유전율의 보호막 패턴을 포함하는 매립 게이트 패턴을 갖는 반도체 장치 및 이의 제조 방법 | |
| JP5729806B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008098593A (ja) | 半導体装置及びその製造方法 | |
| JP5555452B2 (ja) | 半導体装置及びその製造方法並びにデータ処理システム | |
| CN102339830A (zh) | 半导体器件及其制造方法 | |
| KR20190012437A (ko) | 수직형 메모리 장치 | |
| JP2006526286A (ja) | 終端構造を有する半導体装置及びこの装置の製造方法 | |
| JP5394025B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104051319B (zh) | 半导体元件及其制造方法 | |
| US8013373B2 (en) | Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof | |
| JP2018170456A (ja) | 半導体装置及びその製造方法 | |
| JP2011166089A (ja) | 半導体装置及びその製造方法 | |
| CN108400166A (zh) | 在端子降低表面电场区域中具有端子沟槽的功率晶体管 | |
| JP2013069770A (ja) | 半導体装置及びその製造方法 | |
| KR20010051702A (ko) | Ｄｒａｍ-셀 장치 및 그의 제조 방법 | |
| CN110890369A (zh) | 半导体器件的制备方法和半导体器件 | |
| JP2012222285A (ja) | 半導体装置およびその製造方法 | |
| JP4978000B2 (ja) | 半導体装置およびその製造方法 | |
| US11812606B2 (en) | Semiconductor device having gate trench | |
| US20060003536A1 (en) | Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell | |
| CN210296297U (zh) | 存储器及半导体器件 | |
| CN101770988A (zh) | 具有垂直栅极的半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |