CN101770988A - 具有垂直栅极的半导体器件及其制造方法 - Google Patents

具有垂直栅极的半导体器件及其制造方法 Download PDF

Info

Publication number
CN101770988A
CN101770988A CN200910151419A CN200910151419A CN101770988A CN 101770988 A CN101770988 A CN 101770988A CN 200910151419 A CN200910151419 A CN 200910151419A CN 200910151419 A CN200910151419 A CN 200910151419A CN 101770988 A CN101770988 A CN 101770988A
Authority
CN
China
Prior art keywords
post
gate electrode
active
post hole
separator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910151419A
Other languages
English (en)
Other versions
CN101770988B (zh
Inventor
郑永均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101770988A publication Critical patent/CN101770988A/zh
Application granted granted Critical
Publication of CN101770988B publication Critical patent/CN101770988B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及具有垂直栅极的半导体器件及其制造方法。一种制造半导体器件的方法包括：在衬底中形成通过沟槽而彼此分隔的掩埋位线，形成暴露衬底顶表面的多个第一柱孔，形成掩埋在第一柱孔中的第一有源柱，在包括第一有源柱的所得结构的整个表面上形成栅极导电层，通过蚀刻栅极导电层形成栅电极以覆盖第一有源柱，通过部分蚀刻栅电极形成暴露第一有源柱的多个第二柱孔，和形成掩埋在第二柱孔中并连接第一有源柱的第二有源柱。

Description

具有垂直栅极的半导体器件及其制造方法
相关申请
本申请要求2008年12月31日提交的韩国专利申请10-2008-0138589的优先权，通过引用将其全部内容并入本文。
技术领域
本发明涉及制造半导体器件的方法，并且更具体涉及具有垂直栅极的半导体器件及其制造方法。
背景技术
近来，需要亚40纳米(sub-40nm)的存储器件以提高集成度。然而，在晶体管具有在8F2或6F2单元结构中使用的平面沟道或者凹陷沟道的情况下，很难以实现亚40nm的存储器件，其中F表示最小特征尺寸。因此，需要在相同尺度上能够提高集成度1.5～2倍的具有4F2单元结构的动态随机存取存储器(DRAM)器件。因此，提出具有垂直栅极的半导体器件。
通过加工半导体衬底，具有垂直栅极的半导体器件包括柱型有源区(即有源柱，active pillar)和包围该有源柱的环绕型垂直栅极，其中晶体管包括环绕型垂直栅极以及在垂直栅极周围的在有源柱上和下方垂直形成的沟道。
为了制造具有垂直栅极的半导体器件，通过离子注入形成掩埋位线BBL，并且实施沟槽工艺来使得相邻的掩埋位线彼此隔离。
图1说明制造具有常规垂直栅极的半导体器件的方法的截面图。
参考图1，使用保护层13作为蚀刻阻挡，通过蚀刻衬底11形成具有凹陷侧壁的有源柱12。在有源柱12的凹陷侧壁上形成栅极介电层17，然后在栅极介电层17上形成包围有源柱12凹陷侧壁的垂直栅极14。
随后，通过离子注入在衬底11中形成杂质区域，接着通过形成到达将杂质区域分隔的深度的沟槽16将杂质区域分隔。此处，分隔的杂质区域成为掩埋位线15A和15B。
然而，现有技术具有以下问题，结合图2A至2C对其进行描述。
图2A至2C显示根据现有技术的问题。
首先，实施各向同性蚀刻工艺以形成有源柱的凹陷侧壁。在此，由于有源柱下部的尺寸小于其上部尺寸，可发生柱坍塌，如图2A的附图标记A所示。
参考图2B，当实施氧化物回蚀工艺以形成掩埋位线和防止泄漏时，有源柱的上部受到损伤。
参考图2C，当实施回蚀工艺以形成垂直栅极时，有源柱上部受到损伤。
发明内容
本发明的实施方案涉及能够防止有源柱上部在工艺例如后续回蚀工艺中受到损伤的包括垂直栅极的半导体器件及其制造方法。
本发明的实施方案还涉及能够防止有源柱坍塌的包括垂直栅极的半导体器件及其制造方法。
根据本发明的一个方面，提供一种制造半导体器件的方法，包括：在衬底中形成通过沟槽而彼此分隔的掩埋位线，形成暴露衬底顶表面的多个第一柱孔(pillar hole)，形成掩埋在第一柱孔中的第一有源柱，在包括第一有源柱的所得结构的整个表面上形成栅极导电层，通过蚀刻栅极导电层形成栅电极以覆盖第一有源柱，通过部分蚀刻栅电极来形成暴露第一有源柱的多个第二柱孔，和形成掩埋在第二柱孔中并连接第一有源柱的第二有源柱。
根据本发明的另一个方面，提供一种半导体器件，包括：其中形成掩埋位线的衬底，在衬底上形成并提供第一柱孔的第一隔离层，在第一柱孔中掩埋的第一有源柱，在第一隔离层上形成并提供暴露第一有源柱的第二柱孔的栅电极，在第二柱孔中掩埋并连接第一有源柱的第二有源柱，和隔离相邻栅电极的第二隔离层。
附图说明
图1说明制造具有常规垂直栅极的半导体器件的方法的截面图。
图2A至2C显示现有技术中的问题。
图3说明根据本发明的一个实施方案的半导体器件的截面图。
图4A至4I说明根据本发明的一个实施方案制造包括垂直栅极的半导体器件的方法的截面图。
图5A说明包括第一柱孔的结构的平面图。
图5B说明包括第一有源柱的结构的平面图。
图5C说明包括栅电极的结构的平面图。
图5D说明包括第二柱孔的结构的平面图。
图5E说明包括第二有源柱的结构的平面图。
具体实施方式
本发明的其它目的和优点可以通过以下说明来理解，并且通过参考本发明的实施方案可变得显而易见。在附图中，可将层和区域的尺寸进行放大以清楚地进行说明。在整个附图中，相同附图标记表示相同元件。也应该理解，当层、膜、区域或板称为在另一个的‘上’时，其可以直接在所述另一个之上，或也可存在一个或多个中间层、膜、区域或板。
图3说明根据本发明的一个实施方案的半导体器件的截面图。以下，在每个附图中，A-A’方向表示与掩埋位线交叉的方向，B-B’方向表示表示平行于掩埋位线的方向。图4A至4E中显示了A-A’方向和B-B’方向。
参考图3，半导体器件包括：其中形成掩埋位线22A的半导体衬底21，在半导体衬底21上形成以提供第一柱孔的第一隔离层25A，填充第一柱孔的第一有源柱27A，在第一隔离层25A上形成以提供暴露第一有源柱27A的第二柱孔的栅电极28，填充第二柱孔并连接第一有源柱27A的第二有源柱32，和隔离栅电极28的第二隔离层30。第一有源柱27A和第二有源柱32包括例如外延硅层。栅电极28包括例如钨层。
在图3中，第二柱孔的线宽大于第一柱孔的线宽。因此，第二有源柱的线宽变得大于第一有源柱的线宽。在A-A’方向，第二有源柱32被栅电极28包围。在B-B’方向，第二有源柱32具有其中第二有源柱32没有被栅电极28包围的线宽。
图4A至4I说明根据本发明的一个实施方案制造包括垂直栅极的半导体器件的方法的截面图。
参考图4A，通过注入杂质离子到半导体衬底21中形成杂质区域22。通过注入杂质离子例如磷(P)和砷(As)形成杂质区域22。半导体衬底21可包括硅层。杂质区域22用作掩埋位线。
参考图4B，在半导体衬底21上形成第一光刻胶图案23。将第一光刻胶图案23图案化为线/间隔形状，并用作BBL掩模以隔离掩埋位线。
然后，通过使用第一光刻胶图案23的蚀刻工艺，蚀刻半导体衬底21直至分隔杂质区域22的深度，从而形成沟槽24。
通过上述方式，在通过沟槽24分隔杂质区域22时形成掩埋位线22A。
参考图4C，移除第一光刻胶图案23。然后，形成间隙填充沟槽24的第一层间介电层(隔离层)25。第一层间介电(ILD)层25可包括氧化物层，例如具有相对优异间隙填充特性的硼磷硅酸盐玻璃(BPSG)层，并用作隔离相邻掩埋位线22A的BBL ILD。
可平坦化第一层间介电层25的表面。此处，平坦化工艺可包括化学机械抛光(CMP)工艺。
参考图4D，在第一层间介电层25上形成其中限定第一柱孔的第一柱孔掩模26之后，使用第一柱孔掩模26作为蚀刻阻挡，蚀刻第一层间介电层25。由此形成第一隔离层25A。第一隔离层25A隔离相邻的掩埋位线22A。当参考平面图时，第一隔离层25A包括具有点阵形状的第一柱孔25B。
图5A说明其中形成第一柱孔25B的结构的平面图。在图5A中，在第一隔离层25A中，多个第一柱孔25B布置为点阵形状。
参考图4E，移除第一柱孔掩模26之后，在第一隔离层25A上形成具有一定厚度的第一硅层27并填充第一隔离层25A中的第一柱孔。此处，由于通过后续的回蚀工艺使第一硅层27平坦化，所以为了易于解释，采用虚线来描述。
通过采用外延生长方法，在第一隔离层25A中的第一柱孔下方暴露的半导体衬底21部分上生长第一硅层27。因此，第一硅层27可以是硅外延层。使用硅源例如SiH4，通过采用选择性外延生长(SEG)方法可形成硅外延层。当采用SEG方法时，工艺温度等于或高于15℃，并且第一硅层27可掺杂有一定浓度的杂质以作为沟道。
通过后续的蚀刻工艺，基于有源柱的高度来调节第一硅层27的厚度。
然后，通过回蚀第一硅层27来暴露第一隔离层25A的表面。因此形成填充第一柱孔25B的第一有源柱27A。第一有源柱27A布置为点阵形状。之后，第一有源柱27A掩埋在第一隔离层25A中形成的第一柱孔25B中。
图5B说明其中形成第一有源柱27A的结构的平面图。第一有源柱27A掩埋在第一隔离层25A中的每个第一柱孔25B。由于第一柱孔25B的形状转录至第一有源柱27A，所以第一有源柱27A布置为点阵形状。
参考图4F，在包括第一有源柱27A的所得结构的整个表面上形成栅极导电层之后，使用栅极掩模29来蚀刻栅极导电层。由此，形成栅电极28。栅电极28包括钨层，在等于或高于约100℃的温度下实施沉积钨层的工艺。
参考图4G，移除栅极掩模29之后，在所得结构的整个表面上沉积第二层间介电层，以间隙填充栅电极28之间的间隔。然后，回蚀第二层间介电层以隔离栅电极28。因此，在栅电极28之间的间隔中形成第二隔离层30。第二隔离层30由氧化物层形成。使用氧等离子体实施回蚀工艺。当使用氧等离子体实施回蚀工艺时，能够防止在第二隔离层30周围设置的栅电极28的损伤。
图5C说明其中形成栅电极28的结构的平面图。通过第二隔离层30使得邻近于第二隔离层30的栅电极28被隔离。在A-A’方向，栅电极28为线形。在B-B’方向，栅电极28布置为具有恒定的间隔。在A-A’和B-B’方向，第一有源柱27A设置于栅电极28下方。
参考图4H，使用第二柱孔掩模31，蚀刻栅电极28的一部分。因此，第二柱孔28A形成并布置为点阵形状。第二柱孔28A之下暴露出第一有源柱27A的表面。第二柱孔28A的线宽可大于第一柱孔的线宽。即，第二柱孔28A的线宽大于第一有源柱27A的线宽。
图5D说明移除第二柱孔掩模31之后其中形成第二柱孔28A的结构的平面图。第二柱孔28A之下暴露出第一有源柱27A。第二柱孔28A的线宽大于第一有源柱27A的线宽。
参考图4I，在暴露于第二柱孔下方的第一有源柱27A上生长第二硅层之后，回蚀第二硅层使得栅电极28暴露。因此，形成第二有源柱32。由于栅电极28具有包围第二有源柱32侧壁的形状，所以栅电极28变为垂直栅极。由于栅电极28包括由钨形成的单层，因此第二有源柱32和栅电极28的界面特性相对优异。
通过采用外延生长方法，在暴露于第二柱孔下方的第一有源柱27A上生长作为第二有源柱32的第二硅层。由此，第二硅层可以是硅外延层。可通过采用SEG方法、使用硅源例如SiH4来形成硅外延层。当采用SEG方法时，工艺温度等于或高于15℃，第二硅层可掺杂有一定浓度的杂质以用作沟道。
图5E说明其中形成第二有源柱32的结构的平面图。
参考图5E，第二有源柱32掩埋在第二柱孔28A中并连接下层第一有源柱27A。因此，栅电极28具有包围第二有源柱32的侧壁的形状。即，在A-A’方向，第二有源柱32被栅电极28包围。在B-B’方向，第二有源柱32具有其中第二有源柱32没有被栅电极28包围的线宽。第二隔离层30使得栅电极28隔离。
虽然未显示，但是在形成第二有源柱32之前可形成栅极介电层。
根据本发明的实施方案，通过以填充柱孔的形式来形成有源柱，能够防止有源柱在后续工艺中坍塌。
此外，通过在形成有源柱的工艺之前实施用于隔离相邻掩埋位线的沟槽工艺，本发明可防止有源柱上部在沟槽工艺中受到损伤。
本发明通过形成掩埋在由蚀刻栅电极所形成的柱孔中的有源柱，也可以防止有源柱受到损伤。
最后，根据本发明，能够更加稳定地形成用于亚30nm的大规模半导体器件中的包括垂直栅极的结构，并因此实现具有相对优异操作特性的半导体器件。
虽然本发明已经对于具体的实施方案进行了描述，但是本领域技术人员可显而易见地做出各种变化和改变而未脱离在权利要求中限定的本发明的精神和范围。

Claims (15)

1.一种制造半导体器件的方法，所述方法包括：
在衬底中形成通过沟槽而彼此分隔的掩埋位线；
形成暴露所述衬底顶表面的多个第一柱孔；
形成掩埋在所述第一柱孔中的第一有源柱；
在包括所述第一有源柱的所得结构的整个表面上形成栅极导电层；
通过蚀刻所述栅极导电层形成栅电极，以覆盖所述第一有源柱；
通过部分蚀刻所述栅电极，形成暴露所述第一有源柱的多个第二柱孔；和
形成掩埋在所述第二柱孔中并连接所述第一有源柱的第二有源柱。
2.根据权利要求1所述的方法，其中所述第二柱孔的线宽大于所述第一柱孔的线宽。
3.根据权利要求1所述的方法，其中通过外延生长方法在所述第一柱孔和第二柱孔上方形成硅层并回蚀所述硅层，形成所述第一有源柱和所述第二有源柱的每一个。
4.根据权利要求1所述的方法，其中所述第一柱孔和所述第二柱孔布置为点阵形状。
5.根据权利要求1所述的方法，其中形成所述多个第二柱孔包括：
在所述栅电极上形成其中所述第二柱孔的线宽限定为大于所述第一柱孔的线宽的光刻胶图案；和
使用所述光刻胶图案作为蚀刻阻挡来蚀刻所述栅电极。
6.根据权利要求1所述的方法，其中所述栅电极包括钨层。
7.根据权利要求1所述的方法，其中通过实施杂质离子注入工艺形成所述掩埋位线。
8.根据权利要求1所述的方法，其中形成所述多个第一柱孔包括：
在所述衬底上形成第一隔离层；
在所述第一隔离层上形成其中限定所述第一柱孔的光刻胶图案；和
使用所述光刻胶图案作为蚀刻阻挡来蚀刻所述第一隔离层。
9.根据权利要求1所述的方法，在形成所述栅电极之后还包括：在包括所述栅电极的所得结构的整个表面上形成第二隔离层直至间隙填充相邻栅电极之间的间隔，和回蚀所述第二隔离层。
10.根据权利要求9所述的方法，其中使用氧等离子体来实施所述第二隔离层的回蚀工艺。
11.一种半导体器件，包括：
其中形成有掩埋位线的衬底；
在所述衬底上形成的并提供第一柱孔的第一隔离层；
在所述第一柱孔中掩埋的第一有源柱；
栅电极，所述栅电极在所述第一隔离层上形成并提供暴露出所述第一有源柱的第二柱孔；
掩埋在所述第二柱孔中并连接所述第一有源柱的第二有源柱；和
使得相邻栅电极隔离的第二隔离层。
12.根据权利要求11所述的半导体器件，其中所述第二柱孔的线宽大于所述第一柱孔的线宽。
13.根据权利要求11所述的半导体器件，其中所述第一有源柱和所述第二有源柱的每一个均包括外延硅层。
14.根据权利要求11所述的半导体器件，其中所述栅电极包括钨层。
15.根据权利要求11所述的半导体器件，其中所述第二有源柱具有使得所述第二有源柱被所述栅电极部分包围的线宽。
CN2009101514196A 2008-12-31 2009-07-17 具有垂直栅极的半导体器件及其制造方法 Expired - Fee Related CN101770988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080138589A KR101036927B1 (ko) 2008-12-31 2008-12-31 수직게이트를 구비한 반도체장치 및 그 제조 방법
KR10-2008-0138589 2008-12-31

Publications (2)

Publication Number Publication Date
CN101770988A true CN101770988A (zh) 2010-07-07
CN101770988B CN101770988B (zh) 2012-10-03

Family

ID=42283783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101514196A Expired - Fee Related CN101770988B (zh) 2008-12-31 2009-07-17 具有垂直栅极的半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7998816B2 (zh)
KR (1) KR101036927B1 (zh)
CN (1) CN101770988B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023604A (zh) * 2014-04-30 2015-11-04 台湾积体电路制造股份有限公司 存储器件及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140017272A (ko) 2012-07-31 2014-02-11 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
US10002962B2 (en) 2016-04-27 2018-06-19 International Business Machines Corporation Vertical FET structure
CN116207131B (zh) * 2021-12-15 2024-05-28 北京超弦存储器研究院 薄膜晶体管及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324673A (en) * 1992-11-19 1994-06-28 Motorola, Inc. Method of formation of vertical transistor
KR0147584B1 (ko) * 1994-03-17 1998-08-01 윤종용 매몰 비트라인 셀의 제조방법
DE19519160C1 (de) * 1995-05-24 1996-09-12 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19723936A1 (de) * 1997-06-06 1998-12-10 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6140191A (en) * 1998-09-21 2000-10-31 Advanced Micro Devices, Inc. Method of making high performance MOSFET with integrated simultaneous formation of source/drain and gate regions
US7241655B2 (en) * 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
KR100660881B1 (ko) 2005-10-12 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법
KR100833182B1 (ko) * 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
KR20070058906A (ko) * 2005-12-05 2007-06-11 삼성전자주식회사 수직 트랜지스터를 갖는 반도체 메모리 소자의 제조방법
KR100723527B1 (ko) * 2006-02-13 2007-05-30 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자
KR100780620B1 (ko) * 2006-06-30 2007-11-30 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체소자 및 그 제조 방법
KR100908819B1 (ko) * 2007-11-02 2009-07-21 주식회사 하이닉스반도체 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023604A (zh) * 2014-04-30 2015-11-04 台湾积体电路制造股份有限公司 存储器件及其制造方法
CN105023604B (zh) * 2014-04-30 2018-03-23 台湾积体电路制造股份有限公司 存储器件及其制造方法

Also Published As

Publication number Publication date
CN101770988B (zh) 2012-10-03
KR20100079980A (ko) 2010-07-08
KR101036927B1 (ko) 2011-05-25
US7998816B2 (en) 2011-08-16
US20100163946A1 (en) 2010-07-01
US8653575B2 (en) 2014-02-18
US20110260229A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
US8048737B2 (en) Semiconductor device and method of fabricating the same
US9287395B2 (en) Semiconductor device and a bit line and the whole of a bit line contact plug having a vertically uniform profile
CN101471304B (zh) 具有垂直沟道晶体管的半导体器件的制造方法
US7871887B2 (en) Semiconductor device with reduced resistance of bit lines and method for manufacturing the same
US7902026B2 (en) Method of fabricating semiconductor device having vertical channel transistor
CN101335243B (zh) 制造具有垂直沟道的半导体器件的方法
KR20090098211A (ko) 반도체 소자 및 그 제조 방법
US8278694B2 (en) Semiconductor device with vertical transistor
CN101740485B (zh) 制造具有垂直栅极的半导体器件的方法
US11282840B2 (en) High density vertical thyristor memory cell array with improved isolation
CN101770988B (zh) 具有垂直栅极的半导体器件及其制造方法
US20120007177A1 (en) Semiconductor device and method of manufacturing the same
US8906766B2 (en) Method for manufacturing semiconductor device with first and second gates over buried bit line
CN101047206B (zh) 具有增加的沟道面积的半导体器件及其制造方法
US11949009B2 (en) Semiconductor die and method of manufacturing the same
KR20110117987A (ko) 반도체 소자 및 그 형성방법
KR20160008375A (ko) 수직 채널을 갖는 반도체 장치
KR20100079798A (ko) 수직게이트를 구비한 반도체장치 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20160717

CF01 Termination of patent right due to non-payment of annual fee