JP4978000B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4978000B2 JP4978000B2 JP2005341842A JP2005341842A JP4978000B2 JP 4978000 B2 JP4978000 B2 JP 4978000B2 JP 2005341842 A JP2005341842 A JP 2005341842A JP 2005341842 A JP2005341842 A JP 2005341842A JP 4978000 B2 JP4978000 B2 JP 4978000B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- diffusion resistance
- semiconductor substrate
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
この拡散抵抗アレイを構成する拡散抵抗領域は、この領域の深さ方向では、この拡散抵抗領域の下部に接する逆極性の不純物領域との境界に形成されるpn接合によって容易に電気的に分離され得る点と、不純物濃度を調整することにより高抵抗領域を容易に作成できる点で優れているが、半導体基板の面方向に隣接する拡散抵抗領域間の絶縁分離のために必要な間隔を確保する必要があり、この間隔が大きい面積を占有すると、集積度が低下し易いという問題がある。
一方、その対策として、拡散抵抗アレイを構成する各拡散抵抗領域の外周にトレンチを形成し、トレンチに絶縁膜を埋め込んで隣接する前記拡散抵抗領域間の絶縁分離間隔を狭くする方法が知られている。この方法は、それ以前に行われていた拡散抵抗領域間を、LOCOS酸化膜や厚いフィールド酸化膜で絶縁分離する方法よりも間隔をより狭く、すなわち、集積度をより高くできる点で優れている。
本発明は、以上述べた点に鑑みてなされたものであり、本発明の第一の目的は拡散抵抗領域の接合深さが、隣接する前記拡散抵抗領域間の絶縁分離のために形成されるトレンチの深さより深い場合でも、前記拡散抵抗領域間の絶縁分離を充分に確保することができ、第二の目的は同一半導体基板上にトレンチMOS型半導体素子領域と拡散抵抗領域アレイを備えた半導体装置において、前記拡散抵抗アレイにおける各拡散抵抗領域の接合深さが、隣接する前記拡散抵抗領域間の絶縁分離とトレンチMOS型半導体素子領域用に同時に形成されるトレンチの深さより深い場合でも、前記拡散抵抗領域間の絶縁分離を充分に確保することのできる拡散抵抗領域アレイを備えた半導体装置およびその製造方法をそれぞれ提供することである。
前記拡散抵抗アレイと同一半導体基板上にトレンチMOS型半導体素子領域が配置された半導体装置において、
前記拡散抵抗アレイを構成する第一トレンチと、前記トレンチMOS型半導体素子領域を構成する第二トレンチとが同一深さのトレンチであり、
前記第二トレンチ底部に配置される他導電型のドレイン領域と、前記他導電型の不純物領域とが同一の不純物濃度を有する半導体装置とすることにより、前記本発明の目的は達成される。
該拡散抵抗アレイと同一半導体基板上にトレンチMOS型半導体素子領域が配置された半導体装置の製造方法において、
前記拡散抵抗アレイを構成する第一トレンチと前記トレンチMOS型半導体素子領域を構成する第二トレンチとを同時に形成する工程と、前記第二トレンチ底部に配置される他導電型のドレイン領域と、前記他導電型の不純物領域とを同時に形成する工程とを含む半導体装置の製造方法とすることにより、前記本発明の目的は達成される。
LOCOS酸化膜を用いて平行に配置された拡散抵抗領域を相互に絶縁分離する場合、拡散抵抗領域間の間隔は少なくとも6〜10μm程度が必要であるが、トレンチ1による絶縁分離の場合、図1に示すように、拡散抵抗領域2間のトレンチ幅dは1〜2μm程度に縮小できる。拡散抵抗領域2の電気抵抗値を高抵抗に調整するには、拡散抵抗領域2へボロンのイオン注入をドーズ量1×1012cm−2〜1×1013cm−2の範囲で行えばよい。その場合の拡散抵抗領域2の深さは1μm〜4μm程度が好ましい。絶縁分離用トレンチ1の深さは、耐圧レベルにもよるが、後述する図3に示す横型トレンチMOSFET300のトレンチと併用して同時形成する場合には0.5μm〜3.0μm程度である。たとえば、前記横型トレンチMOSFET300のトレンチと同じ深さのトレンチ1(幅は異なってよい)を前記拡散抵抗領域2間の絶縁分離に用い、その拡散抵抗領域2の深さを4μmとする場合、トレンチ1の深さは前述のように最大でも3μmであるので、前記拡散抵抗領域2の深さ(4μm)より浅くなる。この場合、前記拡散抵抗領域2は、その領域2の形成時にトレンチ1の底部3にも回りこむように広がって拡散するので、トレンチ底部3では両側の拡散抵抗領域2が接近し、場合によっては絶縁分離不良となるおそれが生じる。接しない場合でも、極めて近接することになり、トレンチによる前記拡散抵抗領域2の絶縁分離が不充分となる。
p型拡散抵抗領域2の不純物ドーズ量よりもトレンチ底部3におけるn型不純物領域4のドーズ量は少ないが、拡散抵抗領域2用のp型不純物は基板表面から拡散し、n型不純物領域4はトレンチ底面から拡散するため、p型不純物はトレンチ底面3まで拡散する量は少なくなるので、トレンチ底面近傍で比較すると、前述のようにn型不純物領域4のドーズ量が少なくてもトレンチ底部3ではp型拡散抵抗領域2はn型不純物領域4によってn型領域に変換される。その結果、pn接合によって基板面方向にも抵抗を充分に絶縁分離できるのである。前述の説明では、p型拡散抵抗領域2を形成する場合であったが、p型とn型とを入れ替えれば、n型の拡散抵抗領域を形成する場合でも同様に形成することができる。
図3において、横型トレンチMOSFET部100と拡散抵抗アレイ101はシリコン基板5の表面層に形成したnウエル領域6と、nウエル領域6に形成したp拡散抵抗領域2およびpオフセット領域2−1と、pオフセット領域2−1に形成されるトレンチ13とp拡散抵抗領域2を平行に分断するトレンチ1が、前記pオフセット領域2−1とp拡散抵抗領域2より浅く形成され、トレンチ13の底面にはnドレイン領域14、トレンチ1の底面3にはn型不純物領域4がそれぞれnウエル領域より低ドーズ量のイオン注入で形成され、トレンチ1およびトレンチ13の内部とシリコン基板5の表面に形成した絶縁膜7と、この絶縁膜7を開孔して基板5の表面に達するコンタクト孔8−1、8−2、8−3と、コンタクト孔8−1底面に形成したpプラグ領域9と、コンタクト孔8−1の側壁および底面に形成したバリアメタル10、コンタクト孔8−1を充填するプラグ金属導体11と、プラグ金属導体上に形成した電極配線12とを有する。
図4から図8は、それぞれ前記実施例1の半導体装置の製造方法を示す半導体基板の要部断面図である。前記pオフセット領域2−1とp拡散抵抗領域2を形成するためにボロンのイオン注入を行い、続いて先に酸化膜をマスクに前記イオン注入層よりは深く、幅1.5μm、深さ2μmの拡散抵抗領域用のトレンチ1および幅3μm、深さ2μmのMOSFETを構成するトレンチ13を形成した後、高温の熱アニールを行って前記ボロンイオン注入層を活性化して、前記トレンチ1よりは深いp拡散抵抗領域2とpオフセット領域2−1とする。この結果、p拡散抵抗領域2およびpオフセット領域2−1は前記トレンチ1およびトレンチ13の底部に両側から回り込んで広がる、またはトレンチ1の底部で繋がることもある。その対策として、図4に示すように、p拡散抵抗領域2とpオフセット領域2−1の形成後に、トレンチ1の底部およびトレンチ13の底部に、前記トレンチ形成に用いたマスク酸化膜をそのままマスクとして選択的にn型不純物領域4とnドレイン領域14を形成する。マスク酸化膜を除去した後に、図5に示すように、MOSFET領域100とp拡散抵抗領域101分離のための選択酸化膜15を分離領域のみにLOCOS法により例えば600nmの厚みで形成する。次に、図6に示すように、ゲート酸化膜16を例えば17nmの厚みで全面に形成し、例えば厚さ300nmのドープトポリシリコンゲート電極をCVDおよびエッチバック法によりトレンチ1、13内に形成する。この時、横型トレンチMOSFET部100においてはゲート電極の引き出し領域(図示せず)を設けるが、拡散抵抗領域101にはそれを設けず前記ポリシリコン電極は電気的にフローティング状態とする。そして、図7に示すように、横型トレンチMOSFET部100のソース領域17を形成した後、絶縁膜7となるトレンチ1、13への埋め込み酸化膜7をCVDにより形成し、化学機械研磨(CMP)を用いて表面を平坦化する。そして、図8に示すように、フォトリソグラフィ工程により絶縁膜7の必要な部分にコンタクト孔8−1、8−2、8−3を形成し、拡散抵抗領域101のコンタクト孔8−1底部にpプラグ領域9を形成する。その後、バリアメタル10、埋め込みプラグ11、Al金属電極配線を12形成する。
実施例1では、拡散抵抗アレイと横型トレンチMOSFETとが同一半導体基板に形成される半導体装置について、説明したが、横型トレンチMOSFETに代えてトレンチを有する他の半導体素子であっても本発明の効果は得られる。
2、 p拡散抵抗領域
3、 拡散抵抗領域間の絶縁分離用トレンチ底部
4、 拡散抵抗領域間の絶縁分離用トレンチ底部のn型不純物領域
5、 シリコン基板
6 nウエル領域
7 絶縁膜(埋め込み酸化膜)
16 ゲート酸化膜。
Claims (2)
- 半導体基板の表面層への一導電型の不純物拡散により形成される拡散抵抗アレイを構成する拡散抵抗領域群が、前記半導体基板の面方向の拡散抵抗領域間では、該拡散抵抗領域の深さより浅くてかつ誘電体が充填された第一トレンチにより相互に絶縁分離され、前記基板面に垂直な方向では、前記半導体基板の前記第一トレンチの底部に配置され前記拡散抵抗領域の深さより深さが深い他導電型の不純物領域により電気的に分離され、
前記拡散抵抗アレイと同一半導体基板上にトレンチMOS型半導体素子領域が配置された半導体装置において、
前記拡散抵抗アレイを構成する第一トレンチと、前記トレンチMOS型半導体素子領域を構成する第二トレンチとが同一深さのトレンチであり、
前記第二トレンチ底部に配置される他導電型のドレイン領域と、前記他導電型の不純物領域とが同一の不純物濃度を有することを特徴とする半導体装置。 - 半導体基板の表面層への一導電型の不純物拡散により形成される拡散抵抗アレイを構成する拡散抵抗領域群が、前記半導体基板の面方向の拡散抵抗領域間では、該拡散抵抗領域の深さより浅くてかつ誘電体が充填された第一トレンチにより相互に絶縁分離され、前記基板面に垂直な方向では、前記半導体基板の前記第一トレンチの底部に配置され前記拡散抵抗領域の深さより深さが深い他導電型の不純物領域により電気的に分離され、
該拡散抵抗アレイと同一半導体基板上にトレンチMOS型半導体素子領域が配置された半導体装置の製造方法において、
前記拡散抵抗アレイを構成する第一トレンチと前記トレンチMOS型半導体素子領域を構成する第二トレンチとを同時に形成する工程と、前記半導体基板の前記第二トレンチ底部に配置される他導電型のドレイン領域と、前記他導電型の不純物領域とを同時に形成する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005341842A JP4978000B2 (ja) | 2005-11-28 | 2005-11-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005341842A JP4978000B2 (ja) | 2005-11-28 | 2005-11-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007149933A JP2007149933A (ja) | 2007-06-14 |
JP4978000B2 true JP4978000B2 (ja) | 2012-07-18 |
Family
ID=38210978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005341842A Expired - Fee Related JP4978000B2 (ja) | 2005-11-28 | 2005-11-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4978000B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5504574B2 (ja) * | 2008-04-15 | 2014-05-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5401957B2 (ja) * | 2008-06-23 | 2014-01-29 | 富士電機株式会社 | 半導体装置およびその製造方法 |
KR101023072B1 (ko) * | 2008-09-05 | 2011-03-24 | 주식회사 동부하이텍 | 미스매치 구조의 저항 어레이 |
JP5544708B2 (ja) * | 2008-12-11 | 2014-07-09 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6079739A (ja) * | 1983-10-07 | 1985-05-07 | Hitachi Ltd | 半導体集積回路装置及びその製造法 |
JPH07112005B2 (ja) * | 1986-11-10 | 1995-11-29 | 日本電気株式会社 | 半導体装置 |
JPH06103748B2 (ja) * | 1989-07-13 | 1994-12-14 | 猛英 白土 | 半導体装置 |
JP2001015695A (ja) * | 1999-06-28 | 2001-01-19 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2002289698A (ja) * | 2001-03-28 | 2002-10-04 | Sharp Corp | 半導体装置及びその製造方法と携帯電子機器 |
JP4929538B2 (ja) * | 2001-06-29 | 2012-05-09 | 株式会社デンソー | 半導体装置の製造方法 |
JP2005019548A (ja) * | 2003-06-24 | 2005-01-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4887662B2 (ja) * | 2005-05-16 | 2012-02-29 | 富士電機株式会社 | 半導体装置およびその製造方法 |
-
2005
- 2005-11-28 JP JP2005341842A patent/JP4978000B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007149933A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8022472B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4204389B2 (ja) | 高電圧縦型dmosトランジスタ及びその製造方法 | |
JP4851694B2 (ja) | 半導体装置の製造方法 | |
US10032878B2 (en) | Semiconductor device with a semiconductor via and laterally connected electrode | |
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5525153B2 (ja) | 半導体装置 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
JP7299769B2 (ja) | 半導体装置 | |
JP2009206144A (ja) | 半導体装置およびその製造方法 | |
JP2010087133A (ja) | 半導体装置およびその製造方法 | |
US8643093B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2009246225A (ja) | 半導体装置 | |
JP2008159916A (ja) | 半導体装置 | |
JP4978000B2 (ja) | 半導体装置およびその製造方法 | |
JP5371358B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20140001087A (ko) | 수직 파워 mosfet 및 그 제조 방법 | |
JP2012222285A (ja) | 半導体装置およびその製造方法 | |
JP2006196876A (ja) | 縦型ゲート半導体装置およびその製造方法 | |
JP2004335812A (ja) | 高耐圧半導体装置及びその製造方法 | |
JP4579512B2 (ja) | 半導体装置およびその製造方法 | |
KR100853799B1 (ko) | 트렌치 게이트 반도체 소자 및 그의 제조 방법 | |
KR20090056429A (ko) | 반도체 소자 및 이의 제조방법 | |
JP2009088220A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009224495A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP4887662B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080916 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |