JP2009206144A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009206144A
JP2009206144A JP2008044392A JP2008044392A JP2009206144A JP 2009206144 A JP2009206144 A JP 2009206144A JP 2008044392 A JP2008044392 A JP 2008044392A JP 2008044392 A JP2008044392 A JP 2008044392A JP 2009206144 A JP2009206144 A JP 2009206144A
Authority
JP
Japan
Prior art keywords
conductivity type
trench
layer
buried layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008044392A
Other languages
English (en)
Other versions
JP5159365B2 (ja
Inventor
Masayuki Hashitani
雅幸 橋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008044392A priority Critical patent/JP5159365B2/ja
Priority to TW098105461A priority patent/TWI438899B/zh
Priority to KR1020090014333A priority patent/KR101543792B1/ko
Priority to US12/380,144 priority patent/US8053820B2/en
Priority to CN2009100081332A priority patent/CN101521222B/zh
Publication of JP2009206144A publication Critical patent/JP2009206144A/ja
Priority to US13/200,252 priority patent/US8598026B2/en
Application granted granted Critical
Publication of JP5159365B2 publication Critical patent/JP5159365B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 トレンチを有する半導体装置の駆動能力を向上させる。
【解決手段】 トランジスタのL長と同じ距離かそれより短い距離の深さのトレンチを有すること、さらにトレンチの底部に埋め込み層を用いることで、ソース高濃度拡散層下端あるいはドレイン高濃度拡散層下端からトレンチ底面までの実効的なチャネル長をトレンチ上面のゲート長よりも短くすることができ、駆動能力を向上させることができる。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関する。特に、トレンチを有するＭＯＳトランジスタに関するものであり、埋め込み層を用いて駆動能力の向上を図るものである。
ＭＯＳトランジスタは電子部品において中核を担う素子であって、ＭＯＳトランジスタの小型化、低消費電力あるいは高駆動能力化は、重要な課題となっている。ＭＯＳトランジスタを高駆動能力化する方法の１つとして、ゲート幅を広くしてオン抵抗を低減させる方法があるが、ゲート幅を広くするとＭＯＳトランジスタの占有面積が大きくなるという問題があった。そこで、これまでにもトレンチを利用してＭＯＳトランジスタの専有面積の増加を抑えながらゲート幅を広くする技術が提案されている。
従来の半導体装置について図４を基に説明する。
図４（A）の斜視図に示すように、ＭＯＳトランジスタ幅方向（W方向）にトレンチ１３を有しており、表面でのゲート電極１５の幅に対して、実効的なゲート幅の長さが長くなるので、ＭＯＳトランジスタの耐圧を低下させずに単位面積あたりのオン抵抗を低減することができる。
図４（B）はそのＭＯＳトランジスタの平面模式図である。トレンチ１３の断面をA-A'、トレンチ１３を有しない領域の断面をB-B'として、断面図を図４（C）および図４（D）にそれぞれ示す。図４（C）に示される領域は通常のプレーナー型ＭＯＳトランジスタになるので、電流がソース高濃度拡散層１６からドレイン高濃度拡散層１７に流れる場合には、電流経路は図中矢印Aのようになる。一方で、トレンチ１３を有する図４（D）に示される領域ではＭＯＳトランジスタ幅方向の奥行き側面において電流は矢印B、底部においては矢印Cで得られる。（例えば、特許文献１参照）
特開２００６−４９８２６号公報
しかしながら、従来技術では、より高駆動能力化を目指すためにトランジスタのL長を縮小する場合、実効的なチャネル長の距離の差が顕著になり、図４（D）の経路Cと図４（C）の経路Aでは、経路Aで示される平面領域が支配的になり、底部Cではほとんど流れなくなる。これにより、トレンチ１３を深く形成して実効的なゲート幅の長さを長くしてオン抵抗を減少させる策をとっても、駆動能力が得られないという問題がある。あわせて、トランジスタのゲート長さ（L方向）を縮小できないため、面積を縮小できない障害も生じてしまう。
このように、図４（A）の構造では、トレンチの深さを深くする、あるいはゲート幅（W方向）を縮小させて実効的なゲート幅を長くしても、ゲート長さ（L長方向）を縮小できないため、想定したよりも駆動能力が得られない、さらには、トランジスタの面積縮小ができないという問題がある。これは、L長の縮小でトレンチ上面、側面および底面での実効的なチャネル長距離の差が顕著になってしまい、優先的にトレンチ上面で電流が流れやすくなるので、トレンチを有する特徴である底面での電流が減少するためである。
そこで、本発明の目的は、トレンチを有する半導体装置のＭＯＳトランジスタのL長を縮小してもトレンチ底面での電流経路が確保でき、想定した駆動能力が得られるようにすること、つまり駆動能力の減少を抑制することである。
上記課題を解決するために、本発明は次の手段を用いた。
（１）第１導電型半導体基板と、前記第１導電型半導体基板上の所定の領域に形成された第２導電型埋め込み層と、前記第２導電型埋め込み層および前記第１導電型半導体基板の上に形成された第１導電型エピタキシャル成長層と、前記第１導電型エピタキシャル成長層に形成された、形成されるトランジスタのゲート幅方向に並んで配置された、その底部は前記第２導電型埋め込み層に達するトレンチと、ゲート絶縁膜を介して前記トレンチの内部及び上面と前記トレンチに隣接する第１導電型エピタキシャル成長層の表面部分に形成されたゲート電極と、前記ゲート電極の一方の側に形成された第２導電型のソース高濃度拡散層と、前記ゲート電極の他方の側に形成された第２導電型のドレイン高濃度拡散層と、を有する半導体装置とした。
（２）第１導電型半導体基板の所定の領域に第２導電型埋め込み層を形成する工程と、前記第２導電型埋め込み層および前記第１導電型半導体基板の上に第１導電型エピタキシャル成長層を形成する工程と、前記第１導電型エピタキシャル成長層に、形成されるトランジスタのゲート幅方向に並んで、その底部が前記第２導電型埋め込み層に達するようにトレンチを形成する工程と、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記トレンチの内部及び上面と前記トレンチに隣接する第１導電型エピタキシャル成長層の表面部分にゲート電極を形成する工程と、前記ゲート電極の一方の側に第２導電型のソース高濃度拡散層、他方の側に第２導電型のドレイン高濃度拡散層とを形成する工程と、を含む半導体装置の製造方法とした。
本発明は、トレンチを有するＭＯＳトランジスタのL長を縮小しても駆動能力の減少を抑制可能であるという特徴である。トランジスタのL長と同じ距離かそれより短い距離の深さのトレンチを有すること、さらにトレンチの底部に埋め込み層を用いることで、ソース高濃度拡散層下端あるいはドレイン高濃度拡散層下端からトレンチ底面までの実効的なチャネル長を最短L長のトレンチ上面よりも短くすることである。これによって、上記ソースあるいはドレインの高濃度拡散層に接する側面から埋め込み層を用いてトレンチ底面での電流経路を保持させることで駆動能力を向上させる。したがって、ゲート長が縮小された場合でも駆動能力の減少を抑制する効果がある。
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明の第１の実施例の半導体装置を示す模式図である。図１（A）はトレンチ６を有するＭＯＳトランジスタの平面模式図である。図中のトレンチ６以外のプレーナー型トランジスタの構造にあたるA-A'に沿った断面模式図を図１（B）に示す。図中のトレンチ６のB-B'に沿った断面模式図を図１（C）に示す。図１（B）では、第１導電型の半導体基板１の上の所定の領域にのみ部分的に第２導電型の埋め込み層２が形成され、その上には半導体基板と同じ導電型のエピタキシャル成長層３が形成されている。エピタキシャル成長層３の上表面にはゲート酸化膜７を介してゲート長がＬであるゲート電極８が設けられている。そして、ゲート電極８のゲート長Ｌだけ離れて対面する領域には、一方の領域に第２導電型のソース高濃度拡散層９、そして他方には第２導電型のドレイン高濃度拡散層１０が形成される。この場合のソース高濃度拡散層９とドレイン高濃度拡散層１０との間の電流経路は図中の矢印Ａである。
図１（Ｃ）はトレンチ６を有する領域の断面図であり、第１導電型の半導体基板１の上に部分的に第２導電型の埋め込み層２が形成され、その上には半導体基板と同じ導電型のエピタキシャル成長層３が形成されている。エピタキシャル成長層３にはトレンチ６が埋め込み層２に接するように設けられている。ゲート長方向で埋め込み層２とトレンチ６の長さを比較すると、埋め込み層２の長さはトレンチ６の長さと同等以上であれば良い。トレンチ６の側面にはソース高濃度拡散層９およびドレイン高濃度拡散層１０が形成され、トレンチ６内面とソース高濃度拡散層９表面とドレイン高濃度拡散層１０表面にはゲート絶縁膜７が設けられており、トレンチ６の中にはゲート電極８が充填されている。この構造では、矢印Bで示す電流経路と、ソース高濃度拡散層９から矢印Ｄから埋め込み層２を経由して矢印Ｅからドレイン高濃度拡散層１０に至る電流経路（以下、電流経路Ｃ'と呼ぶ）が考えられる。このとき、ソース高濃度拡散層９と埋め込み層２との距離（＝ドレイン高濃度拡散層１０と埋め込み層２との距離）がゲート長と同等以下の長さであれば、電流経路Ｃ'にも電流が流れやすくなる。このようにすることで、ＭＯＳトランジスタの駆動能力を向上させることができる。
図２は第１の実施例の半導体装置を製造するための工程フロー図である。ここでは、図１（Ｃ）に対応する断面図を用いて説明する。
図２（A）において、まず第１導電型半導体基板、例えばP型半導体基板１、例えばホウ素添加した抵抗率２０Ωcmから３０Ωcmの不純物濃度の半導体基板の所定の領域に、第２導電型埋め込み層２を、例えばN型埋め込み層であれば砒素、燐、アンチモンなどの不純物を用いて濃度は例えば１×１０18atoms/cm3程度の濃度くらいから１×１０21atoms/cm3程度で形成する。なお、第２導電型埋め込み層２が例えばP型埋め込み層ならホウ素などの不純物を用いれば良い。次いで、埋め込み層２を間に挟むように、半導体基板１と埋め込み層２の上に第1導電型エピタキシャル成長層３を形成する。成長層の膜厚は例えば数μmから数十μmである。エピタキシャル成長層３の表面にはLOCOS法によりLOCOS酸化膜４を形成させる。
次に図２（B）に示すように、トレンチエッチングのためにマスク５でパターニングをおこなう。このマスク５は、例えば膜厚は数十nm〜数百nmの熱酸化膜、あるいは膜厚は数百nm〜１μmとした堆積酸化膜のどちらでも可能であり、熱酸化膜および堆積酸化膜の積層構造でも可能である。さらに、マスク５はレジスト膜あるいは窒化膜でも問題はない。パターニングされたマスク５を用いてエッチングによりトレンチ６を形成する。このとき、トレンチ６は埋め込み層２に接するように形成する。その後マスク５を除去した後、図２（C）に示すようにゲート絶縁膜７、例えば膜厚が数百〜数千Åの熱酸化膜を形成する。さらにここでは、上述の第２導電型埋め込み層２の濃度が中濃度から高濃度程度の場合、第２導電型埋め込み層２の表面において熱酸化膜厚が厚くなることから、自動的にゲート絶縁膜７と第２導電型埋め込み層２間での容量を低減させることが可能である。
次に、図２（D）に示すように多結晶シリコンゲート膜を好ましくは膜厚を１００nm〜５００nmで堆積し、プリデポあるいはイオン注入法により不純物を導入してゲート電極８とする。ここでの導電型は例えば第１導電型でも第２導電型でも可能である。それにレジスト膜９でパターニングして、図２（E）に示すようなトレンチ６を有するトランジスタ構造が整う。引き続き、図２（E）に示すように、セルフアライン法でソース領域およびドレイン領域を形成するための不純物添加を行う。ここでのセルフアライン法は本発明の本質とは関係ない。ソース領域およびドレイン領域の不純物添加は例えば導電型がN型なら例えば砒素あるいは燐を好ましくは１×１０15atoms/cm2から１×１０16atoms/cm2のドーズ量でイオン注入する。一方で、導電型がP型ならホウ素あるいはニフッ化ホウ素を好ましくは１×１０15atoms/cm2から１×１０16atoms/cm2のドーズ量でイオン注入する。さらに、ここでのソース領域およびドレイン領域への不純物添加は、トレンチ６を有しない同一チップ内のＭＯＳトランジスタと同一条件で同時におこなうことが可能である。その後、図２（F）に示すように、８００℃〜１０００℃で数時間熱処理することで、ソース高濃度拡散層９およびドレイン高濃度拡散層１０を形成させる。以上で第２導電型埋め込み層２とトレンチ６を有するＭＯＳトランジスタが製造される。
図３（Ａ）は第２の実施例の半導体装置を示す模式図である。実施例１でも説明したように、トレンチ６と第２導電型埋め込み層２との位置関係は、トレンチ６側面の端部Ｇが第２導電型埋め込み層２の側面の端部Ｆより内側であることが望ましいが、ソース高濃度拡散層下端およびドレイン高濃度拡散層下端から第２導電型埋め込み層２までの距離Ｈがゲート長Ｌ'と同等以下の長さであれば、トレンチ６の底部の電流経路を優先的に電流が流れることになる。よって、トレンチ６側面の端部Ｇが第２導電型埋め込み層２の側面の端部Ｆより外側であっても、ソース高濃度拡散層下端およびドレイン高濃度拡散層下端から第２導電型埋め込み層２の側面の端部Ｆまでの距離Ｈがゲート長Ｌ'と同じかそれより短いという条件を満たせば、トレンチ６の底部にも電流が流れ、駆動能力が向上する。
図３（Ｂ）はトレンチ６の長さと第２導電型埋め込み層２の長さが同じに形成されており、トレンチ６側面の端部Ｇが第２導電型埋め込み層２の側面の端部Ｆが同一直線状に揃っている態様を示している。この場合でもソース高濃度拡散層下端およびドレイン高濃度拡散層下端から第２導電型埋め込み層２までの距離Ｈがゲート長Ｌ'と同じかそれよりも短いという条件を満たせば、トレンチ６の底部にも電流が流れ、駆動能力が向上する。
以上説明したように、トレンチの底部に埋め込み層を設け、ソース高濃度拡散層およびドレイン高濃度拡散層と埋め込み層との距離を、ゲート長と同じかそれより短くすれば、トレンチ底部にも電流が流れ、半導体装置の駆動能力が向上する。
本発明の第1の実施例の半導体装置を示す模式的平面図および模式的断面図 本発明の第１の実施例の半導体装置を製造するための工程フロー図 本発明の第２の実施例の半導体装置を示す模式的断面図 従来の半導体装置を示す模式図
符号の説明
１、１１ 第１導電型半導体基板
２ 第２導電型埋め込み層
３ 第１導電型エピタキシャル成長層
４、１２ LOCOS酸化膜
５ マスク
６、１３ トレンチ
７、１４ ゲート絶縁膜
８、１５ ゲート電極
９、１６ ソース高濃度拡散層
１０、１７ ドレイン高濃度拡散層
Ｆ 第２導電型埋め込み層の側面の端部
Ｇ トレンチ側面の端部
Ｌ、Ｌ' ゲート長

Claims (7)

  1. 第１導電型半導体基板と、
    前記第１導電型半導体基板上の所定の領域に形成された第２導電型埋め込み層と、
    前記第２導電型埋め込み層および前記第１導電型半導体基板の上に形成された第１導電型エピタキシャル成長層と、
    前記第１導電型エピタキシャル成長層に形成された、形成されるトランジスタのゲート幅方向に並んで配置された、その底部は前記第２導電型埋め込み層に達するトレンチと、
    ゲート絶縁膜を介して前記トレンチの内部及び上面と前記トレンチに隣接する第１導電型エピタキシャル成長層の表面部分に形成されたゲート電極と、
    前記ゲート電極の一方の側に形成された第２導電型のソース高濃度拡散層と、
    前記ゲート電極の他方の側に形成された第２導電型のドレイン高濃度拡散層と、
    を有する半導体装置。
  2. 前記トレンチの深さは形成されるトランジスタのゲート長より短いか同じである請求項１に記載の半導体装置。
  3. 前記トレンチの位置は、前記第２導電型埋め込み層の側面の端部より内側である請求項２に記載の半導体装置。
  4. 前記トレンチの位置は、前記第２導電型埋め込み層の側面の端部と同一面である請求項２記載の半導体装置。
  5. 前記トレンチの位置は、前記第２導電型ソース高濃度拡散層下端あるいはドレイン高濃度拡散層下端から前記第２導電型埋め込み層までの距離がトランジスタのゲート長よりも短い場合、前記第２導電型埋め込み層の側面の端部より外側に形成される請求項２に記載の半導体装置の製造方法
  6. 前記第２導電型埋め込み層の濃度は１×１０18atoms/cm3から１×１０21atoms/cm3程度である請求項１ないし５のいずれか１項に記載の半導体装置。
  7. 第１導電型半導体基板の所定の領域に第２導電型埋め込み層を形成する工程と、
    前記第２導電型埋め込み層および前記第１導電型半導体基板の上に第１導電型エピタキシャル成長層を形成する工程と、
    前記第１導電型エピタキシャル成長層に、形成されるトランジスタのゲート幅方向に並んで、その底部が前記第２導電型埋め込み層に達するようにトレンチを形成する工程と、
    ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記トレンチの内部及び上面と前記トレンチに隣接する第１導電型エピタキシャル成長層の表面部分にゲート電極を形成する工程と、
    前記ゲート電極の一方の側に第２導電型のソース高濃度拡散層、他方の側に第２導電型のドレイン高濃度拡散層とを形成する工程と、
    を含む半導体装置の製造方法。
JP2008044392A 2008-02-26 2008-02-26 半導体装置およびその製造方法 Expired - Fee Related JP5159365B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008044392A JP5159365B2 (ja) 2008-02-26 2008-02-26 半導体装置およびその製造方法
TW098105461A TWI438899B (zh) 2008-02-26 2009-02-20 半導體裝置及其製造方法
KR1020090014333A KR101543792B1 (ko) 2008-02-26 2009-02-20 반도체 장치 및 그 제조 방법
US12/380,144 US8053820B2 (en) 2008-02-26 2009-02-24 Semiconductor device and method of manufacturing the same
CN2009100081332A CN101521222B (zh) 2008-02-26 2009-02-26 半导体器件及其制造方法
US13/200,252 US8598026B2 (en) 2008-02-26 2011-09-21 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008044392A JP5159365B2 (ja) 2008-02-26 2008-02-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009206144A true JP2009206144A (ja) 2009-09-10
JP5159365B2 JP5159365B2 (ja) 2013-03-06

Family

ID=41052708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008044392A Expired - Fee Related JP5159365B2 (ja) 2008-02-26 2008-02-26 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US8053820B2 (ja)
JP (1) JP5159365B2 (ja)
KR (1) KR101543792B1 (ja)
CN (1) CN101521222B (ja)
TW (1) TWI438899B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151320A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013206945A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013206923A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157433A (zh) * 2011-03-10 2011-08-17 杭州电子科技大学 具有p埋层的纵向沟道SOI nLDMOS器件单元的制作方法
KR102053354B1 (ko) * 2013-07-17 2019-12-06 삼성전자주식회사 매립 채널 어레이를 갖는 반도체 소자 및 그 제조 방법
CN104795325A (zh) * 2014-01-17 2015-07-22 北大方正集团有限公司 场效应管的制造方法
KR102219504B1 (ko) 2015-03-18 2021-02-25 한국전자통신연구원 전계 효과 전력 전자 소자 및 그의 제조 방법
KR102510397B1 (ko) 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
CN109962068B (zh) * 2017-12-14 2020-09-08 联华电子股份有限公司 存储器单元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103057A (ja) * 1997-03-17 1999-04-13 Toshiba Corp 半導体装置
JPH11103058A (ja) * 1997-07-31 1999-04-13 Toshiba Corp 半導体装置
JP2006108514A (ja) * 2004-10-07 2006-04-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110083A (ja) * 1991-10-15 1993-04-30 Oki Electric Ind Co Ltd 電界効果トランジスタ
AU3716000A (en) * 1999-03-01 2000-09-21 General Semiconductor, Inc. Trench dmos transistor structure having a low resistance path to a drain contactlocated on an upper surface
US6958513B2 (en) * 2003-06-06 2005-10-25 Chih-Hsin Wang Floating-gate memory cell having trench structure with ballistic-charge injector, and the array of memory cells
JP5110776B2 (ja) * 2004-07-01 2012-12-26 セイコーインスツル株式会社 半導体装置の製造方法
CN100570890C (zh) * 2004-07-01 2009-12-16 精工电子有限公司 使用沟槽结构的横向半导体器件及其制造方法
US7476932B2 (en) * 2006-09-29 2009-01-13 The Boeing Company U-shape metal-oxide-semiconductor (UMOS) gate structure for high power MOS-based semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103057A (ja) * 1997-03-17 1999-04-13 Toshiba Corp 半導体装置
JPH11103058A (ja) * 1997-07-31 1999-04-13 Toshiba Corp 半導体装置
JP2006108514A (ja) * 2004-10-07 2006-04-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151320A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013206945A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013206923A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置
US8994100B2 (en) 2012-03-27 2015-03-31 Renesas Electronics Corporation Semiconductor device including source and drain offset regions
US9219145B2 (en) 2012-03-27 2015-12-22 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9577090B2 (en) 2012-03-27 2017-02-21 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US8598026B2 (en) 2013-12-03
CN101521222A (zh) 2009-09-02
CN101521222B (zh) 2013-09-18
KR20090092231A (ko) 2009-08-31
TW201001703A (en) 2010-01-01
US20090224311A1 (en) 2009-09-10
KR101543792B1 (ko) 2015-08-11
US20120007174A1 (en) 2012-01-12
US8053820B2 (en) 2011-11-08
TWI438899B (zh) 2014-05-21
JP5159365B2 (ja) 2013-03-06

Similar Documents

Publication Publication Date Title
JP5159365B2 (ja) 半導体装置およびその製造方法
JP5567711B2 (ja) 半導体装置
TW200845391A (en) Semiconductor device and method of manufacturing the same
JP2008182106A (ja) 半導体装置
JP2010087133A (ja) 半導体装置およびその製造方法
JP5616720B2 (ja) 半導体装置およびその製造方法
JP2008159916A (ja) 半導体装置
JP7195167B2 (ja) 半導体装置及び半導体装置の製造方法
JP2004247541A (ja) 半導体装置及びその製造方法
JP2006108514A (ja) 半導体装置およびその製造方法
TWI472032B (zh) 半導體裝置及其製造方法
TW200910592A (en) Semiconductor device
JP5165954B2 (ja) 半導体装置
JP2009146999A (ja) 半導体装置
JP2009016480A (ja) 半導体装置、及び半導体装置の製造方法
US8598651B2 (en) Semiconductor device with transistor having gate insulating film with various thicknesses and manufacturing method thereof
JPWO2007034547A1 (ja) トレンチゲートパワーｍｏｓｆｅｔ
JP2009088220A (ja) 半導体装置の製造方法および半導体装置
JP2010056216A (ja) 半導体装置およびその製造方法
JP2007115791A (ja) 半導体装置およびその製造方法
JP6243748B2 (ja) 半導体素子及びその製造方法
JP2011210905A (ja) 半導体装置の製造方法
JP2009259968A (ja) 半導体装置及びその製造方法
JP2010219374A (ja) 半導体装置及びその製造方法
JP2011029564A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121211

R150 Certificate of patent or registration of utility model

Ref document number: 5159365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees