CN104795325A - 场效应管的制造方法 - Google Patents
场效应管的制造方法 Download PDFInfo
- Publication number
- CN104795325A CN104795325A CN201410022515.1A CN201410022515A CN104795325A CN 104795325 A CN104795325 A CN 104795325A CN 201410022515 A CN201410022515 A CN 201410022515A CN 104795325 A CN104795325 A CN 104795325A
- Authority
- CN
- China
- Prior art keywords
- tagma
- oxide layer
- effect transistor
- field effect
- region portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 claims description 62
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 238000001312 dry etching Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000005286 illumination Methods 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 abstract 3
- 239000004065 semiconductor Substances 0.000 description 7
- 230000001105 regulatory effect Effects 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种场效应管的制造方法，包括在表面形成有氧化层的外延层中形成体区；削减所述体区中待形成源区部分表面的氧化层厚度；在所述体区中形成源区。本发明提供的场效应管的制造方法能够解决现有的制造方法会导致场效应管的电性参数不能满足要求的问题，提高了成品率。
Description
技术领域
本发明涉及半导体器件制造技术，尤其涉及一种场效应管的制造方法。
背景技术
场效应管是电压控制的一种放大器件，是组成数字集成电路的基本单元，通常分为互补金属氧化物半导体场效应管（Complementary MetalOxide Semiconductor，简称CMOS）和扩散金属氧化物半导体场效应管（Double-diffused Metal Oxide Semiconductor，简称DMOS）。其中，DMOS器件具有高电流驱动能力、低导通电阻以及较高的击穿电压等优点，广泛应用在集成电路领域中。
对于不同的集成电路，需要不同的DMOS器件具备相应的开启电压，而DMOS器件的开启电压是由其制造工艺决定的。调节DMOS器件开启电压的方法可以在其制造过程中，通过调节体区沟道的参杂浓度和驱入条件，或者调节沟槽的深度等方法来实现，上述方法均对开启电压有明显的调节作用，但是采用上述方法会影响DMOS器件的击穿电压和导通电阻等电性参数。按照上述方法制成的DMOS的击穿电压和导通电阻等电性参数不能满足要求，使得成品率较低，提高了制造成本。
发明内容
本发明提供一种场效应管的制造方法，用于解决现有的制造方法会导致场效应管的电性参数不能满足要求的问题，以提高成品率。
本发明实施例提供一种场效应管的制造方法，包括：
在表面形成有氧化层的外延层中形成体区；
削减所述体区中待形成源区部分表面的氧化层厚度；
在所述体区中形成源区。
如上所述的场效应管的制造方法，所述削减所述体区中待形成源区部分表面的氧化层厚度，包括：
对所述体区中待形成源区部分表面的氧化层进行干法刻蚀，以削减所述待形成源区部分表面的氧化层厚度。
如上所述的场效应管的制造方法，在对所述体区中待形成源区部分表面的氧化层进行干法刻蚀之前，还包括：
在所述氧化层的表面涂覆光刻胶，形成胶层；
去除所述体区中待形成源区部分上方的光刻胶，保留所述氧化层的其余部分表面的光刻胶。
如上所述的场效应管的制造方法，所述去除所述体区中待形成源区部分上方的光刻胶，包括：
对所述胶层进行曝光处理，以使所述体区中待形成源区部分上方的光刻胶受光照照射而溶于显影溶剂；
对曝光处理后的所述胶层进行显影处理，以去除所述体区中待形成源区部分上方的光刻胶。
如上所述的场效应管的制造方法，对所述体区中待形成源区部分表面的氧化层进行干法刻蚀，包括：采用等离子体对所述体区中待形成源区部分表面的氧化层进行干法去除。
如上所述的场效应管的制造方法，在削减所述体区中待形成源区部分表面的氧化层厚度之后，还包括：
去除所述氧化层表面的光刻胶。
如上所述的场效应管的制造方法，在表面形成有氧化层的外延层中形成体区之前，还包括：
在衬底上形成外延层；
在所述外延层上形成栅极沟槽；
在所述外延层和栅极沟槽的表面形成氧化层；
在所述栅极沟槽的外围形成体区。
本发明实施例提供的场效应管的制造方法通过将待形成源区部分表面的氧化层厚度进行削减，以在形成源区的注入和驱入过程中，减少穿过氧化层而造成的能量损失，以实现调节源区的深度和能量，一方面能够实现调节场效应管的开启电压，另一方面本实施例提供的技术方案不会影响场效应管中其它部分的特性，因此也不会影响场效应管的其它电性参数。因此，可采用上述技术方案来调节场效应管的开启电压，并且能够提高成品率。
附图说明
图1为本发明实施例提供的场效应管的制造方法；
图2为本发明实施例提供的场效应管的制造方法中形成体区的结构示意图；
图3为本发明实施例提供的场效应管的制造方法中形成胶层的结构示意图；
图4为本发明实施例提供的场效应管的制造方法中对待形成源极部分表面的胶层进行去除后的结构示意图；
图5为本发明实施例提供的场效应管的制造方法中对待形成源极部分表面的氧化层进行去除后的结构示意图；
图6为本发明实施例提供的场效应管的制造方法中形成源区的结构示意图。
附图标记：
1-衬底； 2-外延层； 3-体区；
4-栅极沟槽； 5-氧化层； 6-胶层；
7-源区；
具体实施方式
图1为本发明实施例提供的场效应管的制造方法。本实施例提供的制造方法可适用于DMOS器件的制造过程，还可以适用于待通过调整氧化层厚度来调整开启电压的半导体开关器件制造过程。如图1所示，本实施例提供的场效应管的制造方法，可以包括如下几个步骤：
步骤10、在表面形成有氧化层的外延层中形成体区。
外延层的表面形成有氧化层，氧化层的填充物质可以为二氧化硅。在外延层中形成体区的具体实现方式可参照现有技术中常用的方式来实现。
图2为本发明实施例提供的场效应管的制造方法中形成体区的结构示意图。如图2所示，在步骤10之前，可以根据半导体器件的结构依次形成栅极沟槽、氧化层和体区等部分，以DMOS器件为例，可先在衬底1上形成外延层2，然后在外延层2上形成栅极沟槽4，或者技术人员可直接采用现有技术中常用的外延片，该外延片包括了衬底1和外延层2。在外延层2和栅极沟槽4的表面形成氧化层5，然后在栅极沟槽4中生长多晶硅层，并完成多晶硅层的刻蚀。最后，在外延层2中形成体区3，体区3形成在栅极沟槽4的外围。上述各步骤具体的形成方法也可以参照现有技术中常用的方法来实现，本实施例对此不作限定。
在形成体区3之后，现有的制造方法都是采用注入和驱入的方式形成带负电的源区，但由于在注入的过程，形成源区的材料需穿过体区3表面的氧化层5再进入体区3，因此会损失一些形成源区的材料，或者损失一部分注入的能量，使得源区的深度较浅且可控性较差。而本实施例与现有技术不同的是，在步骤10之后，可执行如下步骤20：
步骤20、削减体区中待形成源区部分表面的氧化层厚度。
将体区3中待形成源区部分表面的氧化层5的厚度进行削减，以削减待形成源区部分表面的氧化层厚度。具体可采用多种实现方式，例如采用干法刻蚀对该部分氧化层5进行削减或去除，以使得将来形成源区后，其表面的氧化层5的厚度较薄，或者甚至将源区表面的氧化层5全部去除。采用干法刻蚀，具体可采用等离子体对体区3中待形成源区部分表面的氧化层进行干法去除。
另外，本实施例提供一种优选的实现方式，可参考图3和图4，图3为本发明实施例提供的场效应管的制造方法中形成胶层的结构示意图，图4为本发明实施例提供的场效应管的制造方法中对待形成源极部分表面的胶层进行去除后的结构示意图。
进一步的，为了避免在待形成源区部分表面进行干法刻蚀的过程中损伤其它部分的氧化层5，可以将其它部分的氧化层5进行保护，例如可在体区3的氧化层5的表面涂覆光刻胶，形成胶层6，该光刻胶可以为树脂胶，具体可以为正性树脂胶或负性树脂胶。然后经过加热烘干后，使光刻胶凝固，形成胶层6。光刻胶在氧化层5的表面要形成一定的厚度，以保护氧化层5在后续干法可是的步骤中避免发生不必要的腐蚀或刮蹭而影响场效应管的耐压能力。该厚度的具体数值可由本领域技术人员根据经验设定，本实施例对此不作限定。
然后去除待形成源区部分表面氧化层上方的光刻胶，保留其余部分的光刻胶。则其余部分的光刻胶仍覆盖在不需削减部分的氧化层5的表面，以在干法刻蚀的过程中对该部分氧化层5和体区3进行保护。
具体的，去除待形成源区部分表面的光刻胶的具体方式可采用曝光显影的方式，即可以对胶层6进行曝光处理，以使待形成源区部分上方的光刻胶受光照照射而易溶于显影溶剂。然后对曝光处理后的胶层6进行显影处理，以去除体区3中待形成源区部分表面氧化层上方的光刻胶。使得除待形成源区部分表面没有光刻胶保护，而其它部分的氧化层5表面均覆盖有光刻胶，在干法刻蚀的过程中，光刻胶能对其它部分的氧化层5进行保护。
去除待形成源区部分表面的光刻胶后，可进行干法刻蚀，以去除待形成源区部分表面的氧化层5。可参照图5所示，图5为本发明实施例提供的场效应管的制造方法中对待形成源极部分表面的氧化层进行去除后的结构示意图。
待待形成源区部分表面的氧化层5的厚度经过削减后，可以再执行步骤30。
步骤30、在体区中形成源区。
图6为本发明实施例提供的场效应管的制造方法中形成源区的结构示意图。如图6所示，在体区3中形成源区7，可以采用先注入半导体材料，后驱入的方式在栅极沟槽的外围形成源区，并使源区7中的半导体材料形成规律分布的结构。
另外，在上述步骤20之后，还可以将氧化层5表面的胶层6去除。具体可根据光刻胶的特性，采用对应的溶剂进行清洗，以将胶层6去除。可采用现有技术中常用的湿法去除方式和清洗方式来实现，以去除胶层6。例如湿法去除方式可采用硫酸清洗胶层6，再用氨水加双氧水清洗胶层6，将干法去除过程中的反应物彻底去除。或者也可以在步骤30之后，再去除氧化层5表面的胶层6。
本实施例通过将待形成源区部分表面的氧化层厚度进行削减，以在形成源区的注入和驱入过程中，减少穿过氧化层而造成的能量损失，以实现调节源区的深度和能量，能够实现调节场效应管的开启电压，同时本实施例提供的技术方案不会影响场效应管中其它部分的特性，因此也不会影响场效应管的其它电性参数。因此，可采用上述技术方案来调节场效应管的开启电压，并且能够提高成品率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种场效应管的制造方法，其特征在于，包括：
在表面形成有氧化层的外延层中形成体区；
削减所述体区中待形成源区部分表面的氧化层厚度；
在所述体区中形成源区。
2.根据权利要求1所述的场效应管的制造方法，其特征在于，所述削减所述体区中待形成源区部分表面的氧化层厚度，包括：
对所述体区中待形成源区部分表面的氧化层进行干法刻蚀，以削减所述待形成源区部分表面的氧化层厚度。
3.根据权利要求2所述的场效应管的制造方法，其特征在于，在对所述体区中待形成源区部分表面的氧化层进行干法刻蚀之前，还包括：
在所述氧化层的表面涂覆光刻胶，形成胶层；
去除所述体区中待形成源区部分上方的光刻胶，保留所述氧化层的其余部分表面的光刻胶。
4.根据权利要求3所述的场效应管的制造方法，其特征在于，所述去除所述体区中待形成源区部分上方的光刻胶，包括：
对所述胶层进行曝光处理，以使所述体区中待形成源区部分上方的光刻胶受光照照射而溶于显影溶剂；
对曝光处理后的所述胶层进行显影处理，以去除所述体区中待形成源区部分上方的光刻胶。
5.根据权利要求4所述的场效应管的制造方法，其特征在于，对所述体区中待形成源区部分表面的氧化层进行干法刻蚀，包括：
采用等离子体对所述体区中待形成源区部分表面的氧化层进行干法去除。
6.根据权利要求1所述的场效应管的制造方法，其特征在于，在削减所述体区中待形成源区部分表面的氧化层厚度之后，还包括：
去除所述氧化层表面的光刻胶。
7.根据权利要求1-6任一项所述的场效应管的制造方法，其特征在于，在表面形成有氧化层的外延层中形成体区之前，还包括：
在衬底上形成外延层；
在所述外延层上形成栅极沟槽；
在所述外延层和栅极沟槽的表面形成氧化层；
在所述栅极沟槽的外围形成体区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410022515.1A CN104795325A (zh) | 2014-01-17 | 2014-01-17 | 场效应管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410022515.1A CN104795325A (zh) | 2014-01-17 | 2014-01-17 | 场效应管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104795325A true CN104795325A (zh) | 2015-07-22 |
Family
ID=53560043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410022515.1A Pending CN104795325A (zh) | 2014-01-17 | 2014-01-17 | 场效应管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104795325A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101521222A (zh) * | 2008-02-26 | 2009-09-02 | 精工电子有限公司 | 半导体器件及其制造方法 |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
| CN101916784A (zh) * | 2010-08-13 | 2010-12-15 | 四川长虹电器股份有限公司 | Soi变埋氧层厚度器件及其制备方法 |
| CN102496574A (zh) * | 2011-11-17 | 2012-06-13 | 上海华力微电子有限公司 | 锗硅选择性外延生长预处理方法 |
| CN102737998A (zh) * | 2011-04-11 | 2012-10-17 | 北大方正集团有限公司 | 处理半导体器件的方法和系统 |
| CN103137692A (zh) * | 2011-12-02 | 2013-06-05 | 上海华虹Nec电子有限公司 | 高压ldmos器件及其制造方法 |
-
2014
- 2014-01-17 CN CN201410022515.1A patent/CN104795325A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101521222A (zh) * | 2008-02-26 | 2009-09-02 | 精工电子有限公司 | 半导体器件及其制造方法 |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
| CN101916784A (zh) * | 2010-08-13 | 2010-12-15 | 四川长虹电器股份有限公司 | Soi变埋氧层厚度器件及其制备方法 |
| CN102737998A (zh) * | 2011-04-11 | 2012-10-17 | 北大方正集团有限公司 | 处理半导体器件的方法和系统 |
| CN102496574A (zh) * | 2011-11-17 | 2012-06-13 | 上海华力微电子有限公司 | 锗硅选择性外延生长预处理方法 |
| CN103137692A (zh) * | 2011-12-02 | 2013-06-05 | 上海华虹Nec电子有限公司 | 高压ldmos器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9805948B2 (en) | Selective etching process of a mask disposed on a silicon substrate | |
| US9048087B2 (en) | Methods for wet clean of oxide layers over epitaxial layers | |
| CN106935635B (zh) | 半导体结构的形成方法 | |
| CN106847683B (zh) | 提高鳍式场效应管性能的方法 | |
| CN103839791B (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN106971977B (zh) | 半导体装置及其制造方法 | |
| US8691643B2 (en) | Methods of forming semiconductor devices | |
| CN109545658B (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| CN115662893A (zh) | 一种半导体器件的形成方法 | |
| CN104795325A (zh) | 场效应管的制造方法 | |
| CN108074803B (zh) | 半导体结构及其形成方法 | |
| JP2010103296A (ja) | 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法 | |
| CN108039337B (zh) | Fdsoi工艺中浅沟槽隔离结构的形成方法 | |
| CN103199013A (zh) | 提高pmos栅氧负偏压温度不稳定性的方法 | |
| US9236306B2 (en) | Method for manufacturing semiconductor device | |
| CN106486366B (zh) | 减薄磷化铟层的方法 | |
| CN103779280A (zh) | 高介电层金属栅器件的制造方法 | |
| US20140187051A1 (en) | Poly Removal for replacement gate with an APM mixture | |
| CN109994368B (zh) | 半导体器件及其形成方法 | |
| CN104576346A (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
| CN102610528B (zh) | 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法 | |
| CN104637782B (zh) | 一种半导体器件的制作方法 | |
| CN101488478B (zh) | 用于保护多晶和衬底表面的集成方法 | |
| CN103545214B (zh) | Dmos半导体器件的制造方法 | |
| CN104465344A (zh) | 一种改善pmos器件性能的离子注入方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150722 |