CN103839791B - 应用于沟槽型mos器件的沟槽栅的制备方法 - Google Patents
应用于沟槽型mos器件的沟槽栅的制备方法 Download PDFInfo
- Publication number
- CN103839791B CN103839791B CN201210473216.0A CN201210473216A CN103839791B CN 103839791 B CN103839791 B CN 103839791B CN 201210473216 A CN201210473216 A CN 201210473216A CN 103839791 B CN103839791 B CN 103839791B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- groove
- drift angle
- remove
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 75
- 238000001259 photo etching Methods 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 238000000576 coating method Methods 0.000 claims abstract description 15
- 239000011248 coating agent Substances 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 238000011049 filling Methods 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 10
- 230000007547 defect Effects 0.000 claims description 10
- 239000008367 deionised water Substances 0.000 claims description 10
- 229910021641 deionized water Inorganic materials 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 8
- 239000002253 acid Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 5
- 239000000908 ammonium hydroxide Substances 0.000 claims description 5
- 239000008187 granular material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 238000005200 wet scrubbing Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 230000005684 electric field Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000001117 sulphuric acid Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Abstract
本发明公开了一种应用于沟槽型MOS器件的沟槽栅的制备方法，包括以下步骤：(1)在需要制作沟槽栅的硅片上经由光刻和刻蚀的方法形成沟槽；(2)第一栅氧化层的生长；(3)光刻胶的涂布和烘烤；(4)用曝光、显影的方法在沟槽顶角处形成光刻胶图形；(5)用湿法刻蚀的方法去掉除沟槽顶角处以外的第一栅氧化层，保留沟槽顶角处的第一栅氧化层，然后去除光刻胶图形；(6)第二栅氧化层的生长；(7)多晶硅的填充；(8)经由光刻和刻蚀的方法形成最终所需的由多晶硅和栅氧化层组成的沟槽栅结构。本发明解决了传统方法中由于在沟槽顶角处电场集中而导致的击穿电压降低的问题。
Description
技术领域
本发明涉及半导体集成电路制造工艺，尤其涉及一种应用于沟槽型MOS器件的沟槽栅的制备方法。
背景技术
传统的平面型MOS(金属氧化物半导体)器件中，其MOS晶体管的源极、栅极和漏极都位于硅片的水平面上，不仅占用的面积大，而且导通电阻和功耗也较大，无法满足功率器件小型化和低功耗化的要求。而沟槽型MOS器件巧妙地将晶体管的栅极形成于垂直于硅片表面的沟槽内，从而使导通通道转移到硅片的纵向方向，这样做有三个优点：(1)缩小器件面积，进一步提高器件集成密度，(2)有效降低了导通电阻和功耗，(3)基本消除了空穴在P阱的横向流动，有效地抑制了pnpn闩锁效应(pnpn闩锁效应是指当器件的工作电流比闩锁临界电流大时，器件的寄生pnpn管会导通，而此时实际控制器件的MOS管可能还没导通，因此就无法由外电路通过MOS管来控制器件的关断)。因此沟槽型MOS器件被普遍应用于功率器件。
在沟槽型MOS器件制造工艺中，晶体管的栅极在沟槽内部形成，用来控制MOS器件的开与关，因此沟槽栅的制作是非常关键和重要的工艺，图1是传统沟槽栅的结构，其制备工艺主要包括以下步骤：(1)在需要制作沟槽栅的硅片100上经由光刻和刻蚀的方法形成沟槽200；(2)使用湿法清洗或牺牲氧化的方法去除沟槽表面的缺陷和杂质；(3)栅氧化层800的生长；(4)多晶硅600的填充；(5)经由光刻和刻蚀的方法形成最终所需的由多晶硅600和栅氧化层800组成的沟槽栅结构。在上述方法中，因为步骤(1)所形成的沟槽顶角700很尖(90°直角)，电荷容易在此累积并形成较密集的电场(尖端放电)，在施加同样的外部电压的情况下，容易在沟槽顶角700处发生电击穿(Breakdown)而形成漏电，而在沟槽的侧壁和底部因为没有电场的累积而不容易发生击穿，因此沟槽顶角700处的击穿电压(BV:BreakdownVoltage)通常都会小于沟槽的侧壁和底部的击穿电压，而沟槽顶角700处的击穿电压决定了整个器件的击穿电压。因此在传统工艺中，往往因为在沟槽顶角700处容易发生电击穿而降低了整个器件的击穿电压。
发明内容
本发明解决的技术问题是提供一种应用于沟槽型MOS器件的沟槽栅的制备方法，通过增加沟槽顶角处栅氧化层的厚度，使该处的击穿电压提高到与沟槽侧壁和底部相当甚至更高的水平，以解决传统方法中由于在沟槽顶角处电场容易集中而导致的击穿电压降低的问题。
为解决上述技术问题，一种应用于沟槽型MOS器件的沟槽栅的制备方法，其特征在于，包括如下步骤：
（1）在需要制作沟槽栅的硅片上经由光刻和刻蚀的方法形成沟槽；
（2）第一栅氧化层的生长；
（3）光刻胶的涂布和烘烤；
（4）用曝光、显影的方法在沟槽顶角处形成光刻胶图形；
（5）用湿法刻蚀的方法去掉除沟槽顶角处以外的第一栅氧化层，保留沟槽顶角处的第一栅氧化层，然后去除光刻胶图形；
（6）第二栅氧化层的生长；
（7）多晶硅的填充；
（8）经由光刻和刻蚀的方法形成最终所需的由多晶硅和栅氧化层组成的沟槽栅结构。
在步骤(1)中，所述沟槽是以光刻胶图形为掩膜刻蚀硅片形成，或以介质膜图形为掩膜刻蚀硅片形成。
在步骤(2)中，在所述第一栅氧化层生长之前，优选地，使用湿法清洗或牺牲氧化或两者相结合的方法去除沟槽表面的缺陷和杂质，所述的湿法清洗包括：用氢氟酸去除沟槽表面的自然氧化层，用氢氧化铵和过氧化氢去离子水的混合液去除沟槽表面的颗粒和有机物杂质，以及用盐酸和过氧化氢去离子水的混合液去除沟槽表面的金属杂质；所述的牺牲氧化是指先通过热氧化的方法使沟槽表面的硅和氧气或水蒸汽反应生成二氧化硅，然后再通过湿法刻蚀的方法去除所述的二氧化硅，以达到去除沟槽表面的缺陷和杂质的目的。所述第一栅氧化层使用热氧化法生长，其生长温度为750-1100℃，且所述第一栅氧化层的厚度为50-5000纳米，且所述第一栅氧化层的厚度大于后续步骤（6）所述第二栅氧化层的厚度。
在步骤(3)中，所述光刻胶为负性光刻胶，且所述负性光刻胶涂布之后要能完全覆盖步骤(1)中所述沟槽的底部和侧面、以及所述硅片的表面；所述光刻胶的涂布采用旋涂或喷涂的方式。
在步骤(4)中，所述曝光、显影的方法是指使用掩模版在沟槽顶角处进行曝光，使沟槽侧壁和硅片表面的负性光刻胶仅在靠近沟槽顶角处的部分被曝光，显影后在沟槽顶角处形成光刻胶图形。
在步骤(5)中，所述的湿法刻蚀使用氢氟酸为主要刻蚀剂，所述的湿法刻蚀以步骤(4)所形成的光刻胶图形为刻蚀掩膜。
在步骤(6)中，所述第二栅氧化层使用热氧化法生长，其生长温度为750-1100℃，所述第二栅氧化层的厚度为50-5000纳米，且小于步骤(2)中所述第一栅氧化层的厚度。在所述第二栅氧化层生长之前，使用湿法清洗方法去除沟槽表面的缺陷和杂质；所述湿法清洗方法包括：用氢氧化铵和过氧化氢去离子水的混合液去除沟槽表面的颗粒和有机物杂质，以及用盐酸和过氧化氢去离子水的混合液去除沟槽表面的金属杂质。
在步骤(7)中，所述的多晶硅被用作为沟槽栅的导电电极，使用化学气相淀积方法在沟槽内填充多晶硅。
在步骤(8)中，在所述光刻之前，可选地，采用干法回刻或化学机械研磨的方法对步骤(7)所形成的多晶硅进行平坦化处理。
和现有技术相比，本发明具有以下有益效果：本发明通过增加沟槽顶角处栅氧化层的厚度，使该处的击穿电压提高到与沟槽侧壁和底部相当甚至更高的水平，从而解决了传统方法中由于在沟槽顶角处电场容易集中而导致的击穿电压降低的问题。
附图说明
图1是传统的沟槽型MOS器件中的沟槽栅结构示意图；
图2是本发明的应用于沟槽型MOS器件的沟槽栅的制备方法流程图；
图3是本发明的应用于沟槽型MOS器件的沟槽栅的制备方法流程剖面示意图；其中，图3(A)是本发明方法的步骤(1)完成后的示意图；图3(B)是本发明方法的步骤(2)完成后的示意图；图3(C)是本发明方法的步骤(3)完成后的示意图；图3(D)是本发明方法的步骤(4)完成后的示意图；图3(E)是本发明方法的步骤(5)完成后的示意图；图3(F)是本发明方法的步骤(6)完成后的示意图，图3(G)是本发明方法的步骤(7)完成后的示意图；图3(H)是本发明方法的步骤(8)完成后的示意图。
图中附图标记说明如下：
100-硅片，200-沟槽，300-第一栅氧化层，301-沟槽顶角处的第一栅氧化层，400-负性光刻胶，401-光刻胶图形，500-第二栅氧化层，600-多晶硅，700-沟槽顶角，800-栅氧化层，900-掩膜版。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明一种应用于沟槽型MOS器件的沟槽栅的制备方法，其工艺流程如图2和图3所示，具体包括以下步骤：
(1)如图3(A)所示，在需要制作沟槽栅的硅片100上经由光刻和刻蚀的方法形成沟槽200：所述沟槽200是以光刻胶图形(图中未示出)为掩膜刻蚀硅片形成，或以介质膜图形(图中未示出)为掩膜刻蚀硅片形成，优选地，本实施例采用以光刻胶图形为掩膜，经过干法刻蚀硅片100的基底硅，去除光刻胶以后获得如图3(A)所示的沟槽200。
(2)如图3(B)所示，在全硅片上生长第一栅氧化层300:所述第一栅氧化层300使用热氧化法生长，其生长温度为750-1100℃，且所述第一栅氧化层300的厚度为50-5000纳米，为了获得高质量的栅氧化层，一般在生长栅氧化层之前，会使用湿法清洗或牺牲氧化或两者相结合的方法去除沟槽200表面的缺陷和杂质，所述的湿法清洗包括用氢氟酸去除沟槽200表面的自然氧化层、用SC1溶液(氢氧化铵/过氧化氢去离子水的混合液)去除沟槽200表面的颗粒和有机物杂质以及用SC2溶液(盐酸/过氧化氢去离子水的混合液)去除沟槽200表面的金属杂质，所述的牺牲氧化是指先通过热氧化的方法使沟槽200表面的硅和氧气或水蒸汽反应生成二氧化硅，然后再通过湿法刻蚀的方法去除所述的二氧化硅，以达到去除沟槽200表面的缺陷和杂质的目的。
(3)如图3(C)所示，光刻胶的涂布和烘烤：所述光刻胶为负性光刻胶400，通过调节涂布程序，使所述负性光刻胶400涂布之后要能完全覆盖步骤(1)中所述沟槽200的底部和侧面、以及所述硅片100的表面，当所需要填充的沟槽200较浅时(如小于50微米)，所述涂布可以使用旋涂的方式，当所需要填充的沟槽200较深时(如大于50微米)，所述涂布可以使用喷涂的方式。
(4)如图3(D)所示,用曝光、显影的方法在沟槽顶角700处形成光刻胶图形401；使用掩模版900在沟槽顶角700处进行曝光，使沟槽200侧壁和硅片100表面(即沟槽200上表面)的负性光刻胶400仅在靠近沟槽顶角700处的部分被曝光，其他部分不曝光，而靠近沟槽200底部侧壁的负性光刻胶400因为其深度较大以及顶部侧壁负性光刻胶400对曝光光强的吸收，它不能被曝光，因此基于负性光刻胶的特性(即曝光部分不溶于显影液，而未曝光部分溶于显影液)，显影后可在沟槽顶角700处形成光刻胶图形401。
(5)如图3(E)所示，用湿法刻蚀的方法去掉除沟槽顶角700处以外的第一栅氧化层300，保留沟槽顶角处的第一栅氧化层301，然后去除光刻胶图形401：所述的湿法刻蚀可以使用业界常用的氢氟酸为主要刻蚀剂，所述的湿法刻蚀以步骤(4)所形成的光刻胶图形401为刻蚀掩膜，为了防止干法刻蚀中等离子体对已形成的沟槽顶角处的第一栅氧化层301的物理轰击损伤，所述的去除光刻胶图形401的方法一般不使用干法刻蚀，而使用业界常用的以硫酸和双氧水的混合液体为主要刻蚀剂的湿法刻蚀。
(6)如图3(F)所示，在全硅片上生长第二栅氧化层500；所述第二栅氧化层500使用热氧化法生长。其生长温度为750-1100℃，所述第二栅氧化层500的厚度为50-5000纳米，因为在沟槽顶角700处容易发生电场积累而发生电击穿，因此为了使沟槽顶角700处的击穿电压和沟槽侧壁和底部的击穿电压相当甚至更高，步骤(2)中所述第一栅氧化层300的厚度要大于所述第二栅氧化层500的厚度，需要说明的是，在第二栅氧化层500的生长之前，因为沟槽顶角处的第一栅氧化层301的存在，因此就不能再使用如步骤(2)所述的氢氟酸湿法清洗法和/或牺牲氧化法来去除沟槽200表面的缺陷和杂质，但可以使用SC1和SC2溶液清洗法。
(7)如图3(G)所示，多晶硅600的填充:所述的多晶硅600被用作为沟槽栅的导电电极，可以使用业界常用的CVD(化学气相淀积)方法淀积。
(8)如图3(H)所示,经由光刻和刻蚀的方法形成最终所需的由多晶硅600和栅氧化层（包括沟槽顶角处的第一栅氧化层301和沟槽侧壁和底部的第二栅氧化层500）组成的沟槽栅结构:在所述光刻之前，可选地，采用干法回刻或化学机械研磨的方法对步骤(6)所形成的多晶硅600进行平坦化处理,以提高光刻工艺的DOF(DepthofFocus：聚焦深度)。本发明通过增加沟槽顶角700处栅氧化层的厚度（沟槽顶角处的第一栅氧化层301的厚度要大于沟槽侧壁和底部的第二栅氧化层500的厚度，见如图3(G)），使沟槽顶角700处的击穿电压提高到与沟槽侧壁和底部相当甚至更高的水平，从而解决了传统方法中由于在沟槽顶角处电场容易集中而导致的击穿电压降低的问题。
Claims (12)
1.一种应用于沟槽型MOS器件的沟槽栅的制备方法，其特征在于，包括如下步骤：
(1)在需要制作沟槽栅的硅片上经由光刻和刻蚀的方法形成沟槽；
(2)第一栅氧化层的生长，所述第一栅氧化层的厚度大于后续步骤生长的第二栅氧化层的厚度；
(3)光刻胶的涂布和烘烤；
(4)用曝光、显影的方法在沟槽顶角处形成光刻胶图形；
(5)用湿法刻蚀的方法去掉除沟槽顶角处以外的第一栅氧化层，保留沟槽顶角处的第一栅氧化层，然后去除光刻胶图形；
(6)第二栅氧化层的生长；
(7)多晶硅的填充；
(8)经由光刻和刻蚀的方法形成最终所需的由多晶硅和栅氧化层组成的沟槽栅结构。
2.根据权利要求1所述的方法，其特征在于，在步骤(1)中，所述沟槽是以光刻胶图形为掩膜刻蚀硅片形成，或以介质膜图形为掩膜刻蚀硅片形成。
3.根据权利要求1所述的方法，其特征在于，在步骤(2)中，在所述第一栅氧化层生长之前，使用湿法清洗和/或牺牲氧化的方法去除沟槽表面的缺陷和杂质。
4.根据权利要求1或3所述的方法，其特征在于，在步骤(2)中，所述第一栅氧化层使用热氧化法生长，其生长温度为750-1100℃；所述第一栅氧化层的厚度为50-5000纳米，且所述第一栅氧化层的厚度大于后续步骤(6)所述第二栅氧化层的厚度。
5.根据权利要求3所述的方法，其特征在于，在步骤(2)中，所述的湿法清洗包括：用氢氟酸去除沟槽表面的自然氧化层，用氢氧化铵和过氧化氢去离子水的混合液去除沟槽表面的颗粒和有机物杂质，以及用盐酸和过氧化氢去离子水的混合液去除沟槽表面的金属杂质；所述的牺牲氧化是指先通过热氧化的方法使沟槽表面的硅和氧气或水蒸汽反应生成二氧化硅，然后再通过湿法刻蚀的方法去除所述的二氧化硅，以达到去除沟槽表面的缺陷和杂质的目的。
6.根据权利要求1所述的方法，其特征在于，在步骤(3)中，所述光刻胶为负性光刻胶，且所述负性光刻胶涂布之后要能完全覆盖步骤(1)中所述沟槽的底部和侧面、以及所述硅片的表面；所述光刻胶的涂布采用旋涂或喷涂的方式。
7.根据权利要求1所述的方法，其特征在于，在步骤(4)中，所述曝光、显影的方法是指使用掩模版在沟槽顶角处进行曝光，使沟槽侧壁和硅片表面的负性光刻胶仅在靠近沟槽顶角处的部分被曝光，显影后在沟槽顶角处形成光刻胶图形。
8.根据权利要求1所述的方法，其特征在于，在步骤(5)中，所述的湿法刻蚀使用氢氟酸为主要刻蚀剂，所述的湿法刻蚀以步骤(4)所形成的光刻胶图形为刻蚀掩膜。
9.根据权利要求1所述的方法，其特征在于，在步骤(6)中，所述第二栅氧化层使用热氧化法生长，其生长温度为750-1100℃，所述第二栅氧化层的厚度为50-5000纳米，且所述第二栅氧化层的厚度小于步骤(2)中所述第一栅氧化层的厚度。
10.根据权利要求1或9所述的方法，其特征在于，在步骤(6)中，在所述第二栅氧化层生长之前，使用湿法清洗方法去除沟槽表面的缺陷和杂质；所述湿法清洗方法包括：用氢氧化铵和过氧化氢去离子水的混合液去除沟槽表面的颗粒和有机物杂质，以及用盐酸和过氧化氢去离子水的混合液去除沟槽表面的金属杂质。
11.根据权利要求1所述的方法，其特征在于，在步骤(7)中，所述的多晶硅被用作为沟槽栅的导电电极，使用化学气相淀积方法在沟槽内填充多晶硅。
12.根据权利要求1所述的方法，其特征在于，在步骤(8)中，在所述光刻之前，采用干法回刻或化学机械研磨的方法对步骤(7)所形成的多晶硅进行平坦化处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210473216.0A CN103839791B (zh) | 2012-11-21 | 2012-11-21 | 应用于沟槽型mos器件的沟槽栅的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210473216.0A CN103839791B (zh) | 2012-11-21 | 2012-11-21 | 应用于沟槽型mos器件的沟槽栅的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103839791A CN103839791A (zh) | 2014-06-04 |
| CN103839791B true CN103839791B (zh) | 2016-06-08 |
Family
ID=50803179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210473216.0A Active CN103839791B (zh) | 2012-11-21 | 2012-11-21 | 应用于沟槽型mos器件的沟槽栅的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103839791B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845685A (zh) * | 2017-11-02 | 2018-03-27 | 中电科技集团重庆声光电有限公司 | 一种低栅源电容的umos器件结构及制备方法 |
| CN111487845A (zh) * | 2019-01-29 | 2020-08-04 | 山东浪潮华光光电子股份有限公司 | 一种可以直接剥离的led管芯电极掩模图形的制作方法 |
| CN111446167A (zh) * | 2020-03-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺 |
| CN112233974A (zh) * | 2020-10-26 | 2021-01-15 | 广州粤芯半导体技术有限公司 | 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法 |
| CN113851523B (zh) * | 2021-09-02 | 2022-12-13 | 深圳市威兆半导体股份有限公司 | 一种屏蔽栅mosfet及制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585651A (en) * | 1991-08-08 | 1996-12-17 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device having high breakdown voltages |
| CN101281869A (zh) * | 2007-04-06 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高栅极氧化层均匀性的功率mos管的制作方法 |
| CN102129999A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos结构的制备方法 |
| CN102569406A (zh) * | 2012-02-10 | 2012-07-11 | 上海宏力半导体制造有限公司 | 沟槽型mos晶体管及其制造方法 |
| CN102646603A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 沟槽型mos的形成方法 |
-
2012
- 2012-11-21 CN CN201210473216.0A patent/CN103839791B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585651A (en) * | 1991-08-08 | 1996-12-17 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device having high breakdown voltages |
| CN101281869A (zh) * | 2007-04-06 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高栅极氧化层均匀性的功率mos管的制作方法 |
| CN102129999A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos结构的制备方法 |
| CN102569406A (zh) * | 2012-02-10 | 2012-07-11 | 上海宏力半导体制造有限公司 | 沟槽型mos晶体管及其制造方法 |
| CN102646603A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 沟槽型mos的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103839791A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| JP4825402B2 (ja) | 半導体装置の製造方法 | |
| CN103839791B (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN103021870B (zh) | Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法 | |
| CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
| CN104752215A (zh) | 晶体管的形成方法 | |
| US8058128B2 (en) | Methods of fabricating recessed channel metal oxide semiconductor (MOS) transistors | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| KR20120053511A (ko) | 트렌치형 디모스 트랜지스터 제조 방법 | |
| CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
| CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN104576346A (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
| JP2019503084A (ja) | トレンチゲート構造およびそれを製造する方法 | |
| CN106449761B (zh) | 半导体器件的形成方法 | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| US6541342B2 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| KR20100072514A (ko) | 반도체 소자의 제조 방법 | |
| CN103824804B (zh) | 半导体沟槽结构的形成方法 | |
| CN115360193B (zh) | 一种半导体结构及其制造方法 | |
| KR20080087518A (ko) | 반도체소자의 리세스 게이트 형성방법 | |
| CN115497830A (zh) | 半导体器件的制造方法及半导体器件 | |
| US9685330B1 (en) | Manufacturing method of semiconductor device | |
| CN112768360A (zh) | 半导体结构及其形成方法 | |
| CN114695092A (zh) | 形成半导体元件的方法 | |
| CN115274422A (zh) | 半导体器件的制造方法及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |