CN104347378A - 一种应用于沟槽型mos器件的沟槽栅的制备方法 - Google Patents
一种应用于沟槽型mos器件的沟槽栅的制备方法 Download PDFInfo
- Publication number
- CN104347378A CN104347378A CN201310346970.2A CN201310346970A CN104347378A CN 104347378 A CN104347378 A CN 104347378A CN 201310346970 A CN201310346970 A CN 201310346970A CN 104347378 A CN104347378 A CN 104347378A
- Authority
- CN
- China
- Prior art keywords
- groove
- etching
- photoresist
- trench
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 3
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000001259 photo etching Methods 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 230000007547 defect Effects 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 239000000908 ammonium hydroxide Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000003292 glue Substances 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种应用于沟槽型MOS器件的沟槽栅的制备方法，包括以下步骤：(1)在需要制作沟槽栅的硅片上经由光刻和刻蚀的方法形成沟槽；(2)光刻胶的涂布和烘烤；(3)用曝光、显影的方法去除沟槽顶角处的光刻胶；(4)用刻蚀的方法去除沟槽顶角处的硅，然后去除光刻胶图形，形成圆滑后的沟槽顶角；(5)栅氧化层的生长；(6)多晶硅的填充；(7)经由光刻和刻蚀的方法形成最终所需的由多晶硅和栅氧化层组成的具有圆滑顶角的沟槽栅结构。本发明方法形成的具有圆滑顶角的沟槽栅结构，可以解决传统沟槽栅结构中因尖锐沟槽顶角而导致的击穿电压降低的问题，提高了整个器件最终的击穿电压。
Description
技术领域
本发明涉及半导体集成电路制造工艺，尤其涉及一种应用于沟槽型MOS器件的沟槽栅的制备方法。
背景技术
传统的平面型MOS(金属氧化物半导体)器件中，其MOS晶体管的源极、栅极和漏极都位于硅片的水平面上，不仅占用的面积大，而且导通电阻和功耗也较大，无法满足功率器件小型化和低功耗化的要求。而沟槽型MOS器件巧妙地将晶体管的栅极形成于垂直于硅片表面的沟槽内，从而使导通通道转移到硅片的纵向方向，这样做有三个优点：(1)缩小器件面积，进一步提高器件集成密度，(2)有效降低了导通电阻和功耗，(3)基本消除了空穴在P阱的横向流动，有效地抑制了pnpn闩锁效应(pnpn闩锁效应是指当器件的工作电流比闩锁临界电流大时，器件的寄生pnpn管会导通，而此时实际控制器件的MOS管可能还没导通，因此就无法由外电路通过MOS管来控制器件的关断)。因此沟槽型MOS器件被普遍应用于功率器件。
在沟槽型MOS器件制造工艺中，晶体管的栅极在沟槽内部形成，用来控制MOS器件的开与关，因此沟槽栅的制作是非常关键和重要的工艺，图1是传统沟槽栅的结构，其制备工艺主要包括以下步骤：(1)在需要制作沟槽栅的硅基片100上经由光刻和刻蚀的方法形成沟槽200；(2)使用湿法清洗或牺牲氧化的方法去除沟槽表面的缺陷和杂质；(3)栅氧化层400的生长；(4)多晶硅500的填充；(5)经由光刻和刻蚀的方法形成最终所需的由多晶硅500和栅氧化层400组成的沟槽栅结构。在上述方法中，因为步骤(1)所形成的沟槽顶角600很尖锐(90°直角)，电荷容易在此累积并形成较密集的电场(尖端放电)，在施加同样的外部电压的情况下，容易在沟槽顶角600处发生电击穿(Break down)而形成漏电，而在沟槽的侧壁和底部因为没有电场的累积而不容易发生击穿，因此沟槽顶角600处的击穿电压(BV:Breakdown Voltage)通常都会小于沟槽的侧壁和底部的击穿电压，这个较小的击穿电压也决定了整个器件的击穿电压。因此在传统工艺中，往往因为在尖锐的沟槽顶角600处容易发生电击穿而降低了整个器件的击穿电压。
发明内容
本发明解决的技术问题是提供一种应用于沟槽型MOS器件的沟槽栅的制备方法，通过增加一步刻蚀的方法使沟槽顶角圆滑，以解决传统沟槽栅结构中因尖锐沟槽顶角而导致的击穿电压降低的问题，提高整个器件最终的击穿电压。
为解决上述技术问题，本发明提供一种应用于沟槽型MOS器件的沟槽栅的制备方法，包括以下步骤：
（1）在需要制作沟槽栅的硅片上经由光刻和刻蚀的方法形成沟槽；
（2）光刻胶的涂布和烘烤；
（3）用曝光、显影的方法去除沟槽顶角处的光刻胶；
（4）用刻蚀的方法去除沟槽顶角处的硅，然后去除光刻胶图形，形成圆滑后的沟槽顶角；
（5）栅氧化层的生长；
（6）多晶硅的填充；
（7）经由光刻和刻蚀的方法形成最终所需的由多晶硅和栅氧化层组成的具有圆滑顶角的沟槽栅结构。
在步骤(1)中，所述沟槽是以光刻胶图形为掩膜刻蚀硅片形成，或以介质膜图形为掩膜刻蚀硅片形成。
在步骤(2)中，所述光刻胶涂布之后要能完全覆盖步骤(1)中所述沟槽的底部和侧面、以及所述硅片的表面；所述光刻胶的涂布采用旋涂或喷涂的方式；所述光刻胶涂布之后沟槽表面光刻胶的厚度c比沟槽顶角处光刻胶的厚度d要大（见图3(B)）。
在步骤(3)中，所述的曝光是指用带沟槽图形掩膜版的普通曝光，或所述的曝光是指不用掩膜版的浅层曝光；当使用带沟槽图形掩膜版进行普通曝光时，所形成的光刻胶沟槽图形的关键尺寸b比步骤(1)所形成的沟槽的关键尺寸a大5%-20%；当使用不带掩膜版的浅层曝光时，经显影后，沟槽顶角的光刻胶会被完全去除，但沟槽表面光刻胶因为厚度较大，只能部分去除，在沟槽表面剩余的光刻胶厚度为c-d（见图3(B)和图3(C)），所述浅层曝光的曝光能量为正常曝光能量的20%-60%。
在步骤(4)中，所述的刻蚀包括以卤素气体为主要刻蚀气体的干法刻蚀以及以氢氟酸和硝酸混合液为主要刻蚀溶液的湿法刻蚀；优选地，在所述的干法刻蚀过程中硅片表面与入射的等离子体束保持45±10°的角度，同时硅片维持旋转状态；可以通过倾斜硅片工件台和/或倾斜入射的等离子体束来实现所述的角度；所述湿法刻蚀的温度为25-100℃，时间为10-100秒。
在步骤(5)中，在所述栅氧化层生长之前，使用湿法清洗和/或牺牲氧化的方法去除沟槽表面的缺陷和杂质，所述的湿法清洗包括：用氢氟酸去除沟槽表面的自然氧化层，用氢氧化铵和过氧化氢去离子水的混合液去除沟槽表面的颗粒和有机物杂质，以及用盐酸和过氧化氢去离子水的混合液去除沟槽表面的金属杂质；所述的牺牲氧化是指先通过热氧化的方法使沟槽表面的硅和氧气或水蒸汽反应生成二氧化硅，然后再通过湿法刻蚀的方法去除所述的二氧化硅，以达到去除沟槽表面的缺陷和杂质的目的；所述栅氧化层使用热氧化法生长，其生长温度为750-1100℃，所述栅氧化层的厚度为50-5000纳米。
在步骤(6)中，所述的多晶硅被用作为沟槽栅的导电电极，使用化学气相淀积方法在沟槽内填充多晶硅。
在步骤(7)中，在所述光刻之前，采用干法回刻或化学机械研磨的方法对步骤(6)所形成的多晶硅进行平坦化处理。
和现有技术相比，本发明具有以下有益效果：在传统工艺中沟槽形成后分别增加一步光刻和刻蚀过程，通过光刻的方法露出沟槽顶角处的硅，再通过刻蚀的方法部分去除沟槽顶角处的硅，从而达到圆滑沟槽顶角的效果，优选地，当使用旋转倾斜刻蚀时，这种圆滑效果将更明显。因此采用本发明方法可以形成具有圆滑沟槽顶角的沟槽栅结构，解决了传统沟槽栅结构中因尖锐沟槽顶角而导致的击穿电压降低的问题，提高了整个器件最终的击穿电压。
附图说明
图1是用传统工艺获得的具有尖锐沟槽顶角的沟槽栅结构示意图；
图2是本发明的具有圆滑沟槽顶角的沟槽栅结构的制造方法流程图；
图3是本发明的具有圆滑沟槽顶角的沟槽栅结构的制造方法示意图；其中，图3(A)是本发明方法的步骤(1)完成后的示意图；图3(B)是本发明方法的步骤(2)完成后的示意图；图3(C)是本发明方法的步骤(3)完成后的示意图；图3(D-1)是本发明方法的步骤(4)采用干法刻蚀过程中使硅片表面与入射的等离子体束保持一定角度进行干法刻蚀的示意图；图3(D)是本发明方法的步骤(4)完成后的示意图；图3(E)是本发明方法的步骤(5)完成后的示意图；图3(F)是本发明方法的步骤(6)完成后的示意图；图3(G)是本发明方法的步骤(7)完成后的示意图；
图中附图标记说明如下：
100-硅基片，200-沟槽，300-光刻胶，301-图形化的光刻胶，400-栅氧化层，500-多晶硅，600-尖锐的沟槽顶角，601-圆滑后的沟槽顶角，700-干法刻蚀等离子体束，a-沟槽的关键尺寸，b-光刻胶沟槽图形的关键尺寸，c-沟槽表面光刻胶的厚度，d-沟槽顶角处光刻胶的厚度，α-等离子体束与硅片表面的倾角。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图2和图3所示，本发明提供一种应用于沟槽型MOS器件的沟槽栅的制备方法，该沟槽栅具有圆滑顶角的沟槽，包括以下步骤：
(1)如图3(A)所示，在需要制作沟槽栅的硅片100上经由光刻和刻蚀的方法形成沟槽200：所述沟槽200是以光刻胶图形(图中未示出)为掩膜刻蚀硅片形成，或以介质膜图形(图中未示出)为掩膜刻蚀硅片形成，优选地，本实施例采用以光刻胶图形为掩膜，经过干法刻蚀硅片100的基底硅，去除光刻胶以后获得如图3(A)所示的沟槽200，该步骤完成后形成的沟槽顶角600很尖锐(90°直角)。
(2)如图3(B)所示，光刻胶300的涂布和烘烤：通过调节涂布程序，使所述光刻胶300涂布之后要能完全覆盖步骤(1)中所述沟槽200的底部和侧面、以及所述硅片100的表面，当所需要填充的沟槽200较浅时(如小于50微米)，所述涂布可以使用旋涂的方式，当所需要填充的沟槽200较深时(如大于50微米)，所述涂布可以使用喷涂的方式；所述光刻胶300涂布之后沟槽200表面光刻胶的厚度c比沟槽200顶角处光刻胶的厚度d要大。
(3)如图3(C)所示，用曝光、显影的方法去除沟槽顶角600处的光刻胶300，获得图形化的光刻胶301：所述的曝光是指用带沟槽图形掩膜版(图中未示出)的普通曝光，经显影后所形成的光刻胶沟槽图形的关键尺寸b比步骤(1)所形成的沟槽200的关键尺寸a大5%-20%；可选地，所述的曝光也可以是不用掩膜版的浅层曝光，所谓浅层曝光，是指使光刻胶在厚度方向进行部分曝光，一般通过将曝光能量设置为普通曝光能量的20%-60%来实现，如图3(B)所示，由于光刻胶300的流动性，涂胶后沟槽200表面光刻胶的厚度c比沟槽顶角600处光刻胶的厚度d要大，经过不带掩膜版的浅层曝光、显影后，沟槽顶角600的光刻胶会被完全去除，但沟槽200表面光刻胶因为厚度较大，只能部分去除，理论上，在沟槽200表面剩余的光刻胶厚度为c-d。
(4)如图3(D)所示，用刻蚀的方法去除沟槽顶角600处的硅，然后去除图形化的光刻胶301：所述的刻蚀以图形化的光刻胶301为刻蚀掩模，包括以卤素气体为主要刻蚀气体的干法刻蚀以及以氢氟酸和硝酸混合液为主要刻蚀溶液的湿法刻蚀。为了使沟槽顶角600获得更好的圆滑效果，优选地，在所述的干法刻蚀过程中使硅片100表面与入射的等离子体束700保持45±10°的角度(如图3(D-1)中的等离子体束与硅片表面的倾角α所示)，同时硅片100维持旋转状态，可以通过倾斜硅片工件台和/或倾斜入射的等离子体束来实现所述的角度；可选地，当所述的刻蚀采用湿法刻蚀时，其反应温度为25-100℃，时间为10-100秒。经上述步骤后，沟槽顶角600处的硅被刻蚀去除，再去除图形化的光刻胶301后就可获得圆滑的沟槽顶角601，从而达到圆滑沟槽顶角的效果。
(5)如图3(E)所示，栅氧化层400的生长:为了获得高质量的栅氧化层400，一般在生长栅氧化层400之前，会使用湿法清洗或牺牲氧化或两者相结合的方法去除沟槽200表面的缺陷和杂质，所述的湿法清洗包括用氢氟酸去除沟槽200表面的自然氧化层、用SC1溶液(氢氧化铵/过氧化氢去离子水的混合液)去除沟槽200表面的颗粒和有机物杂质以及用SC2溶液(盐酸/过氧化氢去离子水的混合液)去除沟槽200表面的金属杂质；所述的牺牲氧化是指先通过热氧化的方法使沟槽200表面的硅和氧气或水蒸汽反应生成二氧化硅，然后再通过湿法刻蚀的方法去除所述的二氧化硅，以达到去除沟槽200表面的缺陷和杂质的目的。所述栅氧化层400使用热氧化法生长，其生长温度为750-1100℃，且所述栅氧化层400的厚度为50-5000纳米。
(6)如图3(F)所示，多晶硅500的填充:所述的多晶硅500被用作为沟槽栅的导电电极，可以使用业界常用的CVD(化学气相淀积)方法淀积。
(7)如图3(G)所示，经由光刻和刻蚀的方法形成最终所需的由多晶硅500和栅氧化层400组成的沟槽栅结构：在所述光刻之前，可选地，采用干法回刻或化学机械研磨的方法对步骤(6)所形成的多晶硅500进行平坦化处理,以提高光刻工艺的DOF(Depth of Focus：聚焦深度)。
由此可见，通过使用本发明的方法，在传统工艺中沟槽200形成后分别增加一步光刻和刻蚀过程，通过光刻的方法露出沟槽顶角600处的硅，再通过刻蚀的方法部分去除沟槽顶角600处的硅，从而达到圆滑沟槽顶角的效果，优选地，当使用旋转倾斜刻蚀时，这种圆滑效果将更明显。因此采用本发明方法可以形成具有圆滑沟槽顶角的沟槽栅结构，解决了传统沟槽栅结构中因尖锐沟槽顶角而导致的击穿电压降低的问题，提高了整个器件最终的击穿电压。
Claims (15)
1.一种应用于沟槽型MOS器件的沟槽栅的制备方法，其特征在于，包括以下步骤：
（1）在需要制作沟槽栅的硅片上经由光刻和刻蚀的方法形成沟槽；
（2）光刻胶的涂布和烘烤；
（3）用曝光、显影的方法去除沟槽顶角处的光刻胶；
（4）用刻蚀的方法去除沟槽顶角处的硅，然后去除光刻胶图形，形成圆滑后的沟槽顶角；
（5）栅氧化层的生长；
（6）多晶硅的填充；
（7）经由光刻和刻蚀的方法形成最终所需的由多晶硅和栅氧化层组成的具有圆滑顶角的沟槽栅结构。
2.根据权利要求1所述的方法，其特征在于，在步骤(1)中，所述沟槽是以光刻胶图形为掩膜刻蚀硅片形成，或以介质膜图形为掩膜刻蚀硅片形成。
3.根据权利要求1所述的方法，其特征在于，在步骤(2)中，所述光刻胶涂布之后要能完全覆盖步骤(1)中所述沟槽的底部和侧面、以及所述硅片的表面；所述光刻胶的涂布采用旋涂或喷涂的方式；所述光刻胶涂布之后沟槽表面光刻胶的厚度（c）比沟槽顶角处光刻胶的厚度（d）要大。
4.根据权利要求1或3所述的方法，其特征在于，在步骤(3)中，所述的曝光是指用带沟槽图形掩膜版的普通曝光，或所述的曝光是指不用掩膜版的浅层曝光。
5.根据权利要求4所述的方法，其特征在于，在步骤(3)中，当使用带沟槽图形掩膜版进行普通曝光时，所形成的光刻胶沟槽图形的关键尺寸（b）比步骤(1)所形成的沟槽的关键尺寸（a）大5%-20%。
6.根据权利要求4所述的方法，其特征在于，在步骤(3)中，当使用不带掩膜版的浅层曝光时，经显影后，沟槽顶角的光刻胶会被完全去除，但沟槽表面光刻胶因为厚度较大，只能部分去除，在沟槽表面剩余的光刻胶厚度为（c）-（d），所述浅层曝光的曝光能量为正常曝光能量的20%-60%。
7.根据权利要求1所述的方法，其特征在于，在步骤(4)中，所述的刻蚀包括以卤素气体为主要刻蚀气体的干法刻蚀以及以氢氟酸和硝酸混合液为主要刻蚀溶液的湿法刻蚀。
8.根据权利要求7所述的方法，其特征在于，在步骤(4)中，在所述的干法刻蚀过程中硅片表面与入射的等离子体束保持45±10°的角度，同时硅片维持旋转状态。
9.根据权利要求8所述的方法，其特征在于，在步骤(4)中，通过倾斜硅片工件台和/或倾斜入射的等离子体束来实现所述的45±10°角度。
10.根据权利要求7所述的方法，其特征在于，在步骤(4)中，所述湿法刻蚀的温度为25-100℃，时间为10-100秒。
11.根据权利要求1所述的方法，其特征在于，在步骤(5)中，在所述栅氧化层生长之前，使用湿法清洗和/或牺牲氧化的方法去除沟槽表面的缺陷和杂质。
12.根据权利要求11所述的方法，其特征在于，在步骤(5)中，所述的湿法清洗包括：用氢氟酸去除沟槽表面的自然氧化层，用氢氧化铵和过氧化氢去离子水的混合液去除沟槽表面的颗粒和有机物杂质，以及用盐酸和过氧化氢去离子水的混合液去除沟槽表面的金属杂质；所述的牺牲氧化是指先通过热氧化的方法使沟槽表面的硅和氧气或水蒸汽反应生成二氧化硅，然后再通过湿法刻蚀的方法去除所述的二氧化硅，以达到去除沟槽表面的缺陷和杂质的目的。
13.根据权利要求1所述的方法，其特征在于，在步骤(5)中，所述栅氧化层使用热氧化法生长，其生长温度为750-1100℃，所述栅氧化层的厚度为50-5000纳米。
14.根据权利要求1所述的方法，其特征在于，在步骤(6)中，所述的多晶硅被用作为沟槽栅的导电电极，使用化学气相淀积方法在沟槽内填充多晶硅。
15.根据权利要求1所述的方法，其特征在于，在步骤(7)中，在所述光刻之前，采用干法回刻或化学机械研磨的方法对步骤(6)所形成的多晶硅进行平坦化处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310346970.2A CN104347378A (zh) | 2013-08-09 | 2013-08-09 | 一种应用于沟槽型mos器件的沟槽栅的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310346970.2A CN104347378A (zh) | 2013-08-09 | 2013-08-09 | 一种应用于沟槽型mos器件的沟槽栅的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104347378A true CN104347378A (zh) | 2015-02-11 |
Family
ID=52502756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310346970.2A Pending CN104347378A (zh) | 2013-08-09 | 2013-08-09 | 一种应用于沟槽型mos器件的沟槽栅的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347378A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244167A (zh) * | 2020-01-19 | 2020-06-05 | 上海华虹宏力半导体制造有限公司 | 栅极沟槽填充方法 |
| CN111446167A (zh) * | 2020-03-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621020A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| US20070042564A1 (en) * | 2005-08-18 | 2007-02-22 | Yoon Suh B | Semiconductor including STI and method for manufacturing the same |
| CN101452872A (zh) * | 2007-11-30 | 2009-06-10 | 上海华虹Nec电子有限公司 | 高压区浅沟槽顶角端圆化的方法 |
| CN101587835A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽制作方法 |
| CN103021870A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法 |
| CN103137483A (zh) * | 2011-11-30 | 2013-06-05 | 上海华虹Nec电子有限公司 | 一种消除沟槽顶端尖角的方法 |
-
2013
- 2013-08-09 CN CN201310346970.2A patent/CN104347378A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621020A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| US20070042564A1 (en) * | 2005-08-18 | 2007-02-22 | Yoon Suh B | Semiconductor including STI and method for manufacturing the same |
| CN101452872A (zh) * | 2007-11-30 | 2009-06-10 | 上海华虹Nec电子有限公司 | 高压区浅沟槽顶角端圆化的方法 |
| CN101587835A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽制作方法 |
| CN103137483A (zh) * | 2011-11-30 | 2013-06-05 | 上海华虹Nec电子有限公司 | 一种消除沟槽顶端尖角的方法 |
| CN103021870A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244167A (zh) * | 2020-01-19 | 2020-06-05 | 上海华虹宏力半导体制造有限公司 | 栅极沟槽填充方法 |
| CN111446167A (zh) * | 2020-03-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
| TW201511182A (zh) | 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術 | |
| TWI421947B (zh) | 氮化鎵電晶體的製作方法 | |
| CN104485286A (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN109728096B (zh) | 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法 | |
| CN103839791B (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN106486365B (zh) | 半导体器件的形成方法 | |
| CN104752215A (zh) | 晶体管的形成方法 | |
| CN102446724B (zh) | 一种制作栅极的方法 | |
| CN111489972B (zh) | 半导体结构及其形成方法 | |
| US9748111B2 (en) | Method of fabricating semiconductor structure using planarization process and cleaning process | |
| CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
| CN107293587A (zh) | 一种GaN/AlGaN栅槽低损伤刻蚀的方法 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN104576346A (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
| CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN114256077A (zh) | 低压分离栅沟槽mos器件的制作方法 | |
| JP2008016838A (ja) | 半導体素子のリセスゲートの製造方法 | |
| CN108039337B (zh) | Fdsoi工艺中浅沟槽隔离结构的形成方法 | |
| CN103531473B (zh) | 氧化硅及氮化硅双层复合侧墙的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150211 |