CN112768360A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112768360A
CN112768360A CN201911076585.4A CN201911076585A CN112768360A CN 112768360 A CN112768360 A CN 112768360A CN 201911076585 A CN201911076585 A CN 201911076585A CN 112768360 A CN112768360 A CN 112768360A
Authority
CN
China
Prior art keywords
forming
layer
solution
dummy gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911076585.4A
Other languages
English (en)
Inventor
张静
刘佳磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911076585.4A priority Critical patent/CN112768360A/zh
Publication of CN112768360A publication Critical patent/CN112768360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，方法包括：提供衬底，所述衬底上具有鳍部结构；在所述衬底上形成横跨所述鳍部结构的伪栅极层，所述伪栅极层包括主体部和延伸部，所述主体部横跨所述鳍部结构的部分侧壁表面和部分顶部表面，所述延伸部的顶部低于所述鳍部结构的顶部表面，且所述延伸部位于所述鳍部结构的部分侧壁与主体部侧壁构成的拐角处；采用第一清洗工艺去除所述延伸部。所述方法形成的半导体结构性能得到了提升。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。
然而，随着晶体管的尺寸变小，形成的半导体结构的性能还有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。
为了解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部结构；在所述衬底上形成横跨所述鳍部结构的伪栅极层，所述伪栅极层包括主体部和延伸部，所述主体部横跨所述鳍部结构的部分侧壁表面和部分顶部表面，所述延伸部的顶部低于所述鳍部结构的顶部表面，且所述延伸部位于所述鳍部结构的部分侧壁与主体部侧壁构成的拐角处；采用第一清洗工艺去除所述延伸部。
可选的，所述第一清洗工艺为湿法清洗工艺。
可选的，所述湿法清洗工艺的溶液包括氟化氢溶液和臭氧溶液的混合溶液；所述氟化氢溶液的质量浓度百分比范围为0.01％～10％，所述臭氧溶液的质量浓度百分比范围为0.0001％～0.01％；所述氟化氢溶液在混合溶液中的体积比例范围为20％～80％，所述臭氧溶液在混合溶液中的体积比例范围为20％～80％。
可选的，所述第一清洗工艺对所述延伸部的去除厚度范围为2埃～25埃。
可选的，形成所述伪栅极层的方法包括：在所述衬底上形成伪栅极材料层；在所述伪栅极材料层上形成掩膜结构；以所述掩膜结构为掩膜刻蚀所述伪栅极材料层，直至暴露出所述衬底表面，形成伪栅极层；采用第二清洗工艺清洗所述伪栅极层表面和衬底表面。
可选的，刻蚀所述伪栅极材料层的工艺包括干法刻蚀工艺。
可选的，所述干法刻蚀工艺的参数包括：反应气体包括含氟气体、氧气和氮气的混合气体，压强为4毫托～80毫托，离子源功率为500瓦～2000瓦。
可选的，刻蚀所述伪栅极材料层之后形成副产物，所述副产物包括：半导体材料、氧化物和聚合物颗粒。
可选的，所述第二清洗工艺为湿法清洗工艺，所述第二清洗工艺的方法包括：采用第一清洗步骤去除所述半导体材料；采用第二清洗步骤去除所述氧化物；采用第三清洗步骤去除所述聚合物颗粒。
可选的，所述第一清洗步骤的溶液包括硫酸和双氧水的混合溶液；所述第二清洗步骤的溶液包括氟化氢溶液；所述第三清洗步骤的溶液包括氢氧化铵和双氧水的混合溶液。
可选的，所述掩膜结构包括硬掩膜材料层和位于硬掩膜材料层上的光刻胶层。
可选的，所述硬掩膜材料层的材料包括氧化硅、氮化硅或氮氧化硅。
可选的，去除所述延伸部之后，还包括：在所述伪栅极层侧壁形成侧墙结构。
可选的，形成侧墙结构之后，还包括：在所述伪栅极层两侧的鳍部结构内形成源漏掺杂区；形成源漏掺杂区之后，在所述衬底上形成介质层；去除所述伪栅极层，在所述介质层内形成栅极开口；在所述栅极开口内形成栅极层。
可选的，在所述衬底上形成鳍部结构之后，形成伪栅极层之前，还包括：在所述衬底上形成隔离结构，所述隔离结构位于所述鳍部结构侧壁，且所述隔离结构表面低于所述鳍部结构顶部表面。
可选的，所述隔离结构的材料为低介电常数材料；所述低介电常数材料包括氧化硅或氮化硅。
相应的，本发明技术方案还提供一种采用上述任一项方法形成的半导体结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
通过采用第一清洗工艺去除延伸部，使得位于所述鳍部结构的部分侧壁与主体部侧壁构成的拐角处的所述延伸部能够剥除，后续在伪栅极层两侧的鳍部结构内形成源漏掺杂区，继续去除伪栅极层形成栅极层，从而避免了在延伸部的位置形成的栅极层与源漏掺杂区相接触发生短路的情况，从而提升了半导体结构的性能。
进一步，去除所述延伸部的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺的溶液包括氟化氢溶液和臭氧溶液的混合溶液，所述氟化氢溶液的质量浓度百分比范围为0.01％～10％，所述臭氧溶液的质量浓度百分比范围为0.0001％～0.01％，0.01％～10％浓度的所述氟化氢溶液和0.0001％～0.01％浓度的臭氧溶液的混合溶液，能够在去除所述延伸部的同时对所述主体部的侧向刻蚀较小，以及所述混合溶液对所述伪栅极层顶部表面的硬掩膜层刻蚀选择比较大，从而不会对所述主体部的顶部表面造成损伤，使得所述伪栅极层形貌较好，后续去除伪栅极层形成栅极层时，不会影响栅极层的性能。所述氟化氢溶液的体积比例范围为20％～80％，所述臭氧溶液的体积比例范围为20％～80％，在这个范围内可以调节氟化氢和臭氧的比例以控制对所述延伸部的刻蚀速率，可调节范围较大，使得所述氟化氢和臭氧的混合溶液能够精确去除所述延伸部的同时对主体部的损伤较小。综上，提升了半导体结构的性能。
附图说明
图1和图2是一实施例中半导体结构的剖面结构示意图；
图3至图11是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的半导体结构的性能还有待提升。现结合具体的实施例进行分析说明。
图1和图2是一实施例中半导体结构的剖面结构示意图。
请参考图1和图2，图1为图2沿剖面线AA’方向的示意图，图2为图1的俯视图，结构包括：衬底100，衬底100上具有鳍部101；位于衬底上、部分鳍部101侧壁的隔离结构102；位于衬底100上的伪栅极结构103，所述伪栅极结构103横跨所述鳍部101；位于所述伪栅极结构103侧壁的侧墙104。
在所述半导体结构中，形成所述伪栅极结构103时，需要先在衬底100上和鳍部101上形成伪栅极材料层(未图示)，再采用干法刻蚀工艺刻蚀所述伪栅极材料层，形成所述伪栅极结构103。然而在采用干法刻蚀工艺刻蚀所述伪栅极材料层的过程中，由于所述伪栅极材料层覆盖所述鳍部101的侧壁，导致所述位于所述鳍部101侧壁的伪栅极材料层在垂直于衬底表面方向上的厚度较厚，在采用所述干法刻蚀工艺刻蚀所述伪栅极材料层直至暴露出衬底表面时，位于所述鳍部101侧壁的伪栅极材料层并没有被完全刻蚀，从而在与所述伪栅极结构103相接处的鳍部101侧壁形成衍生伪栅极结构105，从而在所述伪栅极结构103侧壁形成的侧墙104也位于所述衍生伪栅极结构105的侧壁。
后续在所述伪栅极结构103两侧的鳍部101内形成源漏掺杂区(未图示)，并继续去除所述伪栅极结构103形成金属栅极结构。在去除所述伪栅极结构103时，所述衍生伪栅极结构105也一并被去除形成栅极开口(未图示)，从而在所述栅极开口内形成金属栅极结构时，所述金属栅极结构两侧的鳍部101侧壁也会形成衍生金属栅极结构，所述衍生金属栅极结构与所述源漏掺杂区容易接触发生短路，从而影响半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及其形成方法，通过采用第一清洗工艺去除延伸部，使得位于所述鳍部结构的部分侧壁与主体部侧壁构成的拐角处的所述延伸部能够剥除，后续在伪栅极层两侧的鳍部结构内形成源漏掺杂区，继续去除伪栅极层形成栅极层，从而避免了在延伸部的位置形成的栅极层与源漏掺杂区相接触发生短路的情况，从而提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图3，提供衬底200，所述衬底上具有鳍部结构201。
所述衬底200的材料包括硅、硅锗、锗、绝缘体上硅或者绝缘体上锗。所述鳍部结构201的材料包括硅、硅锗、锗、绝缘体上硅或者绝缘体上锗。
在本实施例中，所述衬底200的材料包括硅；所述鳍部结构201的材料包括硅。
请继续参考图3，在所述衬底200上形成隔离结构202，所述隔离结构202位于所述鳍部结构201侧壁，且所述隔离结构202表面低于所述鳍部结构201顶部表面。
所述隔离结构202的形成方法包括：在所述衬底200上形成隔离材料层(未图示)；回刻蚀所述隔离材料层，形成所述隔离结构202。
形成所述隔离材料层的工艺包括化学气相沉积工艺或原子层沉积工艺；所述隔离结构202的材料为低介电常数材料；所述低介电常数材料包括氧化硅或氮化硅。
在本实施例中，形成所述隔离材料层的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够快速形成厚度均匀的隔离材料层；所述低介电常数材料包括氧化硅。
接下来，在所述衬底200上形成横跨所述鳍部结构201的伪栅极层，所述伪栅极层包括主体部和延伸部，所述主体部横跨所述鳍部结构的部分侧壁表面和部分顶部表面，所述延伸部的顶部低于所述鳍部结构的顶部表面，且所述延伸部位于所述鳍部结构的部分侧壁与主体部侧壁构成的拐角处。
请参考图4，在所述衬底200上形成伪栅极材料层203；在所述伪栅极材料层203上形成掩膜结构。
所述伪栅极材料层203的材料包括金属或多晶硅；所述掩膜结构包括硬掩膜材料层204和位于硬掩膜材料层204上的光刻胶层205，所述硬掩膜材料层204用途后续在所述伪栅极层的主体部表面形成硬掩膜层，以保护所述主体部表面；所述光刻胶层205暴露出部分所述硬掩膜材料层204表面，所述硬掩膜材料层204的材料包括氧化硅、氮化硅或氮氧化硅。
在本实施例中，所述伪栅极材料层203的材料包括多晶硅；所述硬掩膜材料层204的材料包括氧化硅。
形成所述伪栅极材料层203的工艺包括物理气相沉积工艺或原子层沉积工艺；形成所述硬掩膜材料层204的工艺包括化学气相沉积工艺或原子层沉积工艺；形成所述光刻胶层205的工艺包括旋涂工艺或喷涂工艺。
在本实施例中，形成所述伪栅极材料层203的工艺包括物理气相沉积工艺，所述物理气相沉积工艺能够快速形成厚度较厚且均匀的伪栅极材料层203；形成所述硬掩膜材料层204的工艺包括化学气相沉积工艺；形成所述光刻胶层205的工艺包括旋涂工艺。
请参考图5和图6，图6为图5的俯视图，图5为图6沿剖面线BB’方向的剖面结构示意图，以所述掩膜结构为掩膜刻蚀所述伪栅极材料层203，直至暴露出所述衬底200表面，形成伪栅极层和位于伪栅极层上的硬掩膜层208。
所述伪栅极层包括主体部206和延伸部207，所述主体部206横跨所述鳍部结构201的部分侧壁表面和部分顶部表面，所述延伸部207的顶部低于所述鳍部结构201的顶部表面，且所述延伸部207位于所述鳍部结构201的部分侧壁与主体部206侧壁构成的拐角处。
所述硬掩膜层208位于所述主体部206表面，所述硬掩膜层208用于保护所述主体部206顶部表面，避免后续的工艺对所述主体部206顶部表面造成损伤。
刻蚀所述伪栅极材料层203的工艺包括干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，刻蚀所述伪栅极材料层203的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的参数包括：反应气体包括含氟气体、氧气和氮气的混合气体，压强为4毫托～80毫托，离子源功率为500瓦～2000瓦。
在本实施例中，刻蚀所述伪栅极材料层203之后还形成副产物，所述副产物包括：半导体材料、氧化物和聚合物颗粒。
请继续参考图6，采用第二清洗工艺清洗所述伪栅极层表面和衬底表面。
所述第二清洗工艺用于去除刻蚀所述伪栅极材料层203形成的副产物。
所述第二清洗工艺为湿法清洗工艺，所述第二清洗工艺的方法包括：采用第一清洗步骤去除所述半导体材料；采用第二清洗步骤去除所述氧化物；采用第三清洗步骤去除所述聚合物颗粒。
在本实施例中，所述第一清洗步骤的溶液包括硫酸和双氧水的混合溶液；所述第二清洗步骤的溶液包括氟化氢溶液；所述第三清洗步骤的溶液包括氢氧化铵和双氧水的混合溶液。
请参考图7，图7为在图6基础上的示意图，采用第一清洗工艺去除所述延伸部207。
在本实施例中，所述第一清洗工艺为湿法清洗工艺。所述湿法清洗工艺的溶液包括氟化氢溶液和臭氧溶液的混合溶液；所述氟化氢溶液的质量浓度百分比范围为0.01％～10％，所述臭氧溶液的质量浓度百分比范围为0.0001％～0.01％；所述氟化氢溶液在混合溶液中的体积比例范围为20％～80％，所述臭氧溶液在混合溶液中的体积比例范围为20％～80％。
所述湿法刻蚀工艺的溶液包括氟化氢和臭氧的混合溶液，所述氟化氢溶液的质量浓度百分比范围为0.01％～10％，所述臭氧溶液的质量浓度百分比范围为0.0001％～0.01％，0.01％～10％浓度的所述氟化氢溶液和0.0001％～0.01％浓度的臭氧溶液的混合溶液，能够在去除所述延伸部207的同时对所述主体部206的侧向刻蚀较小，以及所述氟化氢和臭氧的混合溶液对所述伪栅极层顶部表面的硬掩膜层208刻蚀选择比较大，从而不会对所述主体部206的顶部表面造成损伤，使得所述伪栅极层形貌较好，后续去除伪栅极层形成栅极层时，不会影响栅极层的性能。
所述氟化氢溶液的体积比例范围为20％～80％，所述臭氧溶液的体积比例范围为20％～80％，在这个范围内可以调节氟化氢和臭氧的比例以控制对所述延伸部的刻蚀速率，可调节范围较大，使得所述氟化氢和臭氧的混合溶液能够精确去除所述延伸部207的同时对主体部206的损伤较小。
在本实施例中，所述第一清洗工艺对所述延伸部207的去除厚度范围为2埃～25埃。
采用第一清洗工艺去除延伸部207，使得位于所述鳍部结构201的部分侧壁与主体部206侧壁构成的拐角处的所述延伸部207能够剥除，后续在伪栅极层两侧的鳍部结构201内形成源漏掺杂区，继续去除伪栅极层形成栅极层，从而避免了在延伸部207的位置形成的栅极层与源漏掺杂区相接触发生短路的情况，从而提升了半导体结构的性能。
请参考图8和图9，图9为图8的俯视图，图8为图9在剖面线CC’方向的结构示意图，在所述伪栅极层侧壁形成侧墙结构209。
所述侧墙结构209的形成方法包括：在所述衬底200上、所述伪栅极层主体部206的侧壁表面以及所述硬掩膜层208的表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述硬掩膜层208表面，在所述伪栅极层侧壁形成侧墙结构209。
所述侧墙结构209的材料包括氧化硅、氮化硅或氮氧化硅；形成所述侧墙材料层的工艺化学气相沉积工艺或原子层沉积工艺；回刻蚀所述侧墙材料层的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
在本实施例中，所述侧墙结构209的材料包括氮化硅；形成所述侧墙材料层的工艺化学气相沉积工艺；回刻蚀所述侧墙材料层的工艺包括干法刻蚀工艺。
请参考图10，图10为在图9基础上的结构示意图，在所述伪栅极层两侧的鳍部结构201内形成源漏掺杂区210。
形成所述源漏掺杂区210的工艺包括离子注入工艺或者外延生长工艺。在本实施例中，形成所述源漏掺杂区210的工艺包括外延生长工艺。
位于所述鳍部结构201的部分侧壁与主体部206侧壁构成的拐角处的所述延伸部207剥除后，后续去除伪栅极层形成栅极层时，不会在所述延伸部207的位置形成栅极层，从而避免了在延伸部207位置的栅极层与所述源漏掺杂区210相接触发生短路的情况，从而提升了半导体结构的性能。
请参考图11，图11为在图8基础上的结构示意图，形成源漏掺杂区210之后，在所述衬底200上形成介质层211；形成介质层211之后，去除所述伪栅极层，在所述介质层211内形成栅极开口(未图示)；在所述栅极开口内形成栅极层212。
所述栅极层212的形成方法包括：在所述衬底200上、所述鳍部结构201上以及所述伪栅极层上形成介质材料层(未图示)；平坦化所述介质材料层，直至暴露出所述伪栅极层主体部206顶部表面，形成介质层211；在介质层211表面形成图形化的掩膜层(未图示)，所述掩膜层暴露出所述伪栅极层主体部206顶部表面；以所述掩膜层为掩膜，去除所述伪栅极层，在所述介质层211内形成栅极开口(未图示)；在所述栅极开口内和介质层211表面形成栅极材料层(未图示)；平坦化所述栅极材料层直至暴露出所述介质层211表面，形成所述栅极层212。
所述介质层211的材料包括氧化硅、氮化硅或氮氧化硅；形成所述介质材料层的工艺包括化学气相沉积工艺或原子层沉积工艺；平坦化所述介质材料层的工艺包括回刻蚀工艺或化学机械抛光工艺。
在本实施例中，所述介质层211的材料包括氧化硅；形成所述介质材料层的工艺包括化学气相沉积工艺；平坦化所述介质材料层的工艺包括化学机械抛光工艺。
去除所述伪栅极层的工艺包括干法刻蚀工艺或湿法刻蚀工艺；所述栅极层212的材料包括金属；形成所述栅极材料层的工艺包括物理气相沉积工艺或电镀工艺；平坦化所述栅极材料层的工艺包括回刻蚀工艺或化学机械抛光工艺。
在本实施例中，去除所述伪栅极层的工艺包括干法刻蚀工艺；所述栅极层212的材料包括钨；形成所述栅极材料层的工艺包括物理气相沉积工艺；平坦化所述栅极材料层的工艺包括化学机械抛光工艺。
由于所述鳍部结构201的部分侧壁与主体部206侧壁构成的拐角处的所述延伸部207被剥除，从而在去除伪栅极层形成栅极层212时，不会在所述延伸部207的位置形成栅极层212，从而避免了在延伸部207位置的栅极层212与所述源漏掺杂区210相接触发生短路的情况，从而提升了半导体结构的性能。
至此，形成的所述半导体结构，性能得到了提升。
相应的，请继续参考图11，本发明实施例还提供一种采用上述方法形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有鳍部结构；
在所述衬底上形成横跨所述鳍部结构的伪栅极层，所述伪栅极层包括主体部和延伸部，所述主体部横跨所述鳍部结构的部分侧壁表面和部分顶部表面，所述延伸部的顶部低于所述鳍部结构的顶部表面，且所述延伸部位于所述鳍部结构的部分侧壁与主体部侧壁构成的拐角处；
采用第一清洗工艺去除所述延伸部。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一清洗工艺为湿法清洗工艺。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述湿法清洗工艺的溶液包括氟化氢溶液和臭氧溶液的混合溶液；所述氟化氢溶液的质量浓度百分比范围为0.01％～10％，所述臭氧溶液的质量浓度百分比范围为0.0001％～0.01％；所述氟化氢溶液在混合溶液中的体积比例范围为20％～80％，所述臭氧溶液在混合溶液中的体积比例范围为20％～80％。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一清洗工艺对所述延伸部的去除厚度范围为2埃～25埃。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述伪栅极层的方法包括：在所述衬底上形成伪栅极材料层；在所述伪栅极材料层上形成掩膜结构；以所述掩膜结构为掩膜刻蚀所述伪栅极材料层，直至暴露出所述衬底表面，形成伪栅极层；采用第二清洗工艺清洗所述伪栅极层表面和衬底表面。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，刻蚀所述伪栅极材料层的工艺包括干法刻蚀工艺。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的参数包括：反应气体包括含氟气体、氧气和氮气的混合气体，压强为4毫托～80毫托，离子源功率为500瓦～2000瓦。
8.如权利要求5所述的半导体结构的形成方法，其特征在于，刻蚀所述伪栅极材料层之后形成副产物，所述副产物包括：半导体材料、氧化物和聚合物颗粒。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二清洗工艺为湿法清洗工艺，所述第二清洗工艺的方法包括：采用第一清洗步骤去除所述半导体材料；采用第二清洗步骤去除所述氧化物；采用第三清洗步骤去除所述聚合物颗粒。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一清洗步骤的溶液包括硫酸和双氧水的混合溶液；所述第二清洗步骤的溶液包括氟化氢溶液；所述第三清洗步骤的溶液包括氢氧化铵和双氧水的混合溶液。
11.如权利要求5所述的半导体结构的形成方法，其特征在于，所述掩膜结构包括硬掩膜材料层和位于硬掩膜材料层上的光刻胶层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述硬掩膜材料层的材料包括氧化硅、氮化硅或氮氧化硅。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述延伸部之后，还包括：在所述伪栅极层侧壁形成侧墙结构。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成侧墙结构之后，还包括：在所述伪栅极层两侧的鳍部结构内形成源漏掺杂区；在形成源漏掺杂区之后，在所述衬底上形成介质层；去除所述伪栅极层，在所述介质层内形成栅极开口；在所述栅极开口内形成栅极层。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述衬底上形成鳍部结构之后，形成伪栅极层之前，还包括：在所述衬底上形成隔离结构，所述隔离结构位于所述鳍部结构侧壁，且所述隔离结构表面低于所述鳍部结构顶部表面。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述隔离结构的材料为低介电常数材料；所述低介电常数材料包括氧化硅或氮化硅。
17.一种如权利要求1至16任一项方法形成的半导体结构。
CN201911076585.4A 2019-11-06 2019-11-06 半导体结构及其形成方法 Pending CN112768360A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911076585.4A CN112768360A (zh) 2019-11-06 2019-11-06 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911076585.4A CN112768360A (zh) 2019-11-06 2019-11-06 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112768360A true CN112768360A (zh) 2021-05-07

Family

ID=75692743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911076585.4A Pending CN112768360A (zh) 2019-11-06 2019-11-06 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112768360A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855014A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 P型mosfet及其制造方法
CN104022036A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105632926A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106935635A (zh) * 2015-12-30 2017-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN109143774A (zh) * 2018-07-18 2019-01-04 深圳市华星光电半导体显示技术有限公司 掩膜板及金属线的制作方法
CN109300972A (zh) * 2017-07-24 2019-02-01 中芯国际集成电路制造（天津）有限公司 Finfet器件及其形成方法
CN109390235A (zh) * 2017-08-02 2019-02-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111613583A (zh) * 2019-02-25 2020-09-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855014A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 P型mosfet及其制造方法
CN104022036A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105632926A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106935635A (zh) * 2015-12-30 2017-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN109300972A (zh) * 2017-07-24 2019-02-01 中芯国际集成电路制造（天津）有限公司 Finfet器件及其形成方法
CN109390235A (zh) * 2017-08-02 2019-02-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109143774A (zh) * 2018-07-18 2019-01-04 深圳市华星光电半导体显示技术有限公司 掩膜板及金属线的制作方法
CN111613583A (zh) * 2019-02-25 2020-09-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
CN105280498A (zh) 半导体结构的形成方法
CN108321090B (zh) 半导体器件及其形成方法
US10658489B2 (en) Semiconductor structure and fabrication method thereof
CN104733315A (zh) 半导体结构的形成方法
CN106486365B (zh) 半导体器件的形成方法
CN109872953B (zh) 半导体器件及其形成方法
CN110581101B (zh) 半导体器件及其形成方法
CN104900520A (zh) 半导体器件的形成方法
CN107978514B (zh) 晶体管及其形成方法
CN105097518A (zh) 鳍式场效应管的形成方法
CN109841521B (zh) 半导体器件及其形成方法
US11569131B2 (en) Semiconductor device and fabrication method thereof
CN112768360A (zh) 半导体结构及其形成方法
CN113113308B (zh) 半导体器件及其形成方法
CN110034187B (zh) 半导体结构及其形成方法
JP4082280B2 (ja) 半導体装置およびその製造方法
CN111863614B (zh) 半导体结构及其形成方法
CN109585290B (zh) 半导体器件及其形成方法
CN110931356B (zh) 半导体结构及其制造方法
CN109285876B (zh) 半导体结构及其形成方法
CN110060919B (zh) 半导体器件及其形成方法
CN113745108A (zh) 半导体结构及其形成方法
CN107706153B (zh) 半导体器件的形成方法
CN106033719A (zh) 半导体结构的形成方法
CN112928023B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination