CN113745108A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113745108A CN113745108A CN202010463098.XA CN202010463098A CN113745108A CN 113745108 A CN113745108 A CN 113745108A CN 202010463098 A CN202010463098 A CN 202010463098A CN 113745108 A CN113745108 A CN 113745108A
- Authority
- CN
- China
- Prior art keywords
- layer
- dummy gate
- forming
- semiconductor structure
- gate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 164
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000010410 layer Substances 0.000 claims abstract description 164
- 230000008569 process Effects 0.000 claims abstract description 115
- 238000005530 etching Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000004140 cleaning Methods 0.000 claims abstract description 48
- 239000011241 protective layer Substances 0.000 claims abstract description 40
- 230000004048 modification Effects 0.000 claims abstract description 39
- 238000012986 modification Methods 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 238000011049 filling Methods 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 7
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- 239000006227 byproduct Substances 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000011148 porous material Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 9
- 230000009467 reduction Effects 0.000 abstract description 8
- 230000007547 defect Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，包括：提供基底，所述基底上具有鳍部；在所述基底上形成横跨所述鳍部的伪栅极结构，且所述伪栅极结构侧壁表面具有第二保护层；对所述第二保护层进行改性处理，使所述第二保护层形成第二改性层；进行清洗工艺。通过选择合适的改性处理，使在所述清洗过程中，对所述第二改性层的刻蚀速率在预设范围之内，即，所述清洗工艺对第二改性层的刻蚀速率较小，从而所述伪栅极结构侧壁厚度减小的尺寸程度较小，使鳍部和伪栅极结构交界的角落区域的夹角变化较小，提高了形成的半导体结构的电学性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的发展，传统的平面式的金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin Field-EffectTransistor)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
所述栅极结构的形成方法为：在基底上形成覆盖所述鳍部的栅极材料膜；在所述栅极材料膜表面形成图形化层；以所述图形化层为掩膜，刻蚀所述栅极材料膜，直至暴露出基底表面，形成所述栅极结构。
然而，现有形成的鳍式场效应晶体管的性能有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有鳍部；在所述基底上形成横跨所述鳍部的伪栅极结构，且所述伪栅极结构侧壁表面具有第二保护层；对所述第二保护层进行改性处理，使所述第二保护层形成第二改性层；进行清洗工艺，所述清洗工艺对第二改性层的刻蚀速率在预设范围之内。
可选的，所述清洗工艺对第二改性层的刻蚀速率在预设范围之内。
可选的，所述鳍部表面具有第一保护层。
可选的，所述第一保护层和第二保护层为多孔材料，且所述第二保护层材料的孔隙率大于所述第一保护层材料的孔隙率。
可选的，所述改性处理还使所述第一保护层形成第一改性层，所述清洗工艺对第一改性层的刻蚀速率在预设范围之内。
可选的，所述第一保护层的形成工艺包括：原子层沉积工艺。
可选的，所述第一保护层的材料包括：氧化硅。
可选的，所述第二保护层的材料包括：氧化硅。
可选的，所述伪栅极结构的形成方法包括：在所述基底上形成覆盖所述鳍部顶部表面和侧壁表面的伪栅极材料膜；刻蚀所述伪栅极材料膜，在所述基底上形成横跨所述鳍部的伪栅极结构。
可选的，刻蚀所述伪栅极材料膜的过程中，在所述伪栅极结构侧壁表面形成所述第二保护层。
可选的，刻蚀所述伪栅极材料膜的过程中，在所述伪栅极结构表面或鳍部表面产生副产物。
可选的，所述改性处理包括：化学处理。
可选的，所述化学处理为氮化处理；所述氮化处理的参数包括：通入的气体包括氮气，氮气的流量为300标准毫升/分钟至1000标准毫升/分钟，压强为10毫托至100毫托，源功率为300瓦至1000瓦，时间为5秒至30秒。
可选的，所述改性处理包括：热处理。
可选的，所述热处理的工艺包括：快速热退火；所述快速热退火的参数包括：温度范围为700摄氏度至900摄氏度，时间范围为5秒至20秒。
可选的，所述清洗工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀溶液包括稀氢氟酸溶液，水和氢氟酸的体积比例范围为90:1至110:1。
可选的，刻蚀所述伪栅极材料膜，在所述基底上形成横跨所述鳍部的伪栅极结构的方法包括：在所述伪栅极材料膜表面形成图形化层，所述图形化层用于定义伪栅极结构的位置和尺寸；以所述图形化层为掩膜，刻蚀所述伪栅极材料膜，直至暴露出基底表面，在所述基底上形成所述伪栅极结构，且所述伪栅极结构位于所述鳍部的部分顶部和侧壁表面。
可选的，以所述图形化层为掩膜，刻蚀所述伪栅极材料膜的工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体包括氯气、溴化氢、氧气和氮气，所述氯气的流量为100标准毫升/分钟至300标准毫升/分钟，溴化氢的流量为100标准毫升/分钟至500标准毫升/分钟，氧气的流量为40标准毫升/分钟至100标准毫升/分钟，氮气的流量为40标准毫升/分钟至500标准毫升/分钟，压强为50毫托至120毫托，高频功率为400瓦至700瓦，低频电压为800伏至1200伏。
可选的，还包括：所述清洗工艺之后，在所述鳍部表面和伪栅极结构表面形成填充层。
可选的，所述填充层的形成工艺包括：物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺。
可选的，所述填充层的厚度范围为5埃至30埃。
可选的，所述填充层的材料为绝缘材料；所述绝缘材料包括：氮化硅、氧化硅、氮氧化硅或者碳氧化硅。
可选的，所述鳍部的宽度范围为10纳米至15纳米。
可选的，相邻鳍部之间的间距范围为50纳米至70纳米。
可选的，所述伪栅极结构的宽度为15纳米至20纳米。
可选的，相邻伪栅极结构之间的间距范围为50纳米至70纳米。
相应的，本发明技术方案还提供一种半导体结构，包括：基底，所述基底上具有鳍部；所述基底上具有横跨鳍部的栅极结构，且所述栅极结构侧壁表面具有第二改性层。
可选的，所述鳍部表面具有第一改性层。
可选的，所述栅极结构包括栅极层，所述栅极层的材料包括：多晶硅或者金属。
可选的，还包括：位于栅极结构表面和鳍部表面的填充层。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，通过对所述第二保护层进行改性处理，所述第二保护层的材料发生改变，形成第二改性层。通过选择合适的改性处理，使在所述清洗过程中，对所述第二改性层的刻蚀速率在预设范围之内，即，所述清洗工艺对第二改性层的刻蚀速率较小，因此，所述伪栅极结构侧壁厚度减小的尺寸程度较小，使鳍部和伪栅极结构交界的角落区域的夹角变化较小，即，所述夹角接近直角，意味着位于所述角落区域的残留物量较少，提高了形成的半导体结构的电学性能。
进一步，通过对所述第一保护层进行改性处理，所述第一保护层的材料发生改变，形成第一改性层。通过选择合适的改性处理，使在所述清洗过程中，对所述第一改性层的刻蚀速率在预设范围之内，即，所述清洗工艺对第一改性层的刻蚀速率较小，因此，所述鳍部的侧壁厚度减小的尺寸程度较小，使鳍部和伪栅极结构交界的角落区域的夹角变化较小，提高了形成的半导体结构的电学性能。
进一步，通过所述化学处理之后，形成的第一改性层和第二改性层的致密性均较高，从而清洗工艺对所述第一改性层的刻蚀速率和对第二改性层的刻蚀速率均较低，使鳍部和伪栅极结构交界的角落区域的夹角变化较小，提高了形成的半导体结构的电学性能。
进一步，通过所述热处理，使所述第二保护层材料的致密性提高，形成所述第二改性层，从而清洗工艺对所述致密性较高的第二改性层的刻蚀速率较低，使鳍部和伪栅极结构交界的角落区域的夹角变化较小，提高了形成的半导体结构的电学性能。
进一步，由于在去除所述刻蚀所述伪栅极材料膜产生的杂质的过程中，所述鳍部表面和伪栅极结构表面会产生一些缺陷，同时，所述清洗工艺会加重鳍部和伪栅极结构表面的缺陷，通过在所述鳍部表面和伪栅极结构侧壁表面形成填充层，能够填补鳍部表面和伪栅极结构表面的缺陷，使鳍部的侧壁形貌和伪栅极结构的侧壁形貌较平整，从而进一步使鳍部和伪栅极结构交界的角落区域的夹角接近直角，提高了形成的半导体结构的电学性能。
附图说明
图1至图5是一种半导体结构形成方法各步骤的结构示意图；
图6至图13是本发明一实施例中的半导体结构形成方法各步骤的结构示意图；
图14至图17是本发明另一实施例中的半导体结构形成方法各步骤的结构示意图。
具体实施方式
首先，对现有半导体结构的性能较差的原因结合附图进行详细说明，图1至图5是一种现有半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100上具有鳍部110，所述鳍部110表面具有第一保护层111。
请参考图2，在所述基底100上形成覆盖所述鳍部110顶部表面和侧壁表面的伪栅极材料膜120。
请参考图3，刻蚀所述伪栅极材料膜120，在所述基底100上形成横跨所述鳍部110的伪栅极结构130，且所述伪栅极结构130侧壁表面具有第二保护层131。
请参考图4和图5，图5是图4沿A-A1切线方向上的剖面示意图，采用清洗工艺，去除所述刻蚀所述伪栅极材料膜120产生的杂质。
上述方法中，所述第一保护层111用于保护鳍部110的表面，保护所述鳍部110表面在后续工艺不会受到刻蚀损耗。刻蚀所述伪栅极材料膜120，在所述基底100上形成横跨所述鳍部110的伪栅极结构130的过程中，一方面，为了保证采用的刻蚀工艺具有较好的各向异性，使形成的伪栅极结构130的侧壁能够较好地垂直于基底100表面，会在刻蚀的过程中在伪栅极结构130的侧壁表面形成第二保护层131，所述第二保护层131为刻蚀伪栅极材料膜120过程中产生的副产物，所述第二保护层131的材料为氧化硅的聚合物；另一方面，刻蚀所述伪栅极材料膜120，还会在伪栅极结构130表面沉积一些刻蚀副产物、有机物聚合物等杂质。通过清洗工艺，去除所述刻蚀所述伪栅极材料膜120产生的杂质，从而减小对半导体结构性能的影响。
通常，位于鳍部110表面的第一保护层111的材料为氧化硅，在刻蚀所述伪栅极材料膜120的过程中，形成的第二保护层131的材料为氧化硅。然而，由于所述第一保护层111通过原子层沉积工艺形成，从而所述第一保护层111的致密性较好，以保证所述第一保护层111对鳍部110表面起到充分的保护作用。所述第二保护层131是通过在刻蚀工艺中，通入的刻蚀气体中的氧气和伪栅极材料膜120中的硅元素反应形成的聚合物，沉积在伪栅极结构130表面而形成，因此，所述第二保护层131的致密性较差。因此，去除所述杂质的过程中，对第二保护层131的刻蚀速率较大，容易导致鳍部110和伪栅极结构130交界的角落区域的一面呈凹陷，所述面为伪栅极结构130侧壁所在的面，导致鳍部110和伪栅极结构130交界的角落区域的夹角a变大，使得所述角落区域的残留物量较大，降低了形成的半导体结构的电学性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，通过对所述第二保护层进行改性处理，使所述第二保护层形成第二改性层；进行清洗工艺。通过选择合适的改性处理，使在所述清洗过程中，对所述第二改性层的刻蚀速率在预设范围之内，即，所述清洗工艺对第二改性层的刻蚀速率较小，从而所述伪栅极结构侧壁厚度减小的尺寸程度较小，使鳍部和伪栅极结构交界的角落区域的夹角变化较小，提高了形成的半导体结构的电学性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图13是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
请参考图6，提供基底200，所述基底200上具有鳍部210。
在本实施例中，通过刻蚀初始衬底形成基底200和位于基底200表面的鳍部210。在其他实施例中，在基底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部210。
在本实施例中，所述基底200和鳍部210的材料为单晶硅。所述基底还可以是多晶硅或非晶硅。所述基底材料还可以为锗、锗化硅、砷化镓等半导体材料。所述基底还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、硅锗、砷化镓或铟镓砷等半导体材料。
所述鳍部210的宽度范围为10纳米至15纳米。
所述宽度指的是垂直于鳍部210延伸方向上的尺寸。
相邻鳍部210之间的间距范围为50纳米至70纳米。
所述鳍部210表面具有第一保护层211。
所述第一保护层211用于避免所述鳍部210在后续刻蚀工艺中受到损伤。
所述第一保护层211的材料包括：氧化硅、氮化硅或氮氧化硅。在本实施例中，所述第一保护层211的材料为氧化硅。
所述第一保护层211的材料为多孔材料。
所述第一保护层211的形成工艺包括：原子层沉积工艺。
所述原子层沉积工艺为在原子量级的厚度上进行沉积，从而形成的第一保护层211的致密性较高，即，孔隙率较低，从而有利于所述第一保护层211能够对鳍部210表面起到有效保护作用。
具体的，所述基底200表面还具有隔离层201，所述隔离层201顶部表面低于所述鳍部210的顶部表面，且所述隔离层201覆盖所述鳍部210的部分侧壁表面。
所述隔离层201用于实现不同半导体器件之间的电隔离。
接着，在所述基底200上形成横跨所述鳍部210的伪栅极结构，且所述伪栅极结构侧壁表面具有第二保护层，具体形成所述伪栅极结构的方法请参考图7至图9。
请参考图7，在所述基底200上形成覆盖所述鳍部210顶部表面和侧壁表面的伪栅极材料膜220。
所述伪栅极材料膜220为后续形成伪栅极结构提供材料。
在本实施例中，所述伪栅极材料膜220包括：伪栅介质材料膜和位于为栅介质材料膜表面的伪栅电极材料膜。
所述伪栅极材料膜220的形成方法包括：在所述基底200上形成伪栅介质材料膜(图中未示出)，所述伪栅介质材料膜覆盖所述鳍部210和隔离层201表面；在所述伪栅介质材料膜表面形成伪栅电极材料膜(图中未示出)。
在本实施例中，所述伪栅介质材料膜的材料为氧化硅，所述伪栅电极材料膜的材料为多晶硅。
请参考图8和图9，图9为图8沿B-B1切线方向的剖面示意图刻蚀所述伪栅极材料膜220，在所述基底200上形成横跨所述鳍部210的伪栅极结构230。
所述刻蚀所述伪栅极材料膜220，在所述基底200上形成横跨所述鳍部210的伪栅极结构230的方法包括：在所述伪栅极材料膜220表面形成图形化层(图中未示出)，所述图形化层用于定义伪栅极结构的位置和尺寸；以所述图形化层为掩膜，刻蚀所述伪栅极材料膜220，直至暴露出基底200表面，在所述基底200上形成所述伪栅极结构230，且所述伪栅极结构230位于所述鳍部210的部分顶部和侧壁表面。
具体的，刻蚀所述伪栅极材料膜220，直至暴露出隔离层201和鳍部210表面。
所述伪栅极结构230的宽度为15纳米至20纳米。
相邻伪栅极结构230之间的间距范围为50纳米至70纳米。
以所述图形化层为掩膜，刻蚀所述伪栅极材料膜220的工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体包括氯气、溴化氢、氧气和氮气，所述氯气的流量为100标准毫升/分钟至300标准毫升/分钟，溴化氢的流量为100标准毫升/分钟至500标准毫升/分钟，氧气的流量为40标准毫升/分钟至100标准毫升/分钟，氮气的流量为40标准毫升/分钟至500标准毫升/分钟，压强为50毫托至120毫托，高频功率为400瓦至700瓦，低频电压为800伏至1200伏。
需要说明的是，刻蚀所述伪栅极材料膜的过程中，在所述伪栅极结构230侧壁表面形成所述第二保护层231。
所述伪栅极结构230侧壁和和鳍部210侧壁之间角落区域处的夹角b接近直角。
所述第二保护层231的材料为氧化硅。
在本实施例中，所述第一保护层211的材料为氧化硅，所述第二保护层231的材料为氧化硅，且所述第一保护层和第二保护层231的材料为多孔材料，且所述第二保护层231材料的孔隙率大于所述第一保护层211材料的孔隙率。
刻蚀所述伪栅极材料膜220的过程中，在所述伪栅极结构220表面或鳍部210表面产生副产物。
请参考图10，图10和图8的视图方向相同，对所述第二保护层231进行改性处理，使所述第二保护层231形成第二改性层232。
所述改性处理包括：化学处理。
在本实施例中，所述化学处理为氮化处理；所述氮化处理的参数包括：通入的气体包括氮气，氮气的流量为300标准毫升/分钟至1000标准毫升/分钟，压强为10毫托至100毫托，源功率为300瓦至1000瓦，时间为5秒至30秒。
在本实施例中，所述第二保护层231的材料为氧化硅，所述氮化处理后形成的第二改性层232的材料为氮氧化硅。
通过所述改性处理，所述第二改性层232的致密性较高，有利于在后续的清洗工艺中，降低清洗工艺对所述第二改性层232的刻蚀速率，从而满足对第二改性层232的刻蚀速率在预设范围之内。
需要说明的是，所述改性处理还使所述第一保护层211形成第一改性层212。
在本实施例中，所述第一保护层211的材料为氧化硅，所述氮化处理之后形成的第一改性层212的材料为氮氧化硅。
通过所述改性处理，所述第一改性层212的致密性较高，有利于在后续的清洗工艺中，使清洗工艺对所述第一改性层212的刻蚀速率较小，从而满足对第一改性层212的刻蚀速率在预设范围之内。
通过所述化学处理之后，形成的第一改性层212和第二改性层232的致密性均较高，从而清洗工艺对所述第一改性层212的刻蚀速率和对第二改性层232的刻蚀速率均较低，使鳍部210和伪栅极结构230交界的角落区域的夹角b变化较小，提高了形成的半导体结构的电学性能。
请参考图11和图12，图12为图11沿B-B1切线方向的剖面示意图，进行清洗工艺。
所述清洗工艺对第二改性层232的刻蚀速率在预设范围之内。
所述清洗工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀溶液包括稀氢氟酸溶液，水和氢氟酸的体积比例范围为90:1至110:1。
所述清洗工艺，用于去除形成伪栅极结构230过程中产生的副产物，提高鳍部210表面、伪栅极结构230表面以及基底200表面的清洁度，从而提高形成的半导体结构的性能。
通过选择合适的改性处理，使第二保护层231形成所述第二改性层232。所述清洗工艺对第二改性层232的刻蚀速率在预设范围之内，所述清洗工艺对第二改性层232的刻蚀速率较小，从而所述角落区域的第二改性层232和邻近角落区域的第二改性层232的厚度减小程度均较小。所述伪栅极结构230侧壁厚度减小的尺寸程度较小，使鳍部210和伪栅极结构230交界的角落区域的夹角b变化较小，即，所述夹角接近直角，意味着位于所述角落区域的残留物量较少，提高了形成的半导体结构的电学性能。
在本实施例中，所述清洗工艺对第一改性层212的刻蚀速率在预设范围之内。
同理，通过选择合适的改性处理，使第一保护层211形成所述第一改性层212。所述清洗工艺对第一改性层212的刻蚀速率在预设范围之内，所述清洗工艺对第一改性层212的刻蚀速率较小，从而所述角落区域的第一改性层212和邻近角落区域的第一改性层212的厚度减小程度均较小。所述伪栅极结构230侧壁厚度减小的尺寸程度较小，使鳍部210和伪栅极结构230交界的角落区域的夹角b变化较小，即，所述夹角b接近直角，意味着位于所述角落区域的残留物量较少，提高了形成的半导体结构的电学性能。
请参考图13，图13和图11的视图方向相同，所述清洗工艺之后，在所述鳍部210表面和伪栅极结构210表面形成填充层240。
所述填充层240的形成工艺包括：物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺。
在本实施例中，所述填充层240的形成工艺为原子层沉积工艺。
所述原子层沉积工艺为在原子量级的厚度上进行沉积，从而有利于所述填充层240填充于鳍部210和伪栅极结构230的表面缺陷，提高鳍部210和伪栅极结构230表面的平整度。
所述填充层240的厚度范围为5埃至30埃。
所述填充层240的材料为绝缘材料；所述绝缘材料包括：氮化硅、氧化硅、氮氧化硅或者碳氧化硅。
在本实施例中，所述填充层240的材料为氧化硅。
由于在去除所述刻蚀所述伪栅极材料膜220产生的杂质的过程中，所述鳍部210表面和伪栅极结构230表面会产生一些缺陷，同时，所述清洗工艺会加重鳍部和伪栅极结构表面的缺陷，通过在所述鳍部210表面和伪栅极结构230侧壁表面形成填充层240，能够填补鳍部210表面和伪栅极结构230表面的缺陷，使鳍部310的侧壁形貌和伪栅极结构230的侧壁形貌较平整，从而进一步使鳍部210和伪栅极结构230交界的角落区域的夹角b接近直角，提高了形成的半导体结构的电学性能。
相应的，本发明实施例还提供一种半导体结构，请参考图13，包括：基底200，所述基底200上具有鳍部210；所述基底200上具有横跨鳍部210的栅极结构(图中未示出)，且所述栅极结构侧壁表面具有第二改性层232。
在本实施例中，所述鳍部210表面具有第一改性层212。
所述栅极结构包括栅极层，所述栅极层的材料包括：多晶硅或者金属。
在本实施例中，所述半导体结构还包括：位于栅极结构表面和鳍部表面的填充层240。
需要说明的是，所述栅极结构是对伪栅极结构230采用后栅工艺而形成的结构。
图14至图17是本发明另一实施例的半导体结构的形成过程的结构示意图。本实施例和上述实施例的不同点在于改性处理过程不同，因此，在上述实施例的基础上继续对半导体结构的形成过程进行说明。请在图9的基础上继续参考图14。
请参考图14，对所述第二保护层231进行改性处理，使所述第二保护层231形成第二改性层332。
所述改性处理包括：热处理。
在本实施例中，所述热处理的工艺为快速热退火；所述快速热退火的参数包括：温度范围为700摄氏度至900摄氏度，时间范围为5秒至20秒。
在本实施例中，所述第一保护层211的材料为氧化硅，所述第二保护层231的材料为氧化硅，且所述第一保护层211和第二保护层231的材料为多孔材料，且所述第二保护层231材料的孔隙率大于所述第一保护层211材料的孔隙率。
通过所述改性处理，所述第二改性层232的孔隙率降低，即，所述第二改性层232的致密性提高，有利于在后续的清洗工艺中，使清洗工艺对所述第二改性层232的刻蚀速率较小，从而满足对第二改性层232的刻蚀速率在预设范围之内。
所述改性处理还使所述第一保护层211形成第一改性层312。
由于所述第一保护层211的孔隙率较小，改性处理之后，所述第一改性层312的孔隙率不变或者减小。
请参考图15和16，图16为图15沿C-C1切线方向的剖面示意图，进行清洗工艺，所述清洗工艺对第二改性层332的刻蚀速率在预设范围之内。
所述清洗工艺和上述实施例中的清洗工艺相同，在此不再赘述。
在本实施例中，所述清洗工艺对第一改性层312的刻蚀速率在预设范围之内。
请参考图17，所述清洗工艺之后，在所述鳍部210表面和伪栅极结构230表面形成填充层340。
所述填充层340的材料和形成工艺和上述实施例中的填充层240的材料和形成工艺相同，在此不再赘述。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (30)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有鳍部；
在所述基底上形成横跨所述鳍部的伪栅极结构，且所述伪栅极结构侧壁表面具有第二保护层；
对所述第二保护层进行改性处理，使所述第二保护层形成第二改性层；
进行清洗工艺。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述清洗工艺对第二改性层的刻蚀速率在预设范围之内。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部表面具有第一保护层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一保护层和第二保护层为多孔材料，且所述第二保护层材料的孔隙率大于所述第一保护层材料的孔隙率。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述改性处理还使所述第一保护层形成第一改性层，所述清洗工艺对第一改性层的刻蚀速率在预设范围之内。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一保护层的形成工艺包括：原子层沉积工艺。
7.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括：氧化硅。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料包括：氧化硅。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅极结构的形成方法包括：在所述基底上形成覆盖所述鳍部顶部表面和侧壁表面的伪栅极材料膜；刻蚀所述伪栅极材料膜，在所述基底上形成横跨所述鳍部的伪栅极结构。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，刻蚀所述伪栅极材料膜的过程中，在所述伪栅极结构侧壁表面形成所述第二保护层。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，刻蚀所述伪栅极材料膜的过程中，在所述伪栅极结构表面或鳍部表面产生副产物。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述改性处理包括：化学处理。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述化学处理为氮化处理；所述氮化处理的参数包括：通入的气体包括氮气，氮气的流量为300标准毫升/分钟至1000标准毫升/分钟，压强为10毫托至100毫托，源功率为300瓦至1000瓦，时间为5秒至30秒。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述改性处理包括：热处理。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述热处理的工艺包括：快速热退火；所述快速热退火的参数包括：温度范围为700摄氏度至900摄氏度，时间范围为5秒至20秒。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述清洗工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀溶液包括稀氢氟酸溶液，水和氢氟酸的体积比例范围为90:1至110:1。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述伪栅极材料膜，在所述基底上形成横跨所述鳍部的伪栅极结构的方法包括：在所述伪栅极材料膜表面形成图形化层，所述图形化层用于定义伪栅极结构的位置和尺寸；以所述图形化层为掩膜，刻蚀所述伪栅极材料膜，直至暴露出基底表面，在所述基底上形成所述伪栅极结构，且所述伪栅极结构位于所述鳍部的部分顶部和侧壁表面。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，以所述图形化层为掩膜，刻蚀所述伪栅极材料膜的工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体包括氯气、溴化氢、氧气和氮气，所述氯气的流量为100标准毫升/分钟至300标准毫升/分钟，溴化氢的流量为100标准毫升/分钟至500标准毫升/分钟，氧气的流量为40标准毫升/分钟至100标准毫升/分钟，氮气的流量为40标准毫升/分钟至500标准毫升/分钟，压强为50毫托至120毫托，高频功率为400瓦至700瓦，低频电压为800伏至1200伏。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：所述清洗工艺之后，在所述鳍部表面和伪栅极结构表面形成填充层。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述填充层的形成工艺包括：物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺。
21.如权利要求19所述的半导体结构的形成方法，其特征在于，所述填充层的厚度范围为5埃至30埃。
22.如权利要求19所述的半导体结构的形成方法，其特征在于，所述填充层的材料为绝缘材料；所述绝缘材料包括：氮化硅、氧化硅、氮氧化硅或者碳氧化硅。
23.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部的宽度范围为10纳米至15纳米。
24.如权利要求1所述的半导体结构的形成方法，其特征在于，相邻鳍部之间的间距范围为50纳米至70纳米。
25.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅极结构的宽度为15纳米至20纳米。
26.如权利要求1所述的半导体结构的形成方法，其特征在于，相邻伪栅极结构之间的间距范围为50纳米至70纳米。
27.一种半导体结构，其特征在于，包括：
基底，所述基底上具有鳍部；
所述基底上具有横跨鳍部的栅极结构，且所述栅极结构侧壁表面具有第二改性层。
28.如权利要求27所述的半导体结构，其特征在于，所述鳍部表面具有第一改性层。
29.如权利要求27所述的半导体结构，其特征在于，所述栅极结构包括栅极层，所述栅极层的材料包括：多晶硅或者金属。
30.如权利要求27所述的半导体结构，其特征在于，还包括：位于栅极结构表面和鳍部表面的填充层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010463098.XA CN113745108A (zh) | 2020-05-27 | 2020-05-27 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010463098.XA CN113745108A (zh) | 2020-05-27 | 2020-05-27 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113745108A true CN113745108A (zh) | 2021-12-03 |
Family
ID=78723882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010463098.XA Pending CN113745108A (zh) | 2020-05-27 | 2020-05-27 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745108A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114121678A (zh) * | 2022-01-27 | 2022-03-01 | 广东省大湾区集成电路与系统应用研究院 | 一种finfet的制造方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103794483A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 具有金属栅极的半导体器件的制作方法 |
| US20150162190A1 (en) * | 2013-11-25 | 2015-06-11 | Commissariat A L'energie Atomique Et Aux Ene Alt | Method for forming spacers for a transistor gate |
| US20150311066A1 (en) * | 2014-04-24 | 2015-10-29 | International Business Machines Corporation | Surface plasma modification of porous thin-films to optimize pore filling |
| CN105304488A (zh) * | 2014-05-29 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应晶体管的形成方法 |
| US20170141203A1 (en) * | 2015-11-12 | 2017-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gate process for finfet device improvement |
| EP3203504A1 (en) * | 2016-02-04 | 2017-08-09 | Semiconductor Manufacturing International Corporation (Shanghai) | Semiconductor structure and fabrication method thereof |
| CN107919324A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US9972494B1 (en) * | 2016-11-15 | 2018-05-15 | Globalfoundries Inc. | Method and structure to control channel length in vertical FET device |
| US20190148528A1 (en) * | 2017-11-10 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial Structures for Fin-Like Field Effect Transistors |
| CN109979986A (zh) * | 2017-12-28 | 2019-07-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109994547A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110021560A (zh) * | 2018-01-10 | 2019-07-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110648915A (zh) * | 2018-06-27 | 2020-01-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20200044046A1 (en) * | 2018-08-01 | 2020-02-06 | Semiconductor Manufacturing International (Beijing) Corporation | Semiconductor device and fabrication method thereof |
| CN110890279A (zh) * | 2018-09-11 | 2020-03-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20200098765A1 (en) * | 2018-09-26 | 2020-03-26 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor devices and fabrication methods thereof |
-
2020
- 2020-05-27 CN CN202010463098.XA patent/CN113745108A/zh active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103794483A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 具有金属栅极的半导体器件的制作方法 |
| US20150162190A1 (en) * | 2013-11-25 | 2015-06-11 | Commissariat A L'energie Atomique Et Aux Ene Alt | Method for forming spacers for a transistor gate |
| US20150311066A1 (en) * | 2014-04-24 | 2015-10-29 | International Business Machines Corporation | Surface plasma modification of porous thin-films to optimize pore filling |
| CN105304488A (zh) * | 2014-05-29 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应晶体管的形成方法 |
| US20170141203A1 (en) * | 2015-11-12 | 2017-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gate process for finfet device improvement |
| EP3203504A1 (en) * | 2016-02-04 | 2017-08-09 | Semiconductor Manufacturing International Corporation (Shanghai) | Semiconductor structure and fabrication method thereof |
| CN107919324A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US9972494B1 (en) * | 2016-11-15 | 2018-05-15 | Globalfoundries Inc. | Method and structure to control channel length in vertical FET device |
| US20190148528A1 (en) * | 2017-11-10 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial Structures for Fin-Like Field Effect Transistors |
| CN109979986A (zh) * | 2017-12-28 | 2019-07-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109994547A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110021560A (zh) * | 2018-01-10 | 2019-07-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110648915A (zh) * | 2018-06-27 | 2020-01-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20200044046A1 (en) * | 2018-08-01 | 2020-02-06 | Semiconductor Manufacturing International (Beijing) Corporation | Semiconductor device and fabrication method thereof |
| CN110890279A (zh) * | 2018-09-11 | 2020-03-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20200098765A1 (en) * | 2018-09-26 | 2020-03-26 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor devices and fabrication methods thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114121678A (zh) * | 2022-01-27 | 2022-03-01 | 广东省大湾区集成电路与系统应用研究院 | 一种finfet的制造方法 |
| CN114121678B (zh) * | 2022-01-27 | 2022-04-29 | 广东省大湾区集成电路与系统应用研究院 | 一种finfet的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431671B2 (en) | Fin field-effect transistor | |
| US9508609B2 (en) | Fin field effect transistor and method for forming the same | |
| CN107591362B (zh) | 半导体结构及其形成方法 | |
| CN104008994B (zh) | 半导体装置的制造方法 | |
| US8236696B2 (en) | Transistor and method for fabricating the same | |
| CN101032032A (zh) | 具有变细的下本体部分的非平面器件及制造方法 | |
| KR20080067970A (ko) | 핀형 전계 효과 트랜지스터의 제조 방법 | |
| CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN108321090B (zh) | 半导体器件及其形成方法 | |
| CN109285875B (zh) | 鳍式晶体管及其形成方法 | |
| CN111129142B (zh) | 半导体器件及其形成方法 | |
| US20230118901A1 (en) | Semiconductor device | |
| CN111900088A (zh) | 半导体器件及其形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN107978514B (zh) | 晶体管及其形成方法 | |
| CN107785265B (zh) | 半导体器件的形成方法 | |
| CN107706111B (zh) | 半导体器件的形成方法 | |
| CN113745108A (zh) | 半导体结构及其形成方法 | |
| US20060138570A1 (en) | Semiconductor device and fabricating method thereof | |
| CN107919283A (zh) | 鳍式场效应管的形成方法 | |
| CN104347415A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107346740B (zh) | 鳍式场效应管及其形成方法 | |
| CN113224157B (zh) | 半导体结构及其形成方法 | |
| CN112928023B (zh) | 半导体结构及其形成方法 | |
| CN112786452B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |