CN110021560A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN110021560A
CN110021560A CN201810022624.1A CN201810022624A CN110021560A CN 110021560 A CN110021560 A CN 110021560A CN 201810022624 A CN201810022624 A CN 201810022624A CN 110021560 A CN110021560 A CN 110021560A
Authority
CN
China
Prior art keywords
side wall
opening
dielectric layer
gate structure
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810022624.1A
Other languages
English (en)
Inventor
夏雪
刘轶群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, SMIC Advanced Technology R&D Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810022624.1A priority Critical patent/CN110021560A/zh
Publication of CN110021560A publication Critical patent/CN110021560A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种半导体器件及其形成方法，方法包括：提供基底；在基底上形成伪栅极结构、以及位于所述伪栅极结构侧壁的第一侧墙；在基底上形成介质层，所述介质层覆盖所述第一侧墙的侧壁；去除部分伪栅极结构形成第一伪栅极结构，在介质层内形成第一开口，所述第一开口底部表面距离介质层顶部表面的距离为第一距离；形成第一开口后，去除第一开口侧壁暴露出的第一侧墙以形成第一修正侧墙，并且在介质层内形成第二开口，第二开口暴露出第一修正侧墙顶部表面；形成第二开口后，去除第一伪栅极结构，在介质层内形成栅开口；形成栅开口后，在所述栅开口内形成栅极结构。所述方法提高了半导体器件的性能。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，现有技术形成的半导体器件的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供基底；在基底上形成伪栅极结构、以及位于所述伪栅极结构侧壁的第一侧墙；在基底上形成介质层，所述介质层覆盖所述第一侧墙的侧壁；去除部分伪栅极结构形成第一伪栅极结构，在介质层内形成第一开口，所述第一开口底部表面距离介质层顶部表面的距离为第一距离；形成第一开口后，去除第一开口侧壁暴露出的第一侧墙以形成第一修正侧墙，并且在介质层内形成第二开口，第二开口暴露出第一修正侧墙顶部表面；形成第二开口后，去除第一伪栅极结构，在介质层内形成栅开口；形成栅开口后，在所述栅开口内形成栅极结构。
可选的，所述第二开口形成步骤包括：形成第一开口后，对所述第一开口暴露出的第一侧墙进行改性处理，形成第一改性层；刻蚀去除所述第一改性层，形成第二开口。
可选的，所述改性处理工艺包括氧化工艺。
可选的，所述氧化工艺包括等离子体氧化工艺。
可选的，刻蚀去除所述第一改性层的工艺为各向同性的湿法刻蚀工艺。
可选的，所述湿法刻蚀工艺的参数包括：采用的刻蚀液为氢氟酸溶液，所述氢氟酸溶液的浓度为0.1％～1％。
可选的，所述第一侧墙的材料包括：碳氮氧化硅、碳氧化硅或碳氮化硅。
可选的，所述第一侧墙的厚度为1nm～5nm。
可选的，所述基底顶部表面距离介质层顶部表面的距离为第二距离，所述第一距离为第二距离的四分之一到三分之一。
可选的，所述第一距离为10nm～50nm。
可选的，还包括：在所述第一侧墙侧壁表面形成第二侧墙，所述介质层覆盖所述第二侧墙侧壁。
可选的，所述的第二侧墙的材料与第一侧墙不同；所述第二侧墙的材料包括：氧化硅、氮化硅或氮氧化硅。
可选的，所述的第二侧墙的材料与第一侧墙的材料相同。
可选的，形成第二开口方法还包括：形成第一开口后，去除部分第二侧墙形成第二修正侧墙，所述第二修正侧墙的顶部低于介质层表面。
可选的，所述第二开口形成方法包括：形成第一开口后，对所述第一开口暴露出的第一侧墙和第二侧墙进行改性处理，形成第一改性层和第二改性层；刻蚀去除所述第一改性层和第二改性层，形成第二开口、第一修正侧墙和第二修正侧墙。
可选的，所述栅极结构包括栅介质层位于所述栅介质层上的栅极层。
可选的，所述栅极结构的形成方法包括：在栅开口内和介质层上形成初始栅介质层；在初始栅介质层上形成初始栅极层；平坦化所述初始栅介质层和初始栅极层，直至暴露出介质层顶部表面，在栅开口内形成栅极结构。
可选的，还包括：形成介质层之前，在伪栅极结构和第一侧墙两侧的基底内形成源漏掺杂区，所述源漏掺杂区的形成方法包括：在伪栅极结构和第一侧墙两侧的基底内形成凹槽；在凹槽内外延形成源漏掺杂区。
本发明还提供一种半导体器件，包括：基底；位于基底上的介质层，位于介质层内的栅开口，位于栅开口的侧壁的第一修正侧墙，第一修正侧墙的顶部低于介质层顶部，第一修正侧墙顶部距离介质层顶部表面的距离为第一距离；位于栅开口的栅极结构，栅极结构覆盖第一修正侧墙的侧壁和顶部。
可选的，所述第一距离为10nm～50nm。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，通过去除部分第一侧墙，使所形成的第一修正侧墙低于介质层顶部表面，使得栅开口顶部尺寸大于底部尺寸。后续在栅开口内形成栅极层时，能够使所形成的栅极结构内部致密，不容易使栅极结构内部形成空洞，形成的栅极结构性能好，有利于提高器件的性能。
进一步，所述第一侧墙侧壁形成有第二侧墙，第二侧墙和第一侧墙材料相同，因此所述第二开口由第一开口、被去除的部分第一侧墙和被去除部分第二侧墙构成，栅开口顶部的尺寸更大，更加利于后续的栅极结构的填充，沉积效果更好，形成的栅极结构形成好，有利与提高器件的性能。
附图说明
图1至图3是一种半导体器件形成过程的结构示意图；
图4至图10是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的半导体器件的性能较差。
图1至图3是一种半导体器件形成过程的结构示意图；
参考图1，提供基底；所述基底包括半导体衬底100，隔离结构101和鳍部110，在基底上形成伪栅极结构120、第一侧墙131、第二侧墙141、源漏掺杂区150和介质层160，伪栅极结构120位于基底上，源漏掺杂区150位于伪栅极结构120、第一侧墙131和第二侧墙141两侧的基底中，介质层160位于源漏掺杂区150和伪栅极结构120上。
参考图2，去除伪栅极结构120，形成栅开口170。
参考图3，形成栅开口170后，在栅开口170内和介质层160上形成初始栅介质层171、初始功函数层172和初始栅极层173。
随着半导体技术的发展，器件的关键尺寸越来越小，栅极结构的尺寸也越来越小，栅开口的深宽比也越来越大。所述栅开口由刻蚀栅极结构形成，刻蚀形成栅开口过程中，由于深宽比较大，基于刻蚀工艺的限制，所形成的栅开口的形貌为上方开口小，下方开口大，在实际工艺过程中，栅开口顶部和底部的差距达到2nm以上，栅极结构的主要膜层，栅介质层、功函数层和栅极层均通过沉积工艺形成，在沉积过程中，由于栅开口顶部较小，形成初始栅介质层和初始功函数层后，导致栅开口顶部开口更小，后续继续沉积形成栅极层时，顶部开口小的地方容易闭合，而栅开口底部开口较大，还没有填充好，从而在栅开口内形成空洞，即形成的栅极层内形成了空洞，从而影响所形成栅极结构的性能，导致半导体器件性能较差。
本发明实施例，通过去除伪栅极结构和部分伪栅极结构两侧的第一侧墙形成顶部栅开口，顶部栅开口比底部栅开口的开口大，沉积形成栅极结构时沉积效果好，不易形成空洞，所述方法提供了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图10是本发明一实施例中半导体器件形成过程的结构示意图。
参考图4，提供基底。
本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明，在其它实施例中，半导体器件为平面式的MOS晶体管。
本实施例中，所述基底包括半导体衬底200和位于半导体衬底200上的鳍部210。在其它实施例中，当半导体器件为平面式的MOS晶体管时，基底为平面式的半导体衬底。
本实施例中，所述半导体衬底200上还具有隔离层201，隔离层201覆盖鳍部210的部分侧壁，所述隔离层201的顶部表面低于鳍部210的顶部表面。所述隔离层201的材料包括氧化硅。
继续参考图4，在基底上形成伪栅极结构220、第一侧墙231和第二侧墙241，伪栅极结构220位于基底上，第一侧墙231覆盖伪栅极结构侧壁表面，第二侧墙241覆盖第一侧墙231侧壁表面。
所述伪栅极结构220包括位于基底上的伪栅介质层(未图示)和位于伪栅介质层上的伪栅电极层(未图示)。所述伪栅介质层的材料包括氧化硅，所述伪栅电极层的材料包括：硅、非晶硅、多晶硅或掺杂的多晶硅。
本实施例中，伪栅极结构220横跨鳍部210且覆盖鳍部210的部分顶部表面和部分侧壁表面。
所述第一侧墙231位于伪栅极结构220两侧，覆盖伪栅极结构220侧壁表面。
所述第一侧墙231的形成步骤包括：形成伪栅极结构220后，在基底和伪栅极结构220上形成第一侧墙材料层(未图示)；形成第一侧墙材料层后，回刻蚀所述第一侧墙材料层，在伪栅极结构220侧壁表面形成第一侧墙231。
第一侧墙231在离子注入形成轻掺杂区的过程中保护伪栅极结构，且能够定义轻掺杂区的位置，后续去除部分第一侧墙231增大栅开口顶部的开口。
所述第一侧墙231的材料包括：碳氮氧化硅、碳氧化硅或碳氮化硅。
本实施例中，所述第一侧墙231的材料为碳氮氧化硅。
后续去除部分第一侧墙231，形成第二开口，去除第一侧墙的方法为对要去除的第一侧墙进行改性处理，形成第一改性层，所述改性处理工艺为等离子体氧化工艺，经过改性处理后，第一改性层中的碳离子的含量降低，氧离子的含量增加，选择高选择比的刻蚀溶液，能够保证在不影响剩余的第一侧墙的情况下，去除第一改性层，故第一侧墙的材料需要包含碳离子。
所述第一侧墙的厚度为1nm～5nm。
后续去除部分第一侧墙形成第二开口，第二开口为栅开口的顶部开口，在沿鳍部延伸方向上，第二开口的开口宽度由伪栅结构的宽度和第一侧墙的厚度决定，故第一侧墙的厚度将决定后续形成的栅开口的顶部开口沿鳍部延伸方向的宽度。第一侧墙厚度大于5nm，后续形成的轻掺杂区距离栅极结构过远，不利于器件的性能，第一侧墙厚度小于1nm，对栅开口顶部的扩大程度有限，后续沉积形成栅极结构的效果不佳，影响器件性能。
所述第二侧墙241位于第一侧墙231侧壁，覆盖第一侧墙231侧壁表面。
所述第二侧墙用于定义源漏掺杂区的位置，同时如果第二侧墙和第一侧墙材料相同时，也可以去除部分第二侧墙来扩大栅开口顶部开口的开口大小，增加后续沉积形成栅极结构的膜层的沉积效果。
本实施例中，所述第二侧墙和第一侧墙材料不同，所述第二侧墙的材料为氧化硅、氮化硅或氮氧化硅。
其他实施例中，所述的第二侧墙的材料与第一侧墙的材料相同，所述第二侧墙241的材料包括：碳氮氧化硅、碳氧化硅或碳氮化硅。
在基底上形成介质层260，所述介质层260覆盖所述第二侧墙241的侧壁；
形成介质层260之前，在伪栅极结构220、第一侧墙231和第二侧墙241两侧的基底内形成源漏掺杂区250；所述源漏掺杂区250的形成方法包括：在伪栅极结构220、第一侧墙231和第二侧墙241两侧的基底内形成凹槽；在凹槽内外延形成源漏掺杂区250。
所述源漏掺杂区250中具有源漏离子。
当所述半导体器件的类型为N型时，源漏离子的导电类型为N型离子，如磷离子；当所述半导体器件的类型为P型时，源漏离子的导电类型为P型离子，如硼离子。
本实施例中，源漏掺杂区250采用外延生长工艺形成。相应的，当所述半导体器件的类型为N型时，源漏掺杂区250的材料为具有源漏离子的硅；当所述半导体器件的类型为P型时，源漏掺杂区250的材料为具有源漏离子的锗硅。在其它实施例中，源漏掺杂区采用离子注入工艺而形成。
所述介质层260介质层位于鳍部210、伪栅极结构220、第一侧墙231和第二侧墙241上，介质层260顶部表面暴露出伪栅极结构220顶部表面，且覆盖第二侧墙241的侧壁。
所述介质层260的形成方法包括：在鳍部210、源漏掺杂区250和伪栅极结构220上形成初始介质层；平坦化所述初始介质层，暴露出伪栅极结构220顶部表面，形成介质层260，所述介质层260覆盖第二侧墙241的侧壁且暴露出第二侧墙241的顶部表面和伪栅极结构220的顶部表面。
所述介质层260的材料包括氧化硅。
参考图5，形成介质层260后，去除部分伪栅极结构220形成第一伪栅极结构221，在介质层260内形成第一开口202，所述第一开口202底部表面距离介质层260顶部表面的距离为第一距离D1。
所述第一距离决定了后续形成的栅极结构的顶部栅极结构的高度，后续在第一开口基础上形成第二开口，则第二开口的高度与第一开口高度一致，后续在第二开口内形成顶部栅极结构，则顶部栅极结构的高度也为第一高度。
所述伪栅极结构底部表面距离介质层顶部表面的距离为第二距离D2，所述第一距离D1为第二距离D2的四分之一到三分之一。
所述第一距离D1为10nm～50nm。
所述第二距离D2为40nm～100nm。
所述第一距离小于10nm，对于去除第一伪栅极结构所形成的开口的深宽比改善不足，沉积形成栅极层时效果不佳，影响器件性能不佳；第一距离大于50nm时，则后续形成的栅极结构的关键尺寸增大，不符合器件的需求。
去除部分伪栅极结构220的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
本实施例中，去除部分伪栅极结构220的工艺为干法刻蚀工艺，所述干法刻蚀的工艺参数包括：采用的工艺气体包括NF3气体和H2，NF3气体和H2的体积比为1:10～1:16，工艺功率为100W～500W，反应室压强为0.1torr～30torr。
形成第一开口后，去除第一开口侧壁暴露出的第一侧墙以形成第一修正侧墙，并且在介质层内形成第二开口，第二开口暴露出第一修正侧墙顶部表面。
所述第二开口形成步骤包括：形成第一开口后，对所述第一开口暴露出的第一侧墙进行改性处理，形成第一改性层；刻蚀去除所述第一改性层，形成第二开口。具体请参考图6至图7。
参考图6，形成第一开口202后，对所述第一开口202暴露出的第一侧墙231进行改性处理，形成第一改性层232。
对所述第一开口202暴露出的第一侧墙231进行改性处理后，在所述第一侧墙内形成第一改性层232。
所述改性处理工艺包括氧化工艺，例如等离子体氧化工艺。
本实施例中，所述等离子工艺的参数包括：采用的工艺气体包括O2和N2，O2和N2的体积比为1:5～1:20，工艺功率为1000W～5000W，反应室压强为1torr～10torr。
本实施例中，所述第一侧墙的材料为碳氮氧化硅，所述等离子体中的氧离子进入第一侧墙，将第一侧墙中的碳离子和氮离子氧化，使得碳离子的含量下降，氧离子的含量增加，形成第一改性层，所述第一改性层和第一侧墙的碳离子和氧离子的含量发生变化，后续选择适合的刻蚀溶液，能够使得对第一改性层和第一侧墙的刻蚀选择比较高，在去除第一改性层的同时，对第一侧墙的损伤较小。
参考图7，形成第一改性层232后，刻蚀去除第一改性层232以形成第一修正侧墙233，并且在介质层260内形成第二开口203，第二开口203暴露出第一修正鳍部233顶部表面。
刻蚀去除所述第一改性层232的工艺为各向同性的湿法刻蚀工艺。
所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液为氢氟酸溶液，所述氢氟酸溶液的浓度为0.1％～1％。
所述氢氟酸溶液的的浓度为0.1％～1％。第一改性层中的氧离子的含量相较对于第二侧墙较高，该浓度的氢氟酸溶液对第一改性层和第二侧墙的刻蚀选择比大于4，在该浓度的氢氟酸溶液中，能够保证在去除第一改性层的同时，对第二侧墙的消耗较小。
选择此范围的意义包括：不同浓度的氢氟酸溶液对第一改性层和第二侧墙的选择比不同，若氢氟酸溶液的浓度小于0.1％，则对第一改性层的刻蚀速率慢，且选择比低；若氢氟酸溶液的浓度大于1％，则对第一改性层的刻蚀速率过快，不易控制。
去除第一改性层232后，形成第一修正侧墙233，所述第一修正侧墙233顶部表面距离介质层260顶部表面的距离与第一开口202底部距离介质层顶部的距离相同，为第一距离D1。
第二开口后续用于形成栅极结构的顶部栅极结构，第二开口的尺寸决定了后续形成的顶部栅极结构的尺寸。
所述第二开口203暴露出第一修正鳍部233顶部表面、第二侧墙241部分侧壁和第一伪栅极结构221顶部表面。
所述第二开口203底部表面距离介质层顶部表面的距离为第一距离D1，在沿鳍部延伸方向上，所述第二开口203的宽度为伪栅极结构的宽度与两倍的第一侧墙厚度之和。
本实施例中，所述第二侧墙和第一侧墙材料不同，所述第二侧墙的材料为氧化硅、氮化硅或氮氧化硅，第二开口203暴露出第二侧墙241的部分侧壁表面。
在一实施例中，所述的第二侧墙的材料与第一侧墙的材料相同，形成第二开口方法还包括：形成第一开口后，去除部分第二侧墙形成第二修正侧墙，所述第二修正侧墙的顶部低于介质层表面。
具体的，所述第二开口形成方法包括：形成第一开口后，对所述第一开口暴露出的第一侧墙和第二侧墙进行改性处理，形成第一改性层和第二改性层；形成第一改性层和第二改性层后，刻蚀去除所述第一改性层和第二改性层，形成第二开口、第一修正侧墙和第二修正侧墙。
在沿鳍部延伸方向上，所述第二开口沿的宽度为伪栅极结构的宽度加上两倍的第一侧墙厚度和第二侧墙厚度之和。所述方法进一步扩大栅开口顶部的尺寸，后续沉积形成栅极结构的膜层的沉积效果更好，形成的栅极结构更加致密，从而提高半导体器件的性能。
参考图8，形成第二开口203后，去除第一伪栅极结构221，在介质层内栅开口204。
所述栅开口204后续用于形成栅极结构，栅开口204的开口大小和栅开口204的深宽比决定了后续沉积形成栅极结构的膜层的效果。
通过去除部分第一侧墙231形成第一修正侧墙233，第一修正侧墙233顶部表面低于介质层260顶部表面，使得栅开口204顶部尺寸大于底部尺寸。后续在栅开口204内形成栅极层时，能够使所形成的栅极结构内部致密，不容易使栅极结构内部形成空洞，形成的栅极结构性能好，有利于提高器件的性能。
其他实施例中，所述第二开口由去除伪栅极结构、去除部分第一侧墙、去除部分第二侧墙形成，所述第二开口沿鳍部延伸方向的宽度更大，栅开口顶部尺寸更大，更易于沉积膜层，沉积效果好，形成的栅极结构性能好，有利于提高器件的性能
参考图9，形成栅开口204后，在所述栅开口204内形成初始栅介质层271、初始功函数层272和初始栅极层273。
具体为，形成栅开口204后，在所述栅开口204内和介质层260上形成初始栅介质层271；形成初始栅介质层271后，在初始栅介质层271表面形成初始功函数层272；形成初始功函数层272后，在初始功函数层272表面形成初始栅极层273。
栅开口204顶部尺寸大于底部尺寸，且栅开口204顶部和底部每部分的深宽比均较小，沉积形成初始栅介质层271、初始功函数层272和初始栅极层273，容易沉积到栅开口204底部，沉积效果好，形成的栅极结构性能好，有利于提高器件的性能。
其他实施例中，所述第二开口由去除伪栅极结构、去除部分第一侧墙、去除部分第二侧墙形成，所述第二开口沿鳍部延伸方向的宽度更大，栅开口顶部尺寸更大，更易于沉积膜层，沉积效果好，形成的栅极结构性能好，有利于提高器件的性能。
参考图10，形成所述初始栅极层273后，平坦化所述初始栅介质层271、初始功函数层272和初始栅极层273，形成栅极结构。
所述栅极结构包括栅介质层281，位于所述栅介质层上的功函数层282和位于所述功函数层表面的栅极层283。
本实施例中，所述栅极结构还包括位于栅开口204底部的界面层(未图示)。所述界面层的材料为氧化硅或氮氧化硅。
所述栅介质层281材料为高k介质材料(介电系数大于3.9)；所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
所述功函数层282用于调节所形成半导体器件的阈值电压。
如果所述栅极结构用于形成P型器件，所述功函数层282的材料为氧化钛或氮化钛；如果所述栅极结构用于形成N型器件，所述功函数层282的材料为钛或钽。
所述栅极层283的材料为金属，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。
所述栅极结构包括位于第二开口203内的顶部栅极结构和位于第一修正鳍部233之间的底部栅极结构组成。
第二开口203的底部距离介质层顶部表面的距离为第一距离，则顶部栅极结构的高度为第一距离，栅极结构底部距离介质层顶部表面的距离为第二距离，所述第一距离为第二距离的四分之一到三分之一，则所述顶部栅极结构的高度为栅极结构高度的四分之一到三分之一。
本实施例中，第二开口203暴露出第二侧墙241部分侧壁，则顶部栅极结构侧壁被第二侧墙241覆盖，所述顶部栅极结构的沿鳍部延伸方向的宽度为伪栅极结构的宽度与两倍的第一侧墙厚度的和，所述底部栅极结构沿鳍部延伸方向的宽度为伪栅极结构的宽度。
本实施例中，所述栅极结构覆盖第一修正侧墙233的顶部表面，所述栅极结构侧壁被第二侧墙241和第一修正侧墙233覆盖。
其他实施例中，去除部分第二侧墙以形成第二修正侧墙，所述栅极结构覆盖第一修正侧墙233顶部表面和第二修正侧墙的顶部表面，则所述顶部栅极结构的沿鳍部延伸方向的宽度为伪栅极结构的宽度加上两倍的第一侧墙厚度和第二侧墙厚度之和。
相应的，本实施例还提供一种半导体器件，请参考图10，包括：基底；
位于基底上的介质层260，位于介质层260内的栅开口204，位于栅开口204的侧壁的第一修正侧墙233，第一修正侧墙233的顶部低于介质层260顶部，第一修正侧墙233顶部距离介质层260顶部表面的距离为第一距离；
位于栅开口204内的栅极结构，栅极结构覆盖第一修正侧墙233的侧壁和顶部；
所述栅极结构底部表面距离介质层顶部表面的距离为第二距离，所述第一距离为第二距离的四分之一到三分之一。
所述栅极结构包括位于第二开口203内的顶部栅极结构和位于第一修正鳍部233之间的底部栅极结构组成。
第二开口203的底部距离介质层顶部表面的距离为第一距离，则顶部栅极结构的高度为第一距离，栅极结构底部距离介质层顶部表面的距离为第二距离，所述第一距离为第二距离的四分之一到三分之一，则所述顶部栅极结构的高度为栅极结构高度的四分之一到三分之一。
本实施例中，第二开口203暴露出第二侧墙部分侧壁，则顶部栅极结构侧壁被第二侧墙覆盖，所述顶部栅极结构的沿鳍部延伸方向的宽度为伪栅极结构的宽度与两倍的第一侧墙厚度的和，所述底部栅极结构沿鳍部延伸方向的宽度为伪栅极结构的宽度。
所述栅极结构包括栅介质层281，位于所述栅介质层上的功函数层282和位于所述功函数层表面的栅极层283，所述栅极结构的材料、尺寸和结构均参考前述实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底；
在基底上形成伪栅极结构、以及位于所述伪栅极结构侧壁的第一侧墙；
在基底上形成介质层，所述介质层覆盖所述第一侧墙的侧壁；
去除部分伪栅极结构形成第一伪栅极结构，在介质层内形成第一开口，所述第一开口底部表面距离介质层顶部表面的距离为第一距离；
形成第一开口后，去除第一开口侧壁暴露出的第一侧墙以形成第一修正侧墙，并且在介质层内形成第二开口，第二开口暴露出第一修正侧墙顶部表面；
形成第二开口后，去除第一伪栅极结构，在介质层内形成栅开口；
形成栅开口后，在所述栅开口内形成栅极结构。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二开口形成步骤包括：形成第一开口后，对所述第一开口暴露出的第一侧墙进行改性处理，形成第一改性层；刻蚀去除所述第一改性层，形成第二开口。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述改性处理工艺包括氧化工艺。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述氧化工艺包括等离子体氧化工艺。
5.根据权利要求2所述的半导体器件的形成方法，其特征在于，刻蚀去除所述第一改性层的工艺为各向同性的湿法刻蚀工艺。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：采用的刻蚀液为氢氟酸溶液，所述氢氟酸溶液的浓度为0.1％～1％。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一侧墙的材料包括：碳氮氧化硅、碳氧化硅或碳氮化硅。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一侧墙的厚度为1nm～5nm。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底顶部表面距离介质层顶部表面的距离为第二距离，所述第一距离为第二距离的四分之一到三分之一。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第一距离为10nm～50nm。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第一侧墙侧壁表面形成第二侧墙，所述介质层覆盖所述第二侧墙侧壁。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述的第二侧墙的材料与第一侧墙不同；所述第二侧墙的材料包括：氧化硅、氮化硅或氮氧化硅。
13.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述的第二侧墙的材料与第一侧墙的材料相同。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，形成第二开口方法还包括：形成第一开口后，去除部分第二侧墙形成第二修正侧墙，所述第二修正侧墙的顶部低于介质层表面。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述第二开口形成方法包括：形成第一开口后，对所述第一开口暴露出的第一侧墙和第二侧墙进行改性处理，形成第一改性层和第二改性层；刻蚀去除所述第一改性层和第二改性层，形成第二开口、第一修正侧墙和第二修正侧墙。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构包括栅介质层位于所述栅介质层上的栅极层。
17.根据权利要求16所述的半导体器件的形成方法，其特征在于，所述栅极结构的形成方法包括：在栅开口内和介质层上形成初始栅介质层；在初始栅介质层上形成初始栅极层；平坦化所述初始栅介质层和初始栅极层，直至暴露出介质层顶部表面，在栅开口内形成栅极结构。
18.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：形成介质层之前，在伪栅极结构和第一侧墙两侧的基底内形成源漏掺杂区；所述源漏掺杂区的形成方法包括：在伪栅极结构和第一侧墙两侧的基底内形成凹槽；在凹槽内外延形成源漏掺杂区。
19.一种半导体器件，其特征在于，包括：
基底；
位于基底上的介质层，位于介质层内的栅开口，位于栅开口的侧壁的第一修正侧墙，第一修正侧墙的顶部低于介质层顶部，第一修正侧墙顶部距离介质层顶部表面的距离为第一距离；
位于栅开口的栅极结构，栅极结构覆盖第一修正侧墙的侧壁和顶部。
20.根据权利要求19所述的半导体器件，其特征在于，所述第一距离为10nm～50nm。
CN201810022624.1A 2018-01-10 2018-01-10 半导体器件及其形成方法 Pending CN110021560A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810022624.1A CN110021560A (zh) 2018-01-10 2018-01-10 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810022624.1A CN110021560A (zh) 2018-01-10 2018-01-10 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN110021560A true CN110021560A (zh) 2019-07-16

Family

ID=67188022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810022624.1A Pending CN110021560A (zh) 2018-01-10 2018-01-10 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN110021560A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309861A (zh) * 2019-07-30 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、晶体管
CN112466945A (zh) * 2019-09-06 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113053739A (zh) * 2019-12-27 2021-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113327980A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
CN113539829A (zh) * 2020-04-20 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113745108A (zh) * 2020-05-27 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114571A (zh) * 2006-07-18 2008-01-30 株式会社东芝 半导体器件及其制造方法
US20090206406A1 (en) * 2008-02-15 2009-08-20 Willy Rachmady Multi-gate device having a t-shaped gate structure
CN104124201A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 导电结构的形成方法
US20150287798A1 (en) * 2014-04-04 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Device Having Sloped Gate Profile and Method of Manufacture
CN105374751A (zh) * 2014-08-30 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105428237A (zh) * 2014-08-28 2016-03-23 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
CN105826197A (zh) * 2015-01-08 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106158646A (zh) * 2014-12-05 2016-11-23 台湾积体电路制造股份有限公司 FinFET及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114571A (zh) * 2006-07-18 2008-01-30 株式会社东芝 半导体器件及其制造方法
US20090206406A1 (en) * 2008-02-15 2009-08-20 Willy Rachmady Multi-gate device having a t-shaped gate structure
CN104124201A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 导电结构的形成方法
US20150287798A1 (en) * 2014-04-04 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Device Having Sloped Gate Profile and Method of Manufacture
CN105428237A (zh) * 2014-08-28 2016-03-23 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
CN105374751A (zh) * 2014-08-30 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106158646A (zh) * 2014-12-05 2016-11-23 台湾积体电路制造股份有限公司 FinFET及其制造方法
CN105826197A (zh) * 2015-01-08 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309861A (zh) * 2019-07-30 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、晶体管
CN112309861B (zh) * 2019-07-30 2023-10-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、晶体管
CN112466945A (zh) * 2019-09-06 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112466945B (zh) * 2019-09-06 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113053739A (zh) * 2019-12-27 2021-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113327980A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
CN113327980B (zh) * 2020-02-28 2023-03-28 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
CN113539829A (zh) * 2020-04-20 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113745108A (zh) * 2020-05-27 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
CN110021560A (zh) 半导体器件及其形成方法
US10269927B2 (en) Semiconductor structures and fabrication methods thereof
CN106684144B (zh) 半导体结构的制造方法
US9209178B2 (en) finFET isolation by selective cyclic etch
US11588051B2 (en) Semiconductor device and fabrication method thereof
CN109427664B (zh) 半导体结构及其形成方法
US10833177B2 (en) Semiconductor device and fabrication method thereof
CN108807378A (zh) 鳍式场效应管及其形成方法
US11515400B2 (en) Semiconductor structure and fabrication method thereof
CN110364483B (zh) 半导体结构及其形成方法
CN104347409B (zh) 半导体结构的形成方法
CN104425264B (zh) 半导体结构的形成方法
CN107346783A (zh) 半导体结构及其制造方法
CN110648915B (zh) 半导体器件及其形成方法
US8440511B1 (en) Method for manufacturing multi-gate transistor device
CN104425263B (zh) 半导体结构的形成方法
CN110534569A (zh) 半导体器件及其形成方法
CN112309978A (zh) 半导体结构的形成方法、晶体管
CN111508896B (zh) 半导体结构及其形成方法
TW202217919A (zh) 擴大製程窗之方法
CN110060931B (zh) 半导体器件及其形成方法
CN113053739A (zh) 半导体结构及其形成方法
CN110349913A (zh) 半导体结构及其形成方法
CN109979820A (zh) 半导体器件的形成方法
US11508833B2 (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190716

RJ01 Rejection of invention patent application after publication