CN112466945A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112466945A
CN112466945A CN201910842798.7A CN201910842798A CN112466945A CN 112466945 A CN112466945 A CN 112466945A CN 201910842798 A CN201910842798 A CN 201910842798A CN 112466945 A CN112466945 A CN 112466945A
Authority
CN
China
Prior art keywords
layer
forming
opening
gate
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910842798.7A
Other languages
English (en)
Other versions
CN112466945B (zh
Inventor
唐睿智
付金玉
刘琳
李波
杨鹏
黄豪俊
刘佳磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910842798.7A priority Critical patent/CN112466945B/zh
Priority to US17/009,063 priority patent/US11515400B2/en
Publication of CN112466945A publication Critical patent/CN112466945A/zh
Application granted granted Critical
Publication of CN112466945B publication Critical patent/CN112466945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，方法包括：提供衬底；在衬底上形成伪栅极结构，伪栅极结构包括伪栅介质层、初始伪栅极层以及位于伪栅介质层和初始伪栅极层侧壁的第一侧墙；在衬底上形成隔离层，隔离层暴露出伪栅极结构表面且表面低于伪栅极结构表面；去除部分初始伪栅极层形成伪栅极层，在隔离层内形成第一开口；对第一开口暴露出的第一侧墙进行改性处理形成改性侧墙；去除第一开口底部的伪栅极层在隔离层内形成第二开口；刻蚀去除第二开口底部的伪栅介质层和改性侧墙在隔离层内形成第三开口，第三开口顶部在平行于衬底表面方向的尺寸大于第三开口底部在平行于衬底表面方向的尺寸；在第三开口内形成栅极结构。所形成的半导体结构性能得到提升。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体超大规模集成电路的发展过程中，为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)晶体管的长度变得比以往更短，然而，仍然难以满足高集成度的需要，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(FinFET)是一种常见的多栅器件，鳍式场效应晶体管由于具有较高的驱动电流和集成度，近年来得到广泛应用。
然而，当工艺节点进一步缩小时，如何进一步提高鳍式场效应晶体管的性能，成为一个亟需解决的问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升所述半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的初始伪栅极层，所述伪栅极结构还包括位于所述伪栅介质层和所述初始伪栅极层侧壁的第一侧墙；在所述衬底上形成隔离层，所述隔离层暴露出所述伪栅极结构表面，且所述隔离层表面低于所述伪栅极结构表面；去除部分所述初始伪栅极层，形成伪栅极层，使得所述伪栅极层表面低于所述隔离层表面，在所述隔离层内形成第一开口，所述第一开口暴露出部分所述第一侧墙侧壁表面；对所述第一开口暴露出的第一侧墙进行改性处理，使得暴露出的第一侧墙形成改性侧墙；去除第一开口底部的所述伪栅极层，在所述隔离层内形成第二开口；刻蚀去除第二开口底部的伪栅介质层以及改性侧墙，在所述隔离层内形成第三开口，所述第三开口的顶部在平行于衬底表面方向的尺寸大于所述第三开口的底部在平行于衬底表面方向的尺寸；在所述第三开口内形成栅极结构。
可选的，所述改性处理的工艺包括离子注入工艺。
可选的，所述离子注入工艺的参数包括：离子类型包括氩离子、氟离子、磷离子、氧离子或硅离子；离子注入角度范围为15度～60度；离子能量为10千电子伏特～60千电子伏特；离子剂量为1E15原子每立方厘米～5E16原子每立方厘米。
可选的，去除第二开口底部的伪栅介质层以及改性侧墙的工艺包括干法刻蚀工艺。
可选的，所述干法刻蚀工艺的刻蚀气体包括氟化氢和氨气的混合气体。
可选的，还包括：在对所述第一侧墙进行改性处理的同时，还对所述隔离层进行改性处理，在隔离层表面形成所述改性隔离层。
可选的，在刻蚀去除第二开口底部的伪栅介质层以及改性侧墙时，所述伪栅介质层的刻蚀速率大于所述改性隔离层的刻蚀速率，所述改性侧墙的刻蚀速率大于所述改性隔离层的刻蚀速率。
可选的，所述第一侧墙的材料包括低介电常数材料，所述低介电常数材料的介电常数小于3.9，所述低介电常数材料包括无机多孔材料或有机多孔材料；所述无机多孔材料包括氧化硅多孔材料、氮化硅多孔材料或含硅元素、氮元素、氧元素和碳元素的化合物；所述有机多孔材料包括聚酰亚胺多孔材料、聚乙烯多孔材料或聚硅氮烷多孔材料。
可选的，在形成第三开口之后、在第三开口内形成栅极结构之前，还包括：在所述第三开口底部形成过渡层。
可选的，所述过渡层的材料包括氧化硅。
可选的，形成所述过渡层的工艺包括原子层沉积工艺、化学气相沉积工艺或臭氧氧化工艺。
可选的，去除部分所述初始伪栅极层形成第一开口的工艺包括干法刻蚀工艺。
可选的，去除第一开口底部的所述伪栅极层形成第二开口的工艺包括湿法刻蚀工艺。
可选的，所述栅极结构包括栅介质层、位于栅介质层上的功函数层以及位于功函数层上的栅极层。
可选的，所述栅极结构的形成方法包括：在所述第三开口内壁形成栅介质材料层；在所述栅介质材料层上形成功函数材料层；在所述功函数材料层上形成栅极材料层；平坦化所述栅极材料层、功函数材料层以及栅介质材料层，直至暴露出所述隔离层表面，在所述第三开口内形成所述栅极结构。
可选的，所述衬底包括基底和位于基底上的鳍部，所述伪栅极结构横跨所述鳍部。
可选的，所述伪栅极层的高度为所述初始伪栅极层高度的2/3～1。
相应的，本发明技术方案还提供一种采用上述方法形成的半导体结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的形成方法，对所述第一开口暴露出的第一侧墙进行改性处理形成改性侧墙，使得在去除所述伪栅介质层时，所述改性侧墙也具有较大的刻蚀速率，从而所述改性侧墙能够在去除所述伪栅介质层时同时被去除，使得后续形成的第三开口顶部在平行于衬底表面方向的尺寸大于所述第三开口的底部在平行于衬底表面方向的尺寸，从而使得后续在第三开口内形成栅极结构时，所述栅极结构的材料易于填充，从而在所述第三开口内形成结构致密的栅极材料，使得形成的所述栅极结构性能较好。
进一步，所述改性处理的工艺为离子注入工艺，所述注入的离子包括氩离子、氟离子、磷离子、氧离子或硅离子，所述氩离子、氟离子、磷离子、氧离子或硅离子的离子半径较大，所述离子进入到所述第一侧墙内之后，所述侧墙材料的结构性能发生改变，从而在去除所述伪栅介质层的工艺条件下具有较大的刻蚀速率，从而所述改性侧墙能够在去除所述伪栅介质层时同时被去除。
进一步，对所述隔离层进行改性处理形成所述改性隔离层，使得在去除所述伪栅介质层时，所述改性隔离层的刻蚀速率小于所述伪栅介质层的刻蚀速率，从而在去除所述伪栅介质层时所述改性隔离层的刻蚀程度较小，所述隔离层的高度决定后续形成的栅极结构的有效高度，从而后续在所述第三开口内形成的栅极结构具有较高的高度，所述栅极结构的电场控制能力较强，提升了所述半导体结构的性能。
附图说明
图1至图3是一实施例中半导体结构形成过程的剖面结构示意图；
图4至图11是本发明实施例的半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的鳍式场效应晶体管的性能还有待提升。现结合具体的实施例来进行分析说明。
图1至图3是一实施例中半导体结构形成过程的剖面结构示意图。
请参考图1，提供基底100，所述基底100上具有鳍部，所述基底100上具有伪栅极结构，所述伪栅极结构横跨所述鳍部，所述伪栅极结构包括伪栅介质层101、位于伪栅介质层101上的伪栅极层102、位于伪栅介质层101和伪栅极层102侧壁的介电层103以及位于介电层103侧壁的侧墙104；所述基底100上还具有隔离层105，所述伪栅极结构位于所述隔离层105内。
请参考图2，去除所述伪栅极层102和伪栅介质层101，在所述隔离层105内形成栅极开口106。
请参考图3，在所述栅极开口106内形成栅极结构，所述栅极结构包括：位于所述栅极开口106底部的过渡层(未标示)；位于过渡层上、栅极开口106内壁的栅介质层(未标示)；位于栅介质层上的功函数层107；位于功函数层107上的栅极层108。
所述半导体结构的形成过程中，一方面，去除所述伪栅极层102时先采用干法刻蚀工艺去除一部分伪栅极层，再采用湿法刻蚀工艺去除剩余的伪栅极层，所述干法刻蚀工艺和湿法刻蚀工艺对所述隔离层105造成一些损伤；所述伪栅介质层101的材料和所述隔离层105的材料都为氧化硅，从而在去除所述伪栅介质层101时，所述隔离层105也会同时被刻蚀。在去除所述伪栅极层102和所述伪栅介质层101工艺的共同作用下，所述隔离层105的高度会减小，所述隔离层105的高度决定后续形成的栅极结构的有效高度，所述隔离层105的高度减小导致形成的栅极结构的高度减小，使得所述栅极结构对所述鳍部的电场控制能力减弱，从而影响所述半导体结构的性能。
另一方面，在所述栅极开口106内形成栅极结构的过程中，所述功函数层107的材料包括氮化钛、氮化钽或钛铝，采用沉积工艺形成所述功函数层107。由于所述栅极开口106的深宽比较大，从而在所述栅极开口106内沉积所述功函数层时，所述功函数材料优先在所述栅极开口106的顶部沉积，使得所述顶部开口更小，从而使得在所述栅极开口106底部形成的功函数层的厚度较在所述栅极开口106的顶部形成的功函数层的厚度薄，从而后续在所述功函数层上形成栅极层时，所述栅极材料难以进入到所述栅极开口106底部，从而使得形成的所述栅极层内部出现空隙，使得所述栅极结构的功能受到影响，进而影响了所述半导体结构的性能。同时，由于所述栅极开口106的深宽比较大，在去除部分所述功函数层时，所述功函数层不易去除干净，所述残留的功函数层对所述半导体结构的性能造成影响。
为了解决上述问题，本发明技术方案提供一种半导体结构及其形成方法，通过对所述第一开口暴露出的侧墙进行改性处理形成改性侧墙，使得所述改性侧墙能够在去除所述伪栅介质层时同时被去除，使得后续形成的第三开口顶部尺寸变大，从而使得后续在第三开口内形成栅极结构时，所述栅极结构的材料易于填充，从而在所述第三开口内形成结构致密的栅极材料，使得形成的所述栅极结构性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明实施例的半导体结构形成过程的剖面结构示意图。
请参考图4，提供衬底。
在本实施例中，所述衬底包括基底200和位于基底上的鳍部300。
在其他实施例中，所述衬底为平面衬底。
在本实施例中，所述衬底的材料包括硅。在其他实施例中，所述衬底的材料包括硅锗、锗、绝缘体上硅或者绝缘体上锗。
在本实施例中，所述衬底还包括：位于基底200上的隔离结构(未标示)，所述隔离结构位于所述鳍部300侧壁且低于所述鳍部300顶部表面。
在本实施例中，所述隔离结构的材料包括氧化硅。
请参考图5，在所述衬底上形成伪栅极结构，所述伪栅极结构包括伪栅介质层201和位于伪栅介质层201上的初始伪栅极层202，所述伪栅极结构还包括位于所述伪栅介质层201和所述初始伪栅极层202侧壁的第一侧墙203。
在本实施例中，所述伪栅极结构的高度范围为500nm～1400nm。
所述伪栅极结构的形成方法包括：在所述衬底上形成伪栅介质材料层(未图示)；在所述伪栅介质材料层表面形成伪栅极材料层(未图示)；在所述伪栅极材料层上形成图形化的掩膜层(未图示)，所述图形化的掩膜层暴露出部分所述伪栅极材料层表面；以所述图形化的掩膜层为掩膜刻蚀所述伪栅极材料层和所述伪栅介质材料层，在所述衬底上形成伪栅介质层201和位于伪栅介质层201上的初始伪栅极层202；在所述衬底表面、伪栅介质层201侧壁表面、初始伪栅极层202侧壁表面以及初始伪栅极层202顶部表面形成第一侧墙材料层(未图示)；回刻蚀所述第一侧墙材料层，直至暴露出所述初始伪栅极层202顶部表面，在所述伪栅介质层201和初始伪栅极层202侧壁形成第一侧墙203。
在本实施例中，所述伪栅介质层201的材料包括氧化硅。
形成所述伪栅介质材料层的工艺包括原子层沉积工艺、化学气相沉积工艺以及原位水汽生成工艺。
在本实施例中，形成所述伪栅介质材料层的工艺包括原子层沉积工艺。
在本实施例中，所述初始伪栅极层202的材料包括多晶硅。
形成所述伪栅极材料层的工艺包括物理气相沉积工艺或者外延生长工艺。
在本实施例中，形成所述伪栅极材料层的工艺包括物理气相沉积工艺。
所述第一侧墙203的材料包括低介电常数材料，所述低介电常数材料的介电常数小于3.9。
所述低介电常数材料包括无机多孔材料或有机多孔材料；所述无机多孔材料包括氧化硅多孔材料、氮化硅多孔材料或含硅元素、氮元素、氧元素和碳元素的化合物；所述有机多孔材料包括聚酰亚胺多孔材料、聚乙烯多孔材料或聚硅氮烷多孔材料。
在本实施例中，所述低介电常数材料包括含硅元素、氮元素、氧元素和碳元素的化合物。
所述低介电常数材料能够降低栅极结构的漏电电流，降低栅极结构的电容效应，从而能减少栅极结构与其他半导体结构之间的信号串扰，进而能够提高半导体结构的性能。
形成所述第一侧墙材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，形成所述第一侧墙材料层的工艺包括原子层沉积工艺。
在本实施例中，还包括：在所述伪栅极结构侧壁形成第二侧墙204；在所述第二侧墙204侧壁、衬底表面形成停止层(未标示)。
所述第二侧墙204与所述第一侧墙203共同对后续形成的栅极结构起到保护作用。
所述停止层作为后续刻蚀工艺的刻蚀停止层，避免所述衬底表面以及第二侧墙204侧壁受到刻蚀工艺的损伤。
在本实施例中，所述第二侧墙204的材料包括氮化硅。在其他实施例中，所述第二侧墙的材料包括氧化硅。
在本实施例中，所述停止层的材料包括氮化硅。
请参考图6，在所述衬底上形成隔离层205，所述隔离层205位于所述隔离结构上，且所述隔离层205暴露出所述伪栅极结构表面，且所述隔离层205表面低于所述伪栅极结构表面。
所述隔离层205的形成方法包括：在所述衬底表面、伪栅极结构顶部表面和侧壁表面形成隔离材料层(未图示)；平坦化所述隔离材料层，直至暴露出所述初始伪栅极层202表面，形成所述隔离层205。
在本实施例中，所述隔离层205的材料包括氧化硅。在其他实施例中，所述隔离层的材料包括氮化硅或氮氧化硅。
形成所述隔离材料层的工艺包括原子层沉积工艺或化学气相沉积工艺。
在本实施例中，形成所述隔离材料层的工艺包括化学气相沉积工艺。
请参考图7，去除部分所述初始伪栅极层202，形成伪栅极层302，使得所述伪栅极层302表面低于所述隔离层205表面，在所述隔离层205内形成第一开口206，所述第一开口206暴露出部分所述第一侧墙203侧壁表面。
在本实施例中，去除部分所述初始伪栅极层202的工艺包括干法刻蚀工艺。先采用干法刻蚀工艺去除部分所述初始伪栅极层202，使得后续采用湿法刻蚀工艺去除所述伪栅极层302时，工艺难度较小。
在本实施例中，所述伪栅极层302的高度为所述初始伪栅极层202高度的2/3～1。则在垂直于基底表面方向上去除的部分所述初始伪栅极层202的高度为所述初始伪栅极层202高度的1/3～1/2。
在本实施例中，去除的部分所述初始伪栅极层202的高度为250nm～500nm。
若所述初始伪栅极层去除的高度太小，则所形成的所述第一开口206暴露出的第一侧墙203的高度也小，则后续对所述暴露出的第一侧墙203进行改性并去除，后续再去除伪栅极层形成的第二开口底部的深宽比依然较大，所述栅极结构材料在所述第二开口填充时依然存在不好填充的问题，不利于半导体结构性能的改善；若所述初始伪栅极层去除的高度太大，则去除部分所述初始伪栅极层的干法刻蚀工艺可能会刻蚀到伪栅极层底部的鳍部，从而对所述鳍部造成损伤，影响半导体结构的性能。
去除1/3～1/2高度的所述伪栅极层202，使得所述第一开口206也暴露出1/3～1/2高度的第一侧墙203，从而后续对所述暴露出的第一侧墙203改性处理并去除后，所形成的第三开口的顶部尺寸较大，便于后续栅极材料的填充。
请参考图8，对所述第一开口206暴露出的第一侧墙203进行改性处理，使得暴露出的第一侧墙203形成改性侧墙207。
在本实施例中，在对所述第一侧墙203进行改性处理的同时，还对所述隔离层205进行改性处理，在所述隔离层205表面形成所述改性隔离层208。
在其他实施例中，所述改性隔离层208与所述改性侧墙207能够不同时形成。
在本实施例中，所述改性处理的工艺包括离子注入工艺。
所述离子注入工艺的参数包括：离子类型包括氩离子、氟离子、磷离子、氧离子或硅离子；离子注入角度范围为15度～60度；离子能量为10千电子伏特～60千电子伏特；离子剂量为1E15原子每立方厘米～5E16原子每立方厘米。
所述改性处理的工艺为离子注入工艺，所述注入的离子包括氩离子、氟离子、磷离子、氧离子或硅离子，所述氩离子、氟离子、磷离子、氧离子或硅离子的离子半径较大，所述离子进入到所述第一侧墙内和所述隔离层内之后，所述第一侧墙材料和所述隔离层的结构性能发生改变，从而后续在去除所述伪栅介质层的工艺条件下，所述改性侧墙具有较大的刻蚀速率，从而所述改性侧墙能够在去除所述伪栅介质层时同时被去除；所述改性隔离层的刻蚀速率小于所述伪栅介质层的刻蚀速率，从而在去除所述伪栅介质层时所述改性隔离层的刻蚀程度较小，所述隔离层的高度决定后续形成的栅极结构的有效高度，从而后续形成的栅极结构具有较高的高度，所述栅极结构的电场控制能力较强，提升了所述半导体结构的性能。
请参考图9，去除所述第一开口206底部的所述伪栅极层302，在所述隔离层内形成第二开口209。
所述第二开口209暴露出所述伪栅介质层201表面。
在本实施例中，去除第一开口206底部的所述伪栅极层302形成第二开口209的工艺包括湿法刻蚀工艺。
先采用干法刻蚀工艺去除一部分所述初始伪栅极层202，再采用湿法刻蚀工艺去除伪栅极层302，避免采用单独的干法刻蚀工艺时，所述干法刻蚀工艺对所述伪栅介质层201和衬底表面造成损伤的情况；避免采用单独的湿法刻蚀工艺时，由于所述第二开口209的深宽比较大，使得所述初始伪栅极层202的反应副产物难以及时排出而导致所述伪栅极层202去除不干净的情况。
请参考图10，刻蚀去除第二开口209底部的伪栅介质层201以及改性侧墙207，在所述隔离层内形成第三开口210。
在刻蚀去除所述第二开口209底部的伪栅介质层201时，所述改性侧墙207的刻蚀速率较大，从而所述改性侧墙207能够和所述伪栅介质层201同时去除。
在本实施例中，所述第三开口210的顶部在平行于基底200表面方向的尺寸大于所述第三开口210的底部在平行于基底200表面方向的尺寸。
所述第三开口210的顶部在平行于基底200表面方向的尺寸大于所述第三开口210的底部在平行于基底200表面方向的尺寸，使得后续在所述第三开口210内形成栅极结构时，所述栅极结构的材料易于填充，从而能够在所述第三开口210内形成结构致密的栅极材料，使得形成的所述栅极结构性能较好。
所述伪栅介质层201的刻蚀速率大于所述改性隔离层208的刻蚀速率，同时所述改性侧墙207的刻蚀速率大于所述改性隔离层208的刻蚀速率。
所述隔离层205经过改性处理形成所述改性隔离层208，使得在去除所述伪栅介质层201时，所述改性隔离层208的刻蚀速率小于所述伪栅介质层201的刻蚀速率，从而在去除所述伪栅介质层201时所述改性隔离层208的刻蚀程度较小，所述隔离层的高度决定后续形成的栅极结构的有效高度，从而后续在所述第三开口210内形成的栅极结构具有较高的高度，所述栅极结构的电场控制能力较强，提升了所述半导体结构的性能。
在本实施例中，去除所述第二开口209底部的伪栅介质层201以及改性侧墙207的工艺包括干法刻蚀工艺。
在本实施例中，所述干法刻蚀工艺的刻蚀气体包括氟化氢和氨气的混合气体。所述氟化氢和氨气的混合气体对所述伪栅介质层201和所述改性侧墙207的刻蚀速率较大，对所述改性隔离层208的刻蚀速率较小，从而使得所述伪栅介质层201和所述改性侧墙207能够去除干净，同时对所述改性隔离层208的刻蚀程度较小，有利于后续形成高度较高的栅极结构。
接下来，在所述第三开口210内形成栅极结构。所述栅极结构包括栅介质层、位于栅介质层上的功函数层以及位于功函数层上的栅极层。
请参考图11，在形成所述第三开口210之后，在所述第三开口210底部形成过渡层211。
所述过渡层211用于隔离后续形成的栅介质层和所述衬底，避免所述栅介质层发生离子扩散至所述衬底内，从而影响所述半导体结构性能的情况。
在本实施例中，所述过渡层211的材料包括氧化硅。
形成所述过渡层211的工艺包括原子层沉积工艺、化学气相沉积工艺或臭氧氧化工艺。
在本实施例中，形成所述过渡层211的工艺包括臭氧氧化工艺。所述臭氧氧化工艺能够形成结构致密且厚度较薄的过渡层211。
请继续参考图11，在所述过渡层211上形成栅极结构，所述栅极结构包括栅介质层212、位于栅介质层212上的功函数层213以及位于功函数层213上的栅极层214。
所述栅极结构的形成方法包括：在所述第三开口210内壁形成栅介质材料层(未图示)；在所述栅介质材料层上形成功函数材料层(未图示)；在所述功函数材料层上形成栅极材料层(未图示)；平坦化所述栅极材料层、功函数材料层以及栅介质材料层，直至暴露出所述改性隔离层208表面，在所述第三开口210内形成所述栅极结构。
所述第三开口210的顶部在平行于基底200表面方向的尺寸大于所述第三开口210的底部在平行于衬底表面方向的尺寸，则在所述第三开口210内形成所述栅极结构时，采用沉积工艺形成所述功函数层和所述栅极层时，所述功函数层的材料和所述栅极层的材料易于填充，从而能够在所述第三开口210内形成结构致密的栅极结构材料，使得形成的所述栅极结构性能较好。
在本实施例中，所述栅介质层212的材料包括高K(大于3.9)材料，所述高K材料包括氧化铪或氧化铝。
形成所述栅介质材料层的工艺包括化学沉积工艺、原子层沉积工艺或者原位水汽生成工艺。
在本实施例中，形成所述栅介质材料层的工艺包括原子层沉积工艺。所述原子层沉积工艺能够形成结构致密、厚度较薄的栅介质材料层。
在本实施例中，所述功函数层213的材料包括氮化钽、钛铝或氮化钛。
形成所述功函数材料层的工艺包括化学气相沉积工艺或者原子层沉积工艺。
在本实施例中，形成所述功函数材料层的工艺包括原子层沉积工艺。
在本实施例中，所述栅极层214的材料包括金属，所述金属包括钨。
形成所述栅极材料层的工艺包括物理气相沉积工艺或者电镀工艺。
在本实施例中，形成所述栅极材料层的工艺包括物理气相沉积工艺。
在本实施例中，平坦化所述栅极材料层、功函数材料层以及栅介质材料层的工艺包括化学机械抛光工艺。
至此，形成的所述栅极结构材料致密，栅极结构性能较好。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的初始伪栅极层，所述伪栅极结构还包括位于所述伪栅介质层和所述初始伪栅极层侧壁的第一侧墙；
在所述衬底上形成隔离层，所述隔离层暴露出所述伪栅极结构表面，且所述隔离层表面低于所述伪栅极结构表面；
去除部分所述初始伪栅极层，形成伪栅极层，使得所述伪栅极层表面低于所述隔离层表面，在所述隔离层内形成第一开口，所述第一开口暴露出部分所述第一侧墙侧壁表面；
对所述第一开口暴露出的第一侧墙进行改性处理，使得暴露出的第一侧墙形成改性侧墙；
去除第一开口底部的所述伪栅极层，在所述隔离层内形成第二开口；
刻蚀去除第二开口底部的伪栅介质层以及改性侧墙，在所述隔离层内形成第三开口，所述第三开口的顶部在平行于衬底表面方向的尺寸大于所述第三开口的底部在平行于衬底表面方向的尺寸；
在所述第三开口内形成栅极结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述改性处理的工艺包括离子注入工艺。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的参数包括：离子类型包括氩离子、氟离子、磷离子、氧离子或硅离子；离子注入角度范围为15度～60度；离子能量为10千电子伏特～60千电子伏特；离子剂量为1E15原子每立方厘米～5E16原子每立方厘米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，去除第二开口底部的伪栅介质层以及改性侧墙的工艺包括干法刻蚀工艺。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的刻蚀气体包括氟化氢和氨气的混合气体。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在对所述第一侧墙进行改性处理的同时，还对所述隔离层进行改性处理，在隔离层表面形成所述改性隔离层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在刻蚀去除第二开口底部的伪栅介质层以及改性侧墙时，所述伪栅介质层的刻蚀速率大于所述改性隔离层的刻蚀速率，所述改性侧墙的刻蚀速率大于所述改性隔离层的刻蚀速率。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括低介电常数材料，所述低介电常数材料的介电常数小于3.9，所述低介电常数材料包括无机多孔材料或有机多孔材料；所述无机多孔材料包括氧化硅多孔材料、氮化硅多孔材料或含硅元素、氮元素、氧元素和碳元素的化合物；所述有机多孔材料包括聚酰亚胺多孔材料、聚乙烯多孔材料或聚硅氮烷多孔材料。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成第三开口之后、在第三开口内形成栅极结构之前，还包括：在所述第三开口底部形成过渡层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述过渡层的材料包括氧化硅。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述过渡层的工艺包括原子层沉积工艺、化学气相沉积工艺或臭氧氧化工艺。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分所述初始伪栅极层形成第一开口的工艺包括干法刻蚀工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，去除第一开口底部的所述伪栅极层形成第二开口的工艺包括湿法刻蚀工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构包括栅介质层、位于栅介质层上的功函数层以及位于功函数层上的栅极层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述栅极结构的形成方法包括：在所述第三开口内壁形成栅介质材料层；在所述栅介质材料层上形成功函数材料层；在所述功函数材料层上形成栅极材料层；平坦化所述栅极材料层、功函数材料层以及栅介质材料层，直至暴露出所述隔离层表面，在所述第三开口内形成所述栅极结构。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括基底和位于基底上的鳍部，所述伪栅极结构横跨所述鳍部。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅极层的高度为所述初始伪栅极层高度的2/3～1。
18.一种如权利要求1至17任一项方法形成的半导体结构。
CN201910842798.7A 2019-09-06 2019-09-06 半导体结构及其形成方法 Active CN112466945B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910842798.7A CN112466945B (zh) 2019-09-06 2019-09-06 半导体结构及其形成方法
US17/009,063 US11515400B2 (en) 2019-09-06 2020-09-01 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910842798.7A CN112466945B (zh) 2019-09-06 2019-09-06 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112466945A true CN112466945A (zh) 2021-03-09
CN112466945B CN112466945B (zh) 2023-10-20

Family

ID=74807767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910842798.7A Active CN112466945B (zh) 2019-09-06 2019-09-06 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11515400B2 (zh)
CN (1) CN112466945B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705502B2 (en) * 2020-01-28 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for laterally etching gate spacers
US11430865B2 (en) 2020-01-29 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
DE102020114867A1 (de) 2020-01-29 2021-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11398384B2 (en) * 2020-02-11 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for manufacturing a transistor gate by non-directional implantation of impurities in a gate spacer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064453A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20180012766A1 (en) * 2016-06-20 2018-01-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of forming spacers for a gate of a transistor
CN107731673A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20180166576A1 (en) * 2016-12-14 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming doped channel thereof
CN109216192A (zh) * 2017-07-03 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110021560A (zh) * 2018-01-10 2019-07-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337110B2 (en) * 2011-10-19 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having metal gate electrode and method of fabrication thereof
CN104681424B (zh) * 2013-11-27 2018-07-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US9768278B1 (en) * 2016-09-06 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of Fin loss in the formation of FinFETS
US10079287B2 (en) * 2017-01-03 2018-09-18 International Business Machines Corporation Gate cut device fabrication with extended height gates
US10243079B2 (en) * 2017-06-30 2019-03-26 International Business Machines Corporation Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning
US10879393B2 (en) * 2018-08-14 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having gate structure with bent sidewalls

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064453A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20180012766A1 (en) * 2016-06-20 2018-01-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of forming spacers for a gate of a transistor
CN107731673A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20180166576A1 (en) * 2016-12-14 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming doped channel thereof
CN109216192A (zh) * 2017-07-03 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110021560A (zh) * 2018-01-10 2019-07-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
US11515400B2 (en) 2022-11-29
CN112466945B (zh) 2023-10-20
US20210074829A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
US9209178B2 (en) finFET isolation by selective cyclic etch
CN112466945B (zh) 半导体结构及其形成方法
CN104008994B (zh) 半导体装置的制造方法
CN108493156B (zh) 栅极切口整合及相关装置
CN106847683B (zh) 提高鳍式场效应管性能的方法
CN110970307A (zh) 半导体装置的形成方法
CN107039272B (zh) 鳍式晶体管的形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN104425264B (zh) 半导体结构的形成方法
US10056465B2 (en) Transistor device and fabrication method
US7566924B2 (en) Semiconductor device with gate spacer of positive slope and fabrication method thereof
CN108807177B (zh) 半导体器件及其形成方法
CN108573862B (zh) 半导体结构及其形成方法
CN111489972B (zh) 半导体结构及其形成方法
CN110085555B (zh) 半导体结构及其形成方法
CN107170685B (zh) 鳍式晶体管的形成方法
CN110034069B (zh) 半导体结构及其形成方法
CN112951912B (zh) 半导体结构及其形成方法
CN109427679B (zh) 半导体结构及其形成方法
CN110534479B (zh) 改善第零层内介电层的填充能力的栅极及工艺方法
CN112786452B (zh) 半导体结构及其形成方法
CN112864016B (zh) 半导体结构及其形成方法
CN112151360B (zh) 半导体结构及其形成方法
CN109786337B (zh) 半导体结构及其形成方法
CN110047927B (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant