CN104900520A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104900520A CN104900520A CN201410076992.6A CN201410076992A CN104900520A CN 104900520 A CN104900520 A CN 104900520A CN 201410076992 A CN201410076992 A CN 201410076992A CN 104900520 A CN104900520 A CN 104900520A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- stop
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 145
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 230000008569 process Effects 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims abstract description 52
- 238000005280 amorphization Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 72
- 238000005516 engineering process Methods 0.000 claims description 41
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 18
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 15
- 239000000243 solution Substances 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910015900 BF3 Inorganic materials 0.000 claims description 11
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 11
- -1 germanium ion Chemical class 0.000 claims description 11
- 229910001449 indium ion Inorganic materials 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000003667 anti-reflective effect Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 239000012861 aquazol Substances 0.000 description 1
- 229920006187 aquazol Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000010909 process residue Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体器件的形成方法，包括：提供表面具有栅极结构的衬底，栅极结构两侧的衬底内具有源区和漏区，源区和漏区表面具有停止层，衬底、栅极结构和停止层表面具有介质层，停止层和介质层的材料不同；刻蚀部分介质层，直至暴露出停止层表面为止，在介质层内形成第一开口；采用无定形化工艺处理第一开口底部的停止层，使第一开口底部的停止层形成无定形层，无定形层的密度小于未经无定形化处理工艺的停止层密度；去除第一开口底部的无定形层，并暴露出第一开口底部的源区和漏区表面、以及停止层的侧壁表面，第一开口底部的停止层侧壁表面相对于第一开口侧壁的介质层表面齐平；之后，在第一开口内形成导电结构。所形成的半导体器件性能改善。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS（Metal Oxide Semiconductor，金属-氧化物-半导体）晶体管的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。
请参考图1，图1是一种晶体管的剖面结构示意图，包括：位于衬底100表面的栅极结构101，所述栅极结构101包括：位于衬底100表面的栅介质层110、位于栅介质层110表面的栅极层111、以及位于栅介质层110和栅极层111侧壁表面的侧墙112；位于所述衬底100和栅极结构101表面的介质层102；位于所述栅极结构101两侧的衬底100内的源区103a和漏区103b。
其中，为了能够对所述源区103a和漏区103b施加偏压，所述源区103a和漏区103b表面还具有导电插塞104，所述导电插塞104能够与芯片电路电互联。
然而，在现有技术中，所述导电插塞与源区或漏区之间的接触电阻较大，随着半导体器件尺寸的不断缩小，所述接触电阻对于晶体管的驱动电流影响尤为显著。因此，如何降低导电插塞与源区和漏区之间的接触电阻是亟待解决的问题之一。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，使所形成的半导体器件驱动电流增强、性能更稳定。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底表面具有栅极结构，所述栅极结构两侧的衬底内具有源区和漏区，所述源区和漏区表面具有停止层，所述衬底、栅极结构和停止层表面具有介质层，所述停止层和介质层的材料不同；刻蚀部分介质层，直至暴露出所述停止层表面为止，在介质层内形成第一开口；采用无定形化工艺处理第一开口底部的停止层，使所述第一开口底部的停止层成为无定形层，所述无定形层的密度小于未经无定形化处理工艺的停止层密度；去除第一开口底部的无定形层，并暴露出第一开口底部的源区和漏区表面、以及停止层的侧壁表面，所述第一开口底部的停止层侧壁表面相对于第一开口侧壁的介质层表面齐平；在去除所述无定形层之后，在所述第一开口内形成导电结构。
可选的，所述无定形化工艺为离子注入工艺，所述离子注入工艺的注入方向垂直于衬底表面，所注入的离子为锗离子、氟化硼离子或铟离子。
可选的，所述离子注入工艺所注入的离子为锗离子时，所述离子注入工艺的参数包括：注入能量为5keV～30keV，注入剂量1E14atom/cm2～1E15atom/cm2。
可选的，所述离子注入工艺所注入的离子为氟化硼离子时，所述离子注入工艺的参数包括：注入能量为3keV～40keV，注入剂量1E14atom/cm2～1E15atom/cm2。
可选的，所述离子注入工艺所注入的离子为铟离子时，所述离子注入工艺的参数包括：注入能量为30keV～100keV，注入剂量1E13atom/cm2～1E14atom/cm2。
可选的，所述停止层的材料为氮化硅，所述介质层的材料为氧化硅。
可选的，去除第一开口底部的无定形层的工艺为湿法刻蚀工艺，刻蚀液为磷酸溶液，所述磷酸溶液中水和磷酸的体积比为300:1～500:1。
可选的，所述介质层的形成工艺为等离子体增强化学气相沉积工艺；所述停止层的形成工艺为等离子体增强化学气相沉积工艺。
可选的，还包括：位于源区和漏区表面的半导体层，所述停止层形成于所述半导体层表面；在去除第一开口底部的无定形层之后，暴露出所述半导体层表面。
可选的，所述半导体层的材料为硅，所述半导体层的厚度为100埃～200埃。
可选的，还包括：在形成导电结构之前，采用自对准硅化工艺使第一开口底部的半导体层表面形成接触层，所述接触层的材料为金属化半导体材料。
可选的，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层侧壁表面的侧墙。
可选的，所述栅介质层的材料为高K介质材料，所述栅极层的材料为金属，所述栅极结构采用后栅工艺形成。
可选的，形成所述栅极结构的后栅工艺包括：在衬底表面形成伪栅极结构，所述伪栅极结构包括伪栅介质层、位于伪栅介质层表面的伪栅极层、以及位于伪栅极层和伪栅介质层侧壁表面的侧墙；在所述伪栅极结构两侧的衬底内形成源区和漏区；在形成源区和漏区之后，在衬底表面和所述伪栅极结构侧壁表面形成停止层；在所述停止层表面形成第一子介质层，所述第一子介质层和停止层暴露出所述伪栅极层；去除所述伪栅极层和伪栅介质层，在所述第一子介质层内形成第二开口；在所述第二开口的侧壁和底部表面形成栅介质层；在所述栅介质层表面形成填充满第二开口的栅极层；在所述第一子介质层和栅极层表面形成第二子介质层，所述第二子介质层和第一子介质层形成介质层。
可选的，所述源区和漏区内具有应力层，所述应力层的材料为硅锗或碳化硅。
可选的，所述应力层的形成工艺包括：在形成停止层和第一子介质层之前，在所述伪栅极结构两侧的衬底内形成第三开口；采用选择性外延沉积工艺在所述第三开口内应力层。
可选的，所述第一开口的形成工艺包括：在介质层表面形成掩膜层，所述掩膜层暴露出源区和漏区的对应位置；以所述掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀所述介质层，直至暴露出停止层表面为止，在介质层内形成第一开口。
可选的，所述第一开口顶部的图形为矩形，形成于所述第一开口内的导电结构顶部图形为矩形。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，在衬底和栅极结构表面形成停止层，在所述停止层表面形成介质层，且所述介质层和停止层的材料不同，使得所述停止层与介质层之间具有刻蚀选择性，因此所述停止层能够定义刻蚀第一开口的停止位置。在介质层内形成第一开口的刻蚀工艺停止于所述停止层表面之后，对第一开口底部的部分停止层进行无定形化处理，使得开口底部形成的无定形层密度小于未经无定形化处理的停止层密度，则所述无定形化层易于被去除，去除所述无定形化层的工艺对源区或漏区的损伤较小，有利于降低源区或漏区与导电结构之间的接触电阻。其次，由于无定形层密度小于剩余的停止层密度，因此经过所述无定形层相对于剩余的停止层之间具有刻蚀选择性，使得去除无定形层的工艺对停止层的损伤较小。而且，由于仅在第一开口底部的停止层进行了无定形化处理，而由介质层覆盖的停止层未经无定形化处理，因此在去除无定形层之后，暴露出的停止层侧壁能够相对于介质层侧壁齐平，从而避免在第一开口底部发生底切现象。因此，形成于所述第一开口内的导电结构与源区和漏区之间的接触电阻降低，所形成的晶体管的驱动电流增强，晶体管的性能改善、稳定性提高。
进一步，所述无定形化工艺为离子注入工艺，所述离子注入工艺的注入方向垂直于衬底表面，所注入的离子为锗离子、氟化硼离子或铟离子。首先，由于所述锗离子、氟化硼离子或铟离子均为粒子尺寸均较大，因此经过所述锗离子、氟化硼离子或铟离子的注入，能够将第一开口底部的部分停止层击打疏松，以此使所述部分停止层成为无定形层。其次，所述离子注入工艺的注入方向垂直于衬底表面，因此能够使所形成的无定形层侧壁与第一开口的侧壁保持齐平，从而在去除所述无定形层之后，暴露出的停止层侧壁相对于介质层侧壁齐平，以此避免第一开口底部发生底切现象。
进一步，去除第一开口底部的无定形层的工艺为湿法刻蚀工艺，刻蚀液为磷酸溶液，所述磷酸溶液中水和磷酸的体积比为300:1～500:1。由于所述磷酸溶液的浓度较低，因此所述磷酸溶液对于未被无定形化处理的剩余停止层、以及源区和漏区表面的损伤较低，不仅保证了源区和漏区表面的形貌良好，而且避免了第一开口底部发生底切现象，形成于第一开口内的导电结构与源区和漏区之间的接触电阻降低，所形成的半导体器件的驱动电流提高、性能改善。
附图说明
图1是一种晶体管的剖面结构示意图；
图2至图4是一种在源区和漏区表面形成导电插塞的过程的剖面结构；
图5至图10是本发明实施例的半导体器件的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，所述导电插塞与源区或漏区之间的接触电阻较大，容易使降低晶体管的驱动电流，使晶体管的性能变差。
经过研究发现，由于在形成导电插塞的过程中，容易对源区和漏区表面造成损伤，导致导电插塞与源区或漏区之间接触界面的形貌变差，从而造成导电插塞与源区或漏区之间的接触电阻增加。具体请参考图2至图4，是一种在源区和漏区表面形成导电插塞的过程的剖面结构。
请参考图2，衬底100表面具有栅极结构101，所述栅极结构101两侧的衬底100表面具有源区103a和漏区103b，所述衬底100和栅极结构101表面具有介质层102，所述介质层102表面具有暴露出源区103a和漏区103b对应位置的掩膜层105。
请参考图3，以所述掩膜层105为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述介质层102直至暴露出源区103a和漏区103b表面为止，在介质层102内形成开口106。
请参考图4，去除掩膜层105（如图3所示），并在所述开口106内填充导电材料以形成导电插塞104。
其中，由于形成开口106的工艺为各向异性的干法刻蚀工艺，因此所述刻蚀工艺容易导致源区103a和漏区103b表面受到损伤，继而造成开口106内形成的导电插塞104与源区103a和漏区103b之间的接触界面形貌变差，使得所述导电插塞104与源区103a或漏区103b之间的接触电阻变大。随着半导体器件的尺寸缩小，所述接触电阻对于降低晶体管驱动电流的影响更为显著。
为了降低导电插塞与源区或漏区之间的接触电阻，一种方法是在源区和漏区表面形成硅覆盖层（Si capping layer），所述介质层形成于所述硅覆盖层表面；在形成介质层内形成暴露出硅覆盖层的开口之后，采用自对准硅化（Self-Aligned Silicide）工艺在所述开口底部的硅覆盖层内扩散金属原子，使所述硅覆盖层形成金属硅化物层；在所述自对准硅化工艺之后，再于开口内形成导电插塞。由于所述导电插塞与源区或漏区之间具有金属硅化物层，所述金属硅化物层能够降低接触电阻。然而，由于形成所述开口的刻蚀工艺需要暴露出所述硅覆盖层，因此所述刻蚀工艺依旧会造成硅覆盖层损伤和减薄，则以所述硅覆盖层形成的金属硅化物层厚度较薄，使得所述金属硅化物层对于降低接触电阻的能力有限，依旧会引起晶体管的驱动电流较小的问题。
另一种降低导电插塞与源区或漏区之间的接触电阻的方法是，在形成介质层之前，在衬底和栅极结构表面形成氮化硅层，而以氧化硅为材料的介质层形成于所述氮化硅层表面。由于所述氮化硅层与介质层具有刻蚀选择性，所述氮化硅层能够作为在介质层内形成开口的刻蚀停止层（CESL，ContactEtch Stop Layer），即所述在介质层内形成开口的各向异性干法刻蚀工艺停止于所述氮化硅层表面，并且在所述各向异性干法刻蚀工艺之后，以湿法刻蚀工艺去除开口底部剩余的氮化硅层，以此减少开口的形成工艺对源区和漏区的损伤。然而，即使形成所述氮化硅层作为刻蚀停止层，在以湿法刻蚀工艺去除开口底部的氮化硅层时，依旧会对源区和漏区表面造成损伤。
而且，由于所述湿法刻蚀工艺各向同性，在以垂直于衬底表面的方向刻蚀所述氮化硅层时，还能够以平行于衬底表面的方向对是氮化硅进行刻蚀，因此，在去除所述氮化硅层之后，第一开口底部的氮化硅层侧壁会现对于介质层侧壁凹陷，即发生底切（Undercut）现象，当在所述第一开口内形成导电插塞时，氮化硅层侧壁的氮化硅层侧壁会在第一开口底部形成空隙，造成导电插塞和源区和漏区之间的接触电阻增加。
为了解决上述问题，本发明提出一种半导体器件的形成方法。其中，在衬底和栅极结构表面形成停止层，在所述停止层表面形成介质层，且所述介质层和停止层的材料不同，使得所述停止层与介质层之间具有刻蚀选择性，因此所述停止层能够定义刻蚀第一开口的停止位置。在介质层内形成第一开口的刻蚀工艺停止于所述停止层表面之后，对第一开口底部的部分停止层进行无定形化处理，使得开口底部形成的无定形层密度小于未经无定形化处理的停止层密度，则所述无定形化层易于被去除，去除所述无定形化层的工艺对源区或漏区的损伤较小，有利于降低源区或漏区与导电结构之间的接触电阻。其次，由于无定形层密度小于剩余的停止层密度，因此经过所述无定形层相对于剩余的停止层之间具有刻蚀选择性，使得去除无定形层的工艺对停止层的损伤较小。而且，由于仅在第一开口底部的停止层进行了无定形化处理，而由介质层覆盖的停止层未经无定形化处理，因此在去除无定形层之后，暴露出的停止层侧壁能够相对于介质层侧壁齐平，从而避免在第一开口底部发生底切现象。因此，形成于所述第一开口内的导电结构与源区和漏区之间的接触电阻降低，所形成的晶体管的驱动电流增强，晶体管的性能改善、稳定性提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图10是本发明实施例的半导体器件的形成过程的剖面结构示意图。
请参考图5，提供衬底200，所述衬底200表面具有栅极结构201，所述栅极结构201两侧的衬底200内具有源区和漏区，所述源区和漏区（未示出）表面具有停止层203，所述衬底200、栅极结构201和停止层203表面具有介质层204，所述停止层203和介质层204的材料不同。
所述衬底200为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底或绝缘体上锗（GOI）衬底。本实施例中，所述衬底200为硅衬底。
所述栅极结构201用于形成PMOS晶体管或NMOS晶体管。所述栅极结构201包括：位于衬底200表面的栅介质层210、位于栅介质层210表面的栅极层211、以及位于栅极层211和栅介质层210侧壁表面的侧墙212。本实施例中，所述栅介质层210的材料为高K介质材料，所述栅极层211的材料为金属，所述栅极结构201采用后栅工艺形成，所述栅极结构201所形成的晶体管为高K金属栅（HKMG，High-K Metal Gate）晶体管。在其他实施例中，所述栅介质层210的材料为氧化硅，所述栅极层211的材料为多晶硅。
形成所述栅极结构201的后栅工艺包括：在衬底200表面形成伪栅极结构，所述伪栅极结构包括伪栅介质层、位于伪栅介质层表面的伪栅极层、以及位于伪栅极层和伪栅介质层侧壁表面的侧墙212；以所述伪栅极结构为掩膜在所述伪栅极结构两侧的衬底200内形成源区和漏区；在形成源区和漏区之后，在衬底200表面和所述伪栅极结构侧壁表面形成停止层203；在所述停止层203表面形成第一子介质层，所述第一子介质层和停止层203暴露出所述伪栅极层；去除所述伪栅极层和伪栅介质层，在所述第一子介质层内形成第二开口；在所述第二开口的侧壁和底部表面形成栅介质层210；在所述栅介质层210表面形成填充满第二开口的栅极层211；在所述第一子介质层和栅极层211表面形成第二子介质层，所述第二子介质层和第一子介质层形成介质层204。
其中，所述伪栅介质层的材料为氧化硅，所述伪栅基础的材料为多晶硅，所述侧墙212的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。本实施例中，所述停止层203和第一子介质层的形成工艺包括：在衬底200和伪栅极结构表面沉积停止膜；在所述停止膜表面沉积第一子介质膜；采用抛光工艺平坦化所述第一子介质膜和停止膜，直至暴露出伪栅极层顶部表面为止，形成停止层203和第一子介质膜；在本实施例中，所述停止层203除了位于源区和漏区表面，还位于衬底200表面和侧墙212表面。
所述停止膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；本实施例中，所述停止膜的形成工艺为等离子体增强化学气相沉积工艺（PECVD，Plasma Enhanced CVD）所述第一子介质膜和第二子介质膜的形成工艺为等离子体增强化学气相沉积工艺，所形成的第一子介质膜和第二子介质膜为等离子体增强氧化膜（PEOX，Plasma Enhanced Oxide），即所述介质层204为等离子体增强氧化膜。
本实施例中，所述停止层203的材料为氮化硅，所述介质层204的材料为氧化硅，所述停止层203和介质层204之间具有刻蚀选择性。所述位于伪栅极结构顶部的部分停止膜能够用于定义抛光工艺的停止位置，而位于源区和漏区表面的停止层203能够在后续形成第一开口时，定义刻蚀工艺的停止位置。
在本实施例中，所述在形成所述源区和漏区之前，在伪栅极结构两侧的衬底内形成有应力层205，所述应力层205的材料为硅锗或碳化硅；当所形成的晶体管为PMOS晶体管时，所述应力层205的材料为硅锗（SiGe）；当所形成的晶体管为NMOS晶体管时，所述应力层205的材料为碳化硅（SiC）。
所述应力层205的形成工艺包括：在形成停止层203和第一子介质层之前，在所述伪栅极结构两侧的衬底内形成第三开口；采用选择性外延沉积工艺在所述第三开口内应力层205。
在所述选择性外延沉积工艺过程中，能够通过原位掺杂工艺在应力层205内掺杂P型离子或N型离子，以形成源区和漏区；或者，在所述选择性外延沉积工艺之后，采用离子注入工艺形成源区和漏区。在其他实施例中，在形成源区和漏区之前，也能够不形成应力层。
本实施例中，所述第三开口的形成工艺包括：以各向异性的干法刻蚀工艺刻蚀衬底以形成侧壁垂直于衬底200表面的第三开口；再以各向异性的湿法刻蚀工艺使所述第三开口的侧壁形成顶角，且所述顶角向伪栅极结构底部延伸，使所述第三开口的侧壁相对于衬底200表面呈“Σ”型。在所述具有“Σ”型侧壁的第三开口内形成的应力层205能够向晶体管沟道区提供更大应力，以增强沟道区的载流子迁移率。在其他实施例中，所述第三开口的侧壁也能够垂直于衬底200表面。
所述源区和漏区表面还具有半导体层206，所述停止层203形成于所述半导体层206表面。本实施例中，所述半导体层206位于所述应力205的表面，所述半导体层206的材料为半导体材料，本实施例中的半导体层206材料为硅、厚度为100埃～200埃；在其他实施例中，所述半导体层206的材料还能够与应力层205的材料一致。所述半导体层206的形成工艺为选择性外延沉积工艺。在后续去除第一开口底部的无定形层之后，暴露出所述半导体层206表面。
本实施例中，所述栅极结构201周围的衬底200中具有隔离结构221，所述隔离结构221的材料为氧化硅。而且，所述隔离结构221表面也能够形成栅极结构201，所述栅极结构201能够作为替代栅，用于使器件分布更均匀，以利于抛光等工艺的进行；此外，所述位于隔离结构221表面的栅极结构201也能够作为芯片电路中的电容结构或电阻结构。
请参考图6，在介质层204表面形成掩膜层207，所述掩膜层207暴露出源区和漏区的对应位置。
所述掩膜层207定义了需要形成第一开口的对应位置。本实施例中所述掩膜层207为光刻胶层，所述光刻胶层采用旋涂或喷涂工艺形成，并且经过曝光工艺以图形化。为了提高晶体管的载流子迁移率、提高驱动电流，本实施例中使所述掩膜层207暴露出的区域图形为矩形或条形，且所述矩形的长边与栅极结构201平行，即后续形成的导电结构平行于衬底200表面方向的图形为矩形或条形，使得导电结构与源区或漏区之间的接触面积较大，晶体管驱动电流提高。
在本实施例中，由于所述掩膜层207为光刻胶层，因此在形成所述光刻胶层之前，需要在介质层表面形成抗反射结构222，所述抗反射层222用于在曝光工艺中，避免曝光光线在光刻胶层和介质层204的接触界面上发生漫反射而造成曝光图形不稳定的问题。后续刻蚀介质层204之前，现以所述掩膜层207刻蚀所述抗反射结构222，直至暴露出介质层204表面为止。
所述抗反射层222包括介质抗反射层（DARC，Dielectric Anti-ReflectionCoating）、位于所述介质抗反射层表面的粘结层、以及位于粘结层表面的底层抗反射层（BARC，Back Anti-Reflection Coating）。所述介质抗反射层的材料为氮氧化硅，形成工艺化学气相沉积工艺或原子层沉积工艺；所述粘结层的材料为氧化硅，用于增强底层抗反射层和介质抗反射层之间的结合能力，形成工艺为热氧化工艺、化学气相沉积工艺或原子层沉积工艺；所述底层抗反射层的材料为无机材料（例如氮化硅）或有机抗反射材料，形成工艺为化学气相沉积工艺或涂布工艺。
请参考图7，以所述掩膜层207为掩膜，采用各向异性干法刻蚀工艺刻蚀所述介质层204，直至暴露出停止层203表面为止，在介质层204内形成第一开口208。
由于所述介质层204与停止层203的材料不同，所述介质层204与停止层203之间具有刻蚀选择性，因此所述各向异性的干法刻蚀工艺能够停止于所述停止层203表面。本实施例中，所述介质层204的材料为氧化硅，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体为CF4、CHF3、C2F6中的一种或多种，载气为He，压强为20mTorr～200mTorr，刻蚀气体的流速为50sccm～1000sccm，载气的流速为50sccm～1000sccm。
在本实施例中，由于掩膜层207图形为矩形，则所形成的所述第一开口208平行于衬底200表面得到图形为矩形，而且所述矩形的长边平行于所述栅极结构201，使得后续形成于所述第一开口205内的导电结构与源区和漏区之间的接触面积较大，则源区和漏区之间的电流增大，晶体管沟道区的载流子迁移率提高。
在本实施例中，所述掩膜层207和抗反射层222在后续形成导电结构之后去除，所述掩膜层207和抗反射层222能够在后续的无定形化工艺、去除无定形层的工艺以及形成导电结构的工艺中保护介质层204的表面免受损伤。
请参考图8，采用无定形化工艺处理第一开口208底部的停止层203，使所述第一开口208底部的停止层203成为无定形层209，所述无定形层209的密度小于未经无定形化处理工艺的停止层203密度。
所述无定形化工艺能够使第一开口208底部的部分停止层203无定形化，以形成无定形层209，使得形成于第一开口208底部的无定形层209与未经过无定形化处理的剩余停止层203之间具有刻蚀选择性，以便在后续刻蚀去除无定形化层时，减少对剩余停止层203的侵蚀。
本实施例中，所述无定形化工艺为离子注入工艺，所述离子注入工艺的注入方向垂直于衬底表面，所注入的离子为锗离子、氟化硼离子或铟离子。首先，由于所述锗离子、氟化硼离子或铟离子的粒子尺寸均较大，因此通过所述锗离子、氟化硼离子或铟离子的轰击，使第一开口208底部的部分停止层203疏松，以形成无定形层209，而所述无定形层209相对于剩余的停止层203更易去除，因此在后续去除所述无定形层209之后，剩余的停止层203受到的损伤较小。
其次，所述离子注入工艺的注入方向垂直于衬底200表面，因此能够使所形成的无定形层209侧壁与第一开口208的侧壁保持齐平，从而保证了在后续去除所述无定形层209之后，能够使暴露出的停止层203侧壁相对于介质层204侧壁齐平，以此避免在第一开口208底部发生底切现象，则后续在所述第一开口208内形成导电结构之后，所述不会在所述导电结构底部产生空隙，有利于降低导电结构与源区和漏区之间的接触电阻。
在本实施例中，所述离子注入工艺所注入的离子为锗离子时，所述离子注入工艺的参数包括：注入能量为5keV～30keV，注入剂量1E14atom/cm2～1E15atom/cm2。
在另一实施例中，所述离子注入工艺所注入的离子为氟化硼离子时，所述离子注入工艺的参数包括：注入能量为3keV～40keV，注入剂量1E14atom/cm2～1E15atom/cm2。
在其他实施例中，所述离子注入工艺所注入的离子为铟离子时，所述离子注入工艺的参数包括：注入能量为30keV～100keV，注入剂量1E13atom/cm2～1E14atom/cm2。
请参考图9，去除第一开口208底部的无定形层209（如图10所示），并暴露出第一开口208底部的源区和漏区表面、以及停止层203的侧壁表面，所述第一开口208底部的停止层203侧壁表面相对于第一开口208侧壁的介质层204表面齐平。
本实施例中，去除第一开口208底部的无定形层209的工艺为湿法刻蚀工艺，刻蚀液为磷酸溶液，所述磷酸溶液中水和磷酸的体积比为300:1～500:1。
由于所述磷酸溶液的浓度较低，采用所述磷酸溶液刻蚀无定形层时，对于未被无定形化处理的剩余停止层203、的损伤较小，能够避免因第一开口208底部的停止层203侧壁相对于介质层204侧壁凹陷而形成底切。而且，所述低浓度的磷酸溶液对半导体层206表面的损伤也较少，能够避免半导体层206受到损伤而减薄。
首先，由于半导体层206的厚度不会被减薄，使得后续以自对准硅化工艺形成于半导体层206表面的接触层厚度较厚，从而增强了源区和漏区之间的电流，以此避免晶体管产生漏电流。
其次，由于所述半导体层206的厚度不会减薄，则后续形成于第一开口208内的导电结构到应力层205的距离较大，能够避免所形成的导电结构使得应力层205的应力被释放，保证了晶体管的沟道区具有较好的载流子迁移率。
再次，由于所述半导体层206的厚度不会被减薄，因此前序形成半导体层206时，无需使半导体层206形成过厚，以防止半导体层206因损伤而减薄，从而节省了工艺时间和工艺成本，使半导体层206的厚度更为精确均匀。
请参考图10，在去除所述无定形层209之后，在所述第一开口208内形成导电结构220。
在本实施例中，在形成导电结构220之前，采用自对准硅化（Self-AlignedSilicide）工艺使第一开口208底部的半导体层206表面形成接触层213，所述接触层213的材料为金属化半导体材料。所述自对准硅化工艺包括：在掩膜层207表面和第一开口208的侧壁和底部表面形成金属层；采用退火工艺使金属层的原子向半导体层202内扩散，在半导体层206表面形成接触层213；在退火工艺之后，去除剩余金属层。其中，所述金属层的材料为镍、钴或钛，所述金属层的形成工艺为化学气相沉积工艺或物理气相沉积工艺；所述退火工艺为快速热退火、尖峰退火或激光退火，退火温度为700℃～800℃。本实施例中，在去除金属层之后，去除掩膜层207（如图9所示）和抗反射层222（如图9所示）。
在形成所述接触层213之后，在所述第一开口208内形成导电结构220。所述导电结构220的材料为铜、钨或铝，所述导电结构220的形成方法包括：介质层204表面和第一开口208内沉积导电膜；平坦化所述导电膜，直至暴露出介质层204为止。其中，所述导电膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺；所述平坦化工艺为化学机械抛光或回刻蚀工艺，所述回刻蚀工艺能够为干法刻蚀工艺或湿法刻蚀工艺。
在一实施例中，在形成所述导电膜之前，在介质层204表面和第一开口208内沉积阻挡层，所述阻挡层的材料为钛、氮化钛、钽、氮化钛中的一种或多种组合，所述阻挡层用于定义了平坦化工艺的停止位置，当平坦化工艺暴露出所述阻挡层之后，继续平坦化所述阻挡层，直至暴露出介质层204表面。
综上所述，在本实施例中，在衬底和栅极结构表面形成停止层，在所述停止层表面形成介质层，且所述介质层和停止层的材料不同，使得所述停止层与介质层之间具有刻蚀选择性，因此所述停止层能够定义刻蚀第一开口的停止位置。在介质层内形成第一开口的刻蚀工艺停止于所述停止层表面之后，对第一开口底部的部分停止层进行无定形化处理，使得开口底部形成的无定形层密度小于未经无定形化处理的停止层密度，则所述无定形化层易于被去除，去除所述无定形化层的工艺对源区或漏区的损伤较小，有利于降低源区或漏区与导电结构之间的接触电阻。其次，由于无定形层密度小于剩余的停止层密度，因此经过所述无定形层相对于剩余的停止层之间具有刻蚀选择性，使得去除无定形层的工艺对停止层的损伤较小。而且，由于仅在第一开口底部的停止层进行了无定形化处理，而由介质层覆盖的停止层未经无定形化处理，因此在去除无定形层之后，暴露出的停止层侧壁能够相对于介质层侧壁齐平，从而避免在第一开口底部发生底切现象。因此，形成于所述第一开口内的导电结构与源区和漏区之间的接触电阻降低，所形成的晶体管的驱动电流增强，晶体管的性能改善、稳定性提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有栅极结构，所述栅极结构两侧的衬底内具有源区和漏区，所述源区和漏区表面具有停止层，所述衬底、栅极结构和停止层表面具有介质层，所述停止层和介质层的材料不同；
刻蚀部分介质层，直至暴露出所述停止层表面为止，在介质层内形成第一开口；
采用无定形化工艺处理第一开口底部的停止层，使所述第一开口底部的停止层成为无定形层，所述无定形层的密度小于未经无定形化处理工艺的停止层密度；
去除第一开口底部的无定形层，并暴露出第一开口底部的源区和漏区表面、以及停止层的侧壁表面，所述第一开口底部的停止层侧壁表面相对于第一开口侧壁的介质层表面齐平；
在去除所述无定形层之后，在所述第一开口内形成导电结构。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述无定形化工艺为离子注入工艺，所述离子注入工艺的注入方向垂直于衬底表面，所注入的离子为锗离子、氟化硼离子或铟离子。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述离子注入工艺所注入的离子为锗离子时，所述离子注入工艺的参数包括：注入能量为5keV～30keV，注入剂量1E14atom/cm2～1E15atom/cm2。
4.如权利要求2所述的半导体器件的形成方法，其特征在于，所述离子注入工艺所注入的离子为氟化硼离子时，所述离子注入工艺的参数包括：注入能量为3keV～40keV，注入剂量1E14atom/cm2～1E15atom/cm2。
5.如权利要求2所述的半导体器件的形成方法，其特征在于，所述离子注入工艺所注入的离子为铟离子时，所述离子注入工艺的参数包括：注入能量为30keV～100keV，注入剂量1E13atom/cm2～1E14atom/cm2。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述停止层的材料为氮化硅，所述介质层的材料为氧化硅。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，去除第一开口底部的无定形层的工艺为湿法刻蚀工艺，刻蚀液为磷酸溶液，所述磷酸溶液中水和磷酸的体积比为300:1～500:1。
8.如权利要求6所述的半导体器件的形成方法，其特征在于，所述介质层的形成工艺为等离子体增强化学气相沉积工艺；所述停止层的形成工艺为等离子体增强化学气相沉积工艺。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：位于源区和漏区表面的半导体层，所述停止层形成于所述半导体层表面；在去除第一开口底部的无定形层之后，暴露出所述半导体层表面。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述半导体层的厚度为100埃～200埃。
11.如权利要求9所述的半导体器件的形成方法，其特征在于，还包括：在形成导电结构之前，采用自对准硅化工艺使第一开口底部的半导体层表面形成接触层，所述接触层的材料为金属化半导体材料。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层侧壁表面的侧墙。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，所述栅介质层的材料为高K介质材料，所述栅极层的材料为金属，所述栅极结构采用后栅工艺形成。
14.如权利要求13所述的半导体器件的形成方法，其特征在于，形成所述栅极结构的后栅工艺包括：在衬底表面形成伪栅极结构，所述伪栅极结构包括伪栅介质层、位于伪栅介质层表面的伪栅极层、以及位于伪栅极层和伪栅介质层侧壁表面的侧墙；在所述伪栅极结构两侧的衬底内形成源区和漏区；在形成源区和漏区之后，在衬底表面和所述伪栅极结构侧壁表面形成停止层；在所述停止层表面形成第一子介质层，所述第一子介质层和停止层暴露出所述伪栅极层；去除所述伪栅极层和伪栅介质层，在所述第一子介质层内形成第二开口；在所述第二开口的侧壁和底部表面形成栅介质层；在所述栅介质层表面形成填充满第二开口的栅极层；在所述第一子介质层和栅极层表面形成第二子介质层，所述第二子介质层和第一子介质层形成介质层。
15.如权利要求14所述的半导体器件的形成方法，其特征在于，所述源区和漏区内具有应力层，所述应力层的材料为硅锗或碳化硅。
16.如权利要求15所述的半导体器件的形成方法，其特征在于，所述应力层的形成工艺包括：在形成停止层和第一子介质层之前，在所述伪栅极结构两侧的衬底内形成第三开口；采用选择性外延沉积工艺在所述第三开口内应力层。
17.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一开口的形成工艺包括：在介质层表面形成掩膜层，所述掩膜层暴露出源区和漏区的对应位置；以所述掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀所述介质层，直至暴露出停止层表面为止，在介质层内形成第一开口。
18.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一开口顶部的图形为矩形，形成于所述第一开口内的导电结构顶部图形为矩形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410076992.6A CN104900520B (zh) | 2014-03-04 | 2014-03-04 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410076992.6A CN104900520B (zh) | 2014-03-04 | 2014-03-04 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104900520A true CN104900520A (zh) | 2015-09-09 |
| CN104900520B CN104900520B (zh) | 2018-02-16 |
Family
ID=54033113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410076992.6A Active CN104900520B (zh) | 2014-03-04 | 2014-03-04 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900520B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108321083A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108573863A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109427540A (zh) * | 2017-08-28 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113496942A (zh) * | 2020-04-02 | 2021-10-12 | 中芯国际集成电路制造(深圳)有限公司 | 半导体器件的形成方法 |
| CN116247007A (zh) * | 2023-05-09 | 2023-06-09 | 合肥晶合集成电路股份有限公司 | 一种半导体装置的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0435466A2 (en) * | 1989-12-28 | 1991-07-03 | AT&T Corp. | Integrated circuits having a planarized dielectric |
| US5420056A (en) * | 1994-01-14 | 1995-05-30 | Texas Instruments Incorporated | Junction contact process and structure for semiconductor technologies |
| US20110012267A1 (en) * | 2009-07-17 | 2011-01-20 | Stmicroelectronics S.R.L. | Semiconductor integrated device having a contact structure, and corresponding manufacturing process |
| CN102005412A (zh) * | 2009-09-03 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法和接触插塞的形成方法 |
| CN102074498A (zh) * | 2009-11-09 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 集成电路及其形成方法 |
| CN102468217A (zh) * | 2010-11-03 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法 |
| CN102403227B (zh) * | 2010-09-17 | 2013-10-23 | 中芯国际集成电路制造(北京)有限公司 | 台阶状硅锗源/漏结构的制造方法 |
-
2014
- 2014-03-04 CN CN201410076992.6A patent/CN104900520B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0435466A2 (en) * | 1989-12-28 | 1991-07-03 | AT&T Corp. | Integrated circuits having a planarized dielectric |
| US5420056A (en) * | 1994-01-14 | 1995-05-30 | Texas Instruments Incorporated | Junction contact process and structure for semiconductor technologies |
| US20110012267A1 (en) * | 2009-07-17 | 2011-01-20 | Stmicroelectronics S.R.L. | Semiconductor integrated device having a contact structure, and corresponding manufacturing process |
| CN102005412A (zh) * | 2009-09-03 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法和接触插塞的形成方法 |
| CN102074498A (zh) * | 2009-11-09 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 集成电路及其形成方法 |
| CN102403227B (zh) * | 2010-09-17 | 2013-10-23 | 中芯国际集成电路制造(北京)有限公司 | 台阶状硅锗源/漏结构的制造方法 |
| CN102468217A (zh) * | 2010-11-03 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法 |
Non-Patent Citations (1)
| Title |
|---|
| 《中国科学院上海原子核研究所年报》编辑委员会: "《中国科学院上海原子核研究所年报 1997-1998 第17-18卷》", 30 November 1999, 上海科学技术出版社 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108321083A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108321083B (zh) * | 2017-01-18 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108573863A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109427540A (zh) * | 2017-08-28 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109427540B (zh) * | 2017-08-28 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113496942A (zh) * | 2020-04-02 | 2021-10-12 | 中芯国际集成电路制造(深圳)有限公司 | 半导体器件的形成方法 |
| CN116247007A (zh) * | 2023-05-09 | 2023-06-09 | 合肥晶合集成电路股份有限公司 | 一种半导体装置的制造方法 |
| CN116247007B (zh) * | 2023-05-09 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 一种半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104900520B (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107919327B (zh) | 半导体结构及其形成方法 | |
| CN106373924B (zh) | 半导体结构的形成方法 | |
| CN107731753B (zh) | 半导体结构的形成方法 | |
| CN105280635A (zh) | 半导体结构及其制造方法 | |
| CN104900520A (zh) | 半导体器件的形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN107039335B (zh) | 半导体结构的形成方法 | |
| CN104733315A (zh) | 半导体结构的形成方法 | |
| CN105576018A (zh) | 半导体结构及其形成方法 | |
| CN104979201A (zh) | 半导体器件的形成方法 | |
| CN104979199A (zh) | 半导体器件的形成方法 | |
| KR20190024531A (ko) | 반도체 디바이스들을 위한 핀 패터닝 | |
| CN110581101B (zh) | 半导体器件及其形成方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN107799462B (zh) | 半导体结构的形成方法 | |
| CN104979173B (zh) | 半导体结构及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN109980003B (zh) | 半导体器件及其形成方法 | |
| CN109427540B (zh) | 半导体器件及其形成方法 | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| CN107579108B (zh) | 半导体结构的形成方法 | |
| CN106486370B (zh) | 半导体器件的形成方法 | |
| CN110931356B (zh) | 半导体结构及其制造方法 | |
| CN111769046B (zh) | 半导体结构及其形成方法 | |
| CN110690218B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |