CN113496942A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN113496942A
CN113496942A CN202010253527.0A CN202010253527A CN113496942A CN 113496942 A CN113496942 A CN 113496942A CN 202010253527 A CN202010253527 A CN 202010253527A CN 113496942 A CN113496942 A CN 113496942A
Authority
CN
China
Prior art keywords
layer
transition layer
transition
opening
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010253527.0A
Other languages
English (en)
Inventor
李强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Shenzhen Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Shenzhen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Shenzhen Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010253527.0A priority Critical patent/CN113496942A/zh
Publication of CN113496942A publication Critical patent/CN113496942A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的形成方法，包括：提供基底，所述基底包括接触区和非接触区；在所述基底上形成过渡层；对接触区上的所述过渡层进行改性处理，使接触区上过渡层的材料致密度小于非接触区上过渡层的材料致密度；进行改性处理之后，在所述过渡层上形成层间介质层，所述层间介质层中具有开口，所述开口暴露出接触区上的所述过渡层；采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层。上述的方案，易于快速去除接触区上过渡层，对开口暴露出的非接触区的过渡层的侧壁的刻蚀损耗较小，因此避免刻蚀过程的底切效应，提高半导体器件的性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种半导体器件的形成方法。
背景技术
集成电路是依靠所谓的平面工艺一层一层制备起来的。对于逻辑器件的工艺而言，其包括前段制程和后段制程。
其中，前段制程是为了在半导体衬底上实现N型和P型场效应晶体管，具体包括：在半导体衬底上划分制备晶体管的有源区域(active area)；执行阱离子注入实现N型区域和P型区域；形成栅极结构，并随后再次执行离子注入，从而形成每一个晶体管的源极(source)和漏极(drain)。与前段制程相对应的为后段(back end of line，BEOL)制程。所谓后道实际上就是建立若干层的导电金属线，不同层金属线之间由柱状金属相连。
在先进制程的后段制程(BEOL)中，连接上下金属层的过渡层氧化物存在刻蚀消耗较大的问题，从而影响了半导体器件的性能。
发明内容
本发明解决的问题是如何提高半导体器件的性能。
为解决上述问题，本发明提供了一种半导体器件的形成方法，所述方法包括：
提供基底，所述基底包括接触区和非接触区；
在所述基底上形成过渡层；
对接触区上的所述过渡层进行改性处理，使接触区上过渡层的材料致密度小于非接触区上过渡层的材料致密度；
进行改性处理之后，在所述过渡层上形成层间介质层，所述层间介质层中具有开口，所述开口暴露出接触区上的所述过渡层；
采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层。
可选地，所述改性处理包括等离子体处理工艺。
可选地，所述等离子体处理工艺所采用的处理气体，包括C4F8、CF4、CH4、N2、He和Ar中的任意一种或者几种的组合。
可选地，所述湿法刻蚀工艺所采用的化学溶液为氢氟酸、磷酸或者硝酸。
可选地，在所述湿法刻蚀工艺中，对接触区上的过渡层与对所述非接触区上的过渡层之间的刻蚀选择速率比大于等于3：1。
可选地，所述基底包括衬底和位于衬底上的底层介质层，所述底层介质层中具有金属层；
形成所述过渡层之后，所述过渡层位于所述金属层和底层介质层上；所述开口位于部分金属层上；
采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层，直至暴露出所述金属层的表面。
可选地，所述金属层的材料包括铜。
可选地，所述湿法刻蚀工艺对过渡层与金属层的刻蚀选择速率比大于或等于5：1。
可选地，所述过渡层的材料包括SiO、SiOC、SiC、TiO2、AlO、SiN、HfO2或多晶硅。
可选地，所述层间介质层由低K介电常数材料制成。
与现有技术相比，本发明的技术方案具有以下优点：
上述的方案，采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层，这样避免对过渡层底部的材料造成较大的刻蚀损耗。通过在湿法刻蚀所述开口底部的过渡层之前，对接触区上的所述过渡层进行改性处理，使接触区上过渡层的材料致密度小于非接触区上过渡层的材料致密度，因此在刻蚀所述开口底部的过渡层的过程中，对接触区上的过渡层的刻蚀速率大于对所述非接触区上的过渡层的刻蚀速率，易于快速去除接触区上过渡层，对开口暴露出的非接触区的过渡层的侧壁的刻蚀损耗较小，因此避免刻蚀过程的底切效应，提高半导体器件的性能。
附图说明
图1至图3为一种半导体器件的形成方法的示意图；
图4是本发明实施例中的一种半导体器件的形成方法的流程示意图；
图5至图12是本发明实施例中的一种半导体器件的形成方法对应半导体器件的中间结构剖面示意图。
具体实施方式
由背景技术可知，现有技术中的半导体器件的形成方法所形成的半导体器件的性能有待提高。
一种半导体器件的形成方法，包括：
参见图1，提供基底(未示出)，所述基底上形成有底部介质层(未示出)和底部金属层110、位于底部金属层110上的过渡层120和位于所述过渡层120之上的层间介质材料层130。
参见图2，在层间介质材料层130上形成硬掩模过渡材料层140和图案化的硬掩模层150，并以图案化的硬掩模层150为掩膜依次刻蚀所述硬掩模过渡材料层140和层间介质材料层130，直至暴露出所述底部金属层110的顶部表面，形成硬掩模过渡材料层141和层间介质层131，所述层间介质层131中具有开口135。
参见图3，采用湿法刻蚀工艺刻蚀所述开口135底部的所述过渡层120，直至暴露出所述底部金属层110的顶部表面。
其中，采用湿法刻蚀工艺刻蚀所述过渡层120的过程中，由于湿法刻蚀工艺具有各向同性的特点，层间介质材料层130底部的过渡层120造成底切效应的问题，降低了半导体器件的性能。
为解决上述问题，本发明实施例中的半导体器件的形成方法，包括：提供基底，所述基底包括接触区和非接触区；在所述基底上形成过渡层；对接触区上的所述过渡层进行改性处理，使接触区上过渡层的材料致密度小于非接触区上过渡层的材料致密度；进行改性处理之后，在所述过渡层上形成层间介质层，所述层间介质层中具有开口，所述开口暴露出接触区上的所述过渡层；采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层。
本发明实施例提供的半导体器件的形成方法中，采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层，这样避免对过渡层底部的材料造成较大的刻蚀损耗。通过在湿法刻蚀所述开口底部的过渡层之前，对接触区上的所述过渡层进行改性处理，使接触区上过渡层的材料致密度小于非接触区上过渡层的材料致密度，因此在刻蚀所述开口底部的过渡层的过程中，对接触区上的过渡层的刻蚀速率大于对所述非接触区上的过渡层的刻蚀速率，可以容易去除接触区上过渡层，对开口暴露出的非接触区的过渡层的侧壁的刻蚀损耗较小，因此避免刻蚀过程的底切效应，提高半导体器件的性能。
图4示出了本发明实施例中的一种半导体器件的形成方法的流程示意图。参见图4，本发明实施例中的一种半导体器件的形成方法，具体可以包括：
步骤S401：提供基底，所述基底包括接触区和非接触区；
步骤S402：在所述基底上形成过渡层；
步骤S403：对接触区上的所述过渡层进行改性处理，使接触区上过渡层的材料致密度小于非接触区上过渡层的材料致密度；
步骤S404：进行改性处理之后，在所述过渡层上形成层间介质层，所述层间介质层中具有开口，所述开口暴露出接触区上的所述过渡层；
步骤S405：采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层。
下面将结合图5至图10对本发明实施例中的半导体器件的形成方法进行进一步详细的描述。
参见图5，提供基底(未示出)，所述基底包括接触区I和非接触区II。
所述基底包括衬底和位于衬底上的底部介质层(未示出)，所述底部介质层中具有金属层510。
在具体实施中，所述基底可以为硅衬底或锗衬底等。此外，所述基底可以形成有其它器件，例如PMOS和NMOS晶体管；所述基底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构；所述基底中还可以形成有CMOS器件，CMOS器件例如NMOS晶体管和/或PMO晶体管等。同样，所述基底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构等等。
所述基底包括接触区I和非接触区II。其中，所述接触区I用作后续形成的金属层与上层金属层之间的接触件。
所述金属层510可以为半导体器件中的底部金属层M1或者中间金属层Mn(n为大于1的整数)，其可以采用铜或钨等金属材料制成。
继续参见图5，在所述基底上形成过渡层520。
具体地，所述过渡层位于所述金属层510和底层介质层上。
所述过渡层520用于提高金属层510和后续形成的层间介质层之间的粘附性。
本实施例中，过渡层520的材料为氧化铝(AlO)。在其他实施例中，过渡层520的材料还能够为SiO、SiOC、SiC、TiO2、SiN、HfO2或多晶硅等。
参见图6，在所述过渡层520上形成图案化的第一掩膜层530。
所述第一掩膜层530作为后续对过渡层520进行改性处理的掩膜。
本发明实施例中，第一掩膜层530的材料为光刻胶，。
所述第一掩膜层530覆盖非接触区II上的过渡层520，且暴露出接触区I上的过渡层520。
参见图7，以所述图案化的第一掩膜层530为掩膜对接触区I上所述过渡层520执行改性处理，使得所述接触区I上的过渡层520的致密度小于所述非接触区II上过渡层520的致密度。
本实施例中，采用等离子体处理工艺对所述过渡层520执行改性处理。
以所述图案化的第一掩膜层530为掩膜对所述过渡层520执行等离子体处理工艺，因等离子体处理工艺会破坏作为过渡层520的金属氧化物中的原子间的链接键，使得过渡层520中经等离子体处理工艺的区域的致密度相较于其中未经等离子体处理工艺的区域的致密度降低，材质更加疏松，有利于在后续湿法刻蚀工艺中快速去除。
本发明实施例中，等离子体处理工艺所采用的处理气体包括C4F8、CF4、CH4、N2、He和Ar中的任意一种或者几种的组合。
参见图8，对所述过渡层520执行改性处理之后，去除图案化的所述第一掩膜层530。
在具体实施中，可以采用灰化工艺等去除作为图案化的所述第一掩膜层530。
参见图9，去除图案化的所述第一掩膜层530之后，在所述过渡层520上形成层间介质材料层540，并在所述层间介质材料层540上形成硬掩模过渡材料层550。
本发明实施例中，所述层间介质材料层540采用低介电常数材料制成，如二氧化硅(SiO2)等。
所述层间介质材料层540可以采用物理气相沉积、化学气相沉积或原子层沉积工艺形成。
硬掩模过渡材料层550用于提高后续形成的硬掩模层与所述层间介质材料层540之间的粘附性。
所述硬掩模过渡材料层550可以采用物理气相沉积、化学气相沉积或原子层沉积工艺形成。
参见图10，在所述硬掩模过渡材料层550上形成图案化的硬掩模层560。
在具体实施中，所述图案化的硬掩模层560作为刻蚀所述硬掩模过渡材料层550和所述层间介质材料层540的刻蚀掩膜。
所述图案化的硬掩模层560的图案与所述第一掩膜层的图案相同，以在后续以图案化的硬掩模层560为掩膜刻蚀所述硬掩模过渡材料层550和所述层间介质材料层540后，将所述接触区I上方的过渡层520暴露。
参见图11，以所述图案化的硬掩模层560为掩膜刻蚀所述硬掩模过渡材料层550和所述层间介质材料层540，直至暴露出所述接触区I上方的过渡层520的顶部表面，形成所述硬掩模过渡层551和所述层间介质层541，所述层间介质层541中具有开口545，所述开口545暴露出接触区I上方的所述过渡层520的顶部表面。
在本实施例中，刻蚀所述硬掩模过渡材料层550和所述层间介质材料层540的工艺为干法刻蚀工艺。所述干法刻蚀工艺为各向异性干法刻蚀工艺，可以更好地控制刻蚀后的硬掩模过渡层550和所述层间介质层541的侧壁剖面的形貌。
参见图12，采用湿法刻蚀工艺刻蚀去除所述开口545底部的所述过渡层520，直至暴露出所述金属层510的顶部表面。
在具体实施中，在采用湿法刻蚀工艺刻蚀所述过渡层520时，所述过渡层520中经等离子体处理的区域与未经等离子体处理的区域的刻蚀选择速率比大于或等于3:1，使得过渡层520中经等离子体处理的区域可以被快速刻蚀去除，缩短湿法刻蚀工艺的处理时间，易于快速去除接触区I上过渡层520，对开口545暴露出的非接触区II的过渡层的侧壁的刻蚀损耗较小，因此避免刻蚀过程的底切效应，提高所形成的半导体器件的性能。本实施例中，所述湿法刻蚀工艺对所述过渡层与所述金属层的刻蚀选择速率比大于或等于5：1。
本发明实施例中，所述湿法刻蚀工艺所采用的化学溶液包括氢氟酸(HF)、磷酸(H3PO4)或硝酸(HNO3)等。
本发明实施例中的上述方案，采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层，这样避免对过渡层底部的材料造成较大的刻蚀损耗。通过在湿法刻蚀所述开口底部的过渡层之前，对接触区上的所述过渡层进行改性处理，使接触区上过渡层的材料致密度小于非接触区上过渡层的材料致密度，因此在刻蚀所述开口底部的过渡层的过程中，对接触区上的过渡层的刻蚀速率大于对所述非接触区上的过渡层的刻蚀速率，易于快速去除接触区上过渡层，对开口暴露出的非接触区的过渡层的侧壁的刻蚀损耗较小，因此避免刻蚀过程的底切效应，提高半导体器件的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底包括接触区和非接触区；
在所述基底上形成过渡层；
对接触区上的所述过渡层进行改性处理，使接触区上过渡层的材料致密度小于非接触区上过渡层的材料致密度；
进行改性处理之后，在所述过渡层上形成层间介质层，所述层间介质层中具有开口，所述开口暴露出接触区上的所述过渡层；
采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述改性处理包括等离子体处理工艺。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述等离子体处理工艺所采用的处理气体，包括C4F8、CF4、CH4、N2、He和Ar中的任意一种或者几种的组合。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺所采用的化学溶液为氢氟酸、磷酸或者硝酸。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述湿法刻蚀工艺中，对接触区上的过渡层与对所述非接触区上的过渡层的刻蚀选择速率比大于或等于3：1。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底包括衬底和位于衬底上的底层介质层，所述底层介质层中具有金属层；
形成所述过渡层之后，所述过渡层位于所述金属层和底层介质层上；所述开口位于部分金属层上；
采用湿法刻蚀工艺刻蚀去除所述开口底部的所述过渡层，直至暴露出所述金属层的表面。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述金属层的材料包括铜。
8.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺对过渡层与金属层的刻蚀选择速率比大于或等于5：1。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述过渡层的材料包括SiO、SiOC、SiC、TiO2、AlO、SiN、HfO2或多晶硅。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述层间介质层由低介电常数材料制成。
CN202010253527.0A 2020-04-02 2020-04-02 半导体器件的形成方法 Pending CN113496942A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010253527.0A CN113496942A (zh) 2020-04-02 2020-04-02 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010253527.0A CN113496942A (zh) 2020-04-02 2020-04-02 半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN113496942A true CN113496942A (zh) 2021-10-12

Family

ID=77994176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010253527.0A Pending CN113496942A (zh) 2020-04-02 2020-04-02 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN113496942A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304130A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 半導体装置の製造方法
CN104900520A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US20160020141A1 (en) * 2014-07-18 2016-01-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of forming contact openings for a transistor
CN110911281A (zh) * 2019-11-29 2020-03-24 中芯集成电路制造(绍兴)有限公司 具有沟槽型栅极的半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304130A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 半導体装置の製造方法
CN104900520A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US20160020141A1 (en) * 2014-07-18 2016-01-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of forming contact openings for a transistor
CN110911281A (zh) * 2019-11-29 2020-03-24 中芯集成电路制造(绍兴)有限公司 具有沟槽型栅极的半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US11651993B2 (en) Etch stop layer for semiconductor devices
US10515945B2 (en) Method and structure for semiconductor mid-end-of-year (MEOL) process
US12062578B2 (en) Prevention of contact bottom void in semiconductor fabrication
CN107230702B (zh) 半导体器件及其制造方法
US10811506B2 (en) Self-aligned metal gate etch back process and device
US11062945B2 (en) Methods for reducing contact depth variation in semiconductor fabrication
US11443987B2 (en) Semiconductor devices with backside air gap dielectric
TW202201556A (zh) 半導體結構及其形成方法
US20170170024A1 (en) Method for forming semiconductor device structure
TW202201495A (zh) 積體電路裝置之製造方法
TW202401573A (zh) 半導體元件及其製作方法
CN113496942A (zh) 半导体器件的形成方法
US9922882B1 (en) Manufacturing method of semiconductor structure
US20230317829A1 (en) Semiconductor device structure with fin and method for forming the same
US20230411497A1 (en) Semiconductor device structure with oxide structure and method for forming the same
US20230119827A1 (en) Semiconductor Device Structure And Method For Forming The Same
TWI708389B (zh) 帽蓋結構
CN108666272B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination