CN105632926A - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN105632926A
CN105632926A CN201410598408.3A CN201410598408A CN105632926A CN 105632926 A CN105632926 A CN 105632926A CN 201410598408 A CN201410598408 A CN 201410598408A CN 105632926 A CN105632926 A CN 105632926A
Authority
CN
China
Prior art keywords
fin
epitaxial layers
semiconductor epitaxial
grid structure
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410598408.3A
Other languages
English (en)
Other versions
CN105632926B (zh
Inventor
张海洋
张璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410598408.3A priority Critical patent/CN105632926B/zh
Publication of CN105632926A publication Critical patent/CN105632926A/zh
Application granted granted Critical
Publication of CN105632926B publication Critical patent/CN105632926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底表面具有鳍部以及隔离层,所述隔离层的表面低于鳍部的顶部表面,覆盖半导体衬底表面以及部分鳍部的侧壁;在所述隔离层表面以及鳍部表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层;刻蚀所述栅介质材料层和栅极材料层形成横跨鳍部的栅极结构,同时使栅极结构两侧的鳍部尺寸缩小,所述栅极结构包括栅介质层和栅极,所述栅极结构覆盖鳍部的侧壁及顶部;在栅极结构两侧的鳍部表面形成第一半导体外延层;在所述栅极结构侧壁表面形成侧墙;在栅极结构两侧的鳍部内形成源极和漏极。所述方法可以提高形成的鳍式场效应晶体管的性能。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种鳍式场效应晶体管的形成方法。
背景技术
随着半导体工艺技术的不断发展,工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,以获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,鳍式场效应晶体管(FinFET)作为一种多栅器件得到了广泛的关注。鳍式场效应晶体管能够有效改善晶体管的短沟道效应,提高器件的性能。
图1为现有技术的一种鳍式场效应晶体管的立体结构示意图。
如图1所示,包括:半导体衬底10,所述半导体衬底10上形成有凸出的鳍部11,鳍部11一般是通过对半导体衬底10刻蚀后得到的;介质层12,覆盖所述半导体衬底10的表面以及鳍部11的侧壁的一部分;栅极结构13,横跨在所述鳍部11上,覆盖所述鳍部11的部分顶部和侧壁,栅极结构13包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于鳍式场效应晶体管,鳍部11的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
现有技术形成的鳍式场效应晶体管的栅极结构两侧的鳍部尺寸往往小于被栅极结构13覆盖部分的鳍部尺寸,导致所述栅极结构两侧的鳍部的电阻增加,影响形成的鳍式场效应晶体管的性能。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法,提高形成的鳍式场效应晶体管的性能。
为解决上述问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底表面具有鳍部以及隔离层,所述隔离层的表面低于鳍部的顶部表面且覆盖半导体衬底表面以及部分鳍部的侧壁;在所述隔离层表面以及鳍部表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层;刻蚀所述栅介质材料层和栅极材料层形成横跨鳍部的栅极结构,同时使栅极结构两侧的鳍部尺寸缩小,所述栅极结构包括栅介质层和栅极,所述栅极结构覆盖鳍部的侧壁及顶部;在所述栅极结构两侧的鳍部表面形成第一半导体外延层;在所述栅极结构侧壁表面形成侧墙;在所述栅极结构两侧的鳍部内形成源极和漏极。
可选的,所述第一半导体外延层的材料为硅。
可选的,采用原子层沉积工艺形成所述第一半导体外延层。
可选的,所述第一半导体外延层的厚度为以下。
可选的,所述侧墙包括位于栅极结构侧壁表面的第一侧墙和位于所述第一侧墙表面的第二侧墙。
可选的,形成所述第一侧墙的方法包括:在所述第一半导体外延层、隔离层表面以及栅极结构表面形成第一侧墙材料层;采用无掩膜刻蚀工艺刻蚀所述第一侧墙材料层,去除位于第一半导体外延层表面、隔离层表面以及栅极结构顶部表面的部分第一侧墙材料层,形成位于栅极结构侧壁表面的第一侧墙。
可选的,形成所述第一侧墙之后,进行第一湿法清洗。
可选的,还包括:进行第一湿法清洗之后,在所述第一半导体外延层表面形成第二半导体外延层。
可选的,所述第二侧墙的形成方法包括:在所述第二半导体外延层、第一侧墙、隔离层以及栅极结构的顶部表面形成第二侧墙材料层;采用无掩膜刻蚀工艺刻蚀所述第二侧墙材料层,去除位于第二半导体外延层表面、隔离层表面以及栅极结构顶部表面的部分第二侧墙材料层,形成位于第一侧墙表面的第二侧墙。
可选的,所述第一侧墙材料层的材料为氮化硅,第二侧墙材料层的材料包括:氧化硅层和位于氧化硅层表面的氮化硅层。
可选的,形成所述第二侧墙之后,进行第二湿法清洗。
可选的,还包括:进行第二湿法清洗之后,在所述第二半导体外延层表面形成第三半导体外延层。
可选的,所述第二半导体外延层和第三半导体外延层的材料为硅。
可选的,采用原子层沉积工艺形成所述第二半导体外延层和第三半导体外延层。
可选的,所述第二半导体外延层的厚度为以下,所述第三半导体外延层的厚度为以下。
可选的,所述第一半导体外延层的表面与栅极结构下方的鳍部顶部表面齐平。
可选的,在形成所述第二半导体外延层之后,对栅极结构以及第一侧墙两侧的第二半导体外延层、第一半导体外延层和鳍部进行轻掺杂离子注入。
可选的,所述源极和漏极的形成方法包括:在形成所述第三半导体外延层之后,对栅极结构以及第一侧墙、第二侧墙两侧的第三半导体外延层、第二半导体外延层、第一半导体外延层和鳍部进行源漏离子注入。
可选的,所述栅极材料层的材料为硅氧烷聚合物。
可选的,采用旋涂工艺形成所述栅极材料层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,所述半导体衬底表面具有鳍部以及隔离层,所述隔离层的表面低于鳍部的顶部表面,覆盖半导体衬底表面以及部分鳍部的侧壁;在所述隔离层表面以及鳍部表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层;在刻蚀所述栅介质材料层和栅极材料层形成横跨鳍部的栅极结构时,为了完全去除栅极结构之外的栅介质材料层和栅极材料层,会造成栅极结构两侧的鳍部被过刻蚀,使得栅极结构两侧的鳍部尺寸缩小;在形成栅极结构之后,再在栅极结构两侧的鳍部表面形成第一半导体外延层;在所述栅极结构侧壁表面形成侧墙;在栅极结构两侧的鳍部内形成源极和漏极。栅极结构两侧的鳍部的尺寸减小,会导致所述栅极结构两侧的鳍部的接触电阻增大,并且,后续在所述栅极结构两侧的鳍部进行离子注入形成的源极和漏极内的掺杂离子数量减少,导致所述源极和漏极的电阻增大。并且,由于栅极结构两侧的鳍部的表面高度下降,后续在栅极结构侧壁表面形成侧墙会覆盖部分栅极结构下方部分鳍部,导致寄生电容增加,从而影响形成的鳍式场效应晶体管的性能。本发明的技术方案中,形成第一半导体外延层,所述第一半导体外延层可以补偿鳍部尺寸的缩小,从而避免后续形成源极和漏极的电阻以及接触电阻增大,进而提高形成的鳍式场效应晶体管的性能。
进一步的,所述侧墙包括第一侧墙和第二侧墙。所述第一侧墙的形成方法包括:在所述第一半导体外延层表面以及栅极结构表面形成第一侧墙材料层;采用无掩膜刻蚀工艺刻蚀所述第一侧墙材料层,去除位于第一半导体外延层表面以及栅极结构顶部表面的部分第一侧墙材料层,形成第一侧墙。在刻蚀第一侧墙材料层形成第一侧墙的过程中,会对第一半导体外延层造成过刻蚀,使所述第一半导体外延层的厚度下降,所以,本发明的技术方案中,在形成第一侧墙之后,在所述第一半导体外延层表面形成第二半导体外延层,以补偿第一半导体外延层厚度的损失,从而避免最终形成的源极和漏极的电阻和接触电阻增大。
进一步的,形成所述第二侧墙的方法包括:在所述第二半导体外延层、第一侧墙以及栅极结构和隔离层的顶部表面形成第二侧墙材料层;采用无掩膜刻蚀工艺刻蚀所述第二侧墙材料层,去除位于第二半导体外延层表面以及栅极结构顶部表面、隔离层表面的部分第二侧墙材料层,形成位于第一侧墙表面的第二侧墙。在刻蚀第二侧墙材料层形成第二侧墙的过程中,会对第二半导体外延层造成过刻蚀,使所述第二半导体外延层的厚度下降,所以,本发明的技术方案中,在形成第二侧墙之后,在所述第二半导体外延层表面形成第三半导体外延层,以补偿第二半导体外延层厚度的损失,从而避免最终形成的源极和漏极的电阻和接触电阻增大。
附图说明
图1是本发明的现有技术的鳍式场效应晶体管的结构示意图;
图2至图11是本发明的实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述,现有技术形成的鳍式场效应晶体管的形成有待进一步的提高。
请继续参考图1,所述栅极结构13的形成方法通常包括:在半导体衬底10以及鳍部11表面依次形成栅介质材料层和位于栅介质材料层表面的栅极材料层之后,刻蚀所述栅介质材料层和栅极材料层进行图形化,形成所述栅极结构13。研究发现,在刻蚀栅介质材料层和栅极材料层,去除位于待形成的栅极结构两侧的鳍部上的栅介质材料层和栅极材料层时,容易对栅极结构两侧的鳍部造成过刻蚀,进而导致栅极结构两侧的鳍部的尺寸减小。所述栅极结构两侧的鳍部后续用于形成鳍式场效应晶体管的源极和漏极,由于所述栅极结构两侧的鳍部尺寸减小,导致形成的源极和漏极内的载流子数量减少,导致源极和漏极的电阻增加,并且后续在源极和漏极上形成金属互连结构时的接触电阻也会增加。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图2和图3,提供半导体衬底100,所述半导体衬底100表面具有鳍部101以及隔离层200,所述隔离层200的表面低于鳍部101的顶部表面,覆盖半导体衬底100表面以及部分鳍部101的侧壁。图2为立体示意图,图3为沿图2中割线AA’的剖面示意图。
所述半导体衬底100可以是硅或者绝缘体上硅(SOI),所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗,本实施例中所述半导体衬底100的材料为硅。采用体硅衬底作为半导体衬底100可以降低形成鳍式场效应晶体管的成本,并且与现有的平面晶体管的制作工艺兼容。
在所述半导体衬底100内形成有P阱或N阱,还可以对所述半导体衬底100进行阈值调整注入,以调节后续形成的鳍式场效应晶体管的阈值电压。并且对所述半导体衬底100进行退火,以激活所述半导体衬底100内的掺杂离子。
本实施例中,在所述半导体衬底100表面形成半导体外延层之后,再刻蚀所述半导体外延层形成所述鳍部101。所述半导体外延层可以是单晶硅层。
在本发明的其他实施例中,也可以直接采用干法刻蚀工艺刻蚀所述半导体衬底100,在所述半导体衬底100表面形成凸起的鳍部101。所述鳍部101侧壁具有一定的倾斜度,所述鳍部101的侧壁与半导体衬底100表面之间的夹角可以为70°~89°,便于后续工艺中去除覆盖在鳍部101侧壁上的材料层。
本实施例中,以在半导体衬底100上形成一个鳍部101作为示例,在本发明的其他实施例中,所述半导体衬底100上还可以形成有多个分立且平行排列的鳍部101。
所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料,所述隔离层200作为相邻鳍部101之间的隔离结构,以及后续形成的栅极结构与半导体衬底100之间的隔离结构。
所述隔离层200的形成方法包括:在所述半导体衬底100上沉积隔离材料,所述隔离材料覆盖鳍部101,并且填充满相邻所述鳍部101之间的凹槽;以所述鳍部101顶部作为研磨停止层,采用化学机械研磨工艺对所述隔离材料进行平坦化处理,形成与鳍部101顶部表面齐平的隔离材料层;然后,对所述隔离材料层进行回刻蚀,使所述隔离材料层的表面高度下降,形成表面低于鳍部101顶部表面的隔离层200。
形成所述鳍部101之后,可以对所述鳍部101进行离子掺杂,例如阱掺杂,阈值调整掺杂等,以调整形成的鳍式场效应晶体管的电学参数
请参考图4,在所述隔离层200表面以及鳍部101表面形成栅介质材料层301和位于所述栅介质材料层301表面的栅极材料层302。图4与图3为同一方向的剖面示意图。
所述栅介质材料层301的材料可以是高K介质材料,例如氧化铪、氧化锆、硅氧化铪或氧化铝等。后续刻蚀所述栅介质材料层301形成鳍式场效应晶体管的栅介质层。
本实施例中,所述栅极材料层302用于形成伪栅极,后续形成金属栅极替代所述伪栅极作为鳍式场效应晶体管的栅极。本实施例中,所述栅极材料层302的材料为硅氧烷聚合物,由于所述硅氧烷聚合物为有机聚合物材料,可以采用旋涂工艺形成所述栅极材料层302,工艺步骤简单,并且形成的栅极材料层302表面平坦,不需要再进行平坦化处理。在本发明的实施例中,在采用旋涂工艺形成所述栅极材料层302之后,需要对所述栅极材料层302进行固化处理,以提高所述栅极材料层302的硬度。所述固化处理可以是热退火处理,所述热退火处理温度可以是200℃~500℃,去除所述栅极材料层302内的溶剂,使所述栅极材料层302固化;所述固化处理还可以是采用紫外光照射处理,紫外光照射可以使所述栅极材料层302内发生聚合和交联反应而使得所述栅极材料层302发生固化。
采用硅氧烷聚合物形成所述栅极材料层302,所述栅极材料层302形成伪栅极之后,易于采用湿法刻蚀工艺去除,且不会对其他材料层造成损伤。本实施例中,所述硅氧烷聚合物可以是DUO248或DUO193。在本发明的其他实施例中,所述栅极材料层302的材料还可以是其他有机聚合物材料。在本发明的其他实施例中,所述栅极材料层302的材料还可以是多晶硅。在本发明的其他实施例中,也可以直接采用金属材料作为栅极材料层302,后续刻蚀栅极材料层302形成金属栅极作为鳍式场效应晶体管的栅极。
请参考图5和图6,刻蚀所述栅介质材料层301(请参考图4)和栅极材料层302(请参考图4)形成横跨鳍部101的栅极结构,同时使栅极结构两侧的鳍部101尺寸缩小,所述栅极结构包括栅介质层311和栅极312,所述栅极结构覆盖鳍部101的侧壁及顶部。图6为沿图5中割线BB’的剖面示意图。
采用干法刻蚀工艺刻蚀所述栅介质材料层301和栅极材料层302,形成所述栅极结构。具体的,可以先在所述栅极材料层302表面形成图形化掩膜层,所述图形化掩膜层覆盖后续形成栅极的部分栅极材料层302;然后,以所述图形化掩膜层为掩膜,刻蚀所述栅介质材料层301和栅极材料层302,形成栅极结构。所述干法刻蚀工艺可以是等离子体刻蚀工艺或反应离子刻蚀工艺。本实施例中,所述干法刻蚀工艺采用的刻蚀气体可以包括CF4、CH2F2或CHF3等含氟气体中的一种或几种气体。
所述干法刻蚀工艺中的刻蚀方向可以垂直于半导体衬底100表面,从而使得位于隔离层200表面以及鳍部101顶部表面的栅介质材料层301和栅极材料层302的刻蚀速率较大,而由于鳍部101的侧壁与半导体衬底100表面之间具有较大的倾斜角,所以,位于鳍部101侧壁表面的部分栅介质材料层301和栅极材料层302的刻蚀速率较低,当栅极结构两侧的鳍部101顶部的栅介质材料层301以及栅极材料层302已经完全去除时,所述栅极结构两侧的鳍部101侧壁表面还剩余部分栅介质材料层301以及栅极材料层302,为了能够完全去除栅极结构以外的栅介质材料层301以及栅极材料层302,需要再进一步的进行刻蚀,以使得鳍部101侧壁表面的栅介质材料层301以及栅极材料层302被完全去除。但是,这样会导致栅极结构两侧的鳍部受到过刻蚀,从而使得栅极结构两侧的鳍部的尺寸缩小,即所述栅极结构两侧的鳍部的高度和宽度均缩小,使得栅极结构两侧的鳍部101高度小于被栅极结构覆盖的鳍部101的高度(请参考图6),栅极结构两侧的鳍部101宽度也小于被栅极结构覆盖的鳍部101的宽度。栅极结构两侧的鳍部101的尺寸减小,会导致所述栅极结构两侧的鳍部101的接触电阻增大,并且,后续在所述栅极结构两侧的鳍部101内进行离子注入形成的源极和漏极内的掺杂离子数量减少,导致所述源极和漏极的电阻增大。并且,由于栅极结构两侧的鳍部101的表面下降,后续在栅极结构侧壁表面形成侧墙会覆盖部分栅极结构下方部分鳍部101,导致寄生电容增加,从而影响形成的鳍式场效应晶体管的性能。
请参考图7,在栅极结构两侧的鳍部101表面形成第一半导体外延层201。
本实施例中,所述第一半导体外延层201的材料为硅,与鳍部101的材料相同,便于在所述鳍部101表面外延形成较高质量的第一半导体外延层201。
所述第一半导体外延层201的形成方法为选择性外延工艺,从而使得形成的第一半导体外延层201仅位于栅极结构两侧的鳍部101表面,而不会形成在非半导体材料的栅极结构以及隔离层200表面。所述选择性外延工艺可以是原子层沉积工艺,采用原子层沉积工艺能够较为准确的控制形成的第一半导体外延层201的厚度。所述原子层沉积工艺采用的反应气体包括:SiH4或SiH2Cl2,以及HCl和H2,其中,SiH4或SiH2Cl2的流量为50sccm~200sccm,HCl的流量为10sccm~100sccm,H2的流量为50sccm~200sccm,沉积温度为200℃~400℃,压强为10Pa~200Pa。其中HCl作为刻蚀气体,可以去除形成于栅极结构表面以及隔离层表面的第一半导体外延层材料,使所述第一半导体外延层201仅形成于栅极结构两侧的鳍部表面。
所述第一半导体外延层201的厚度可以根据在形成栅极结构过程中,栅极结构两侧的鳍部101所损失的厚度来确定。本实施例中,使位于栅极结构两侧的鳍部101顶部表面的第一半导体外延层201的表面与栅极结构下方的鳍部101的顶部表面齐平,使得栅极结构两侧的鳍部101的尺寸得到弥补,并且使得后续在栅极结构侧壁表面形成的侧墙仅覆盖栅极结构的侧壁表面。
在形成所述第一半导体外延层201之前,可以先对所述栅极结构两侧的鳍部101与栅极结构下方的鳍部101的顶部表面之间的高度差进行测量,然后形成与该高度差相同厚度的第一半导体外延层201,以使得所述第一半导体外延层201的顶部表面与栅极结构下方的鳍部101的顶部表面齐平。
根据多次实验测试,发明人发现,形成栅极结构之后,所述栅极结构两侧的鳍部101与栅极结构下方的鳍部101的顶部表面之间的高度差一般小于所以,所述第一半导体外延层201的厚度为以下。在本发明的其他实施例中,所述第一半导体外延层201的厚度也可以大于具体根据栅极结构两侧的鳍部101与栅极结构下方的鳍部101的顶部表面之间的实际高度差确定所述第一半导体外延层201的厚度。
所述第一半导体外延层201覆盖栅极结构两侧的鳍部101的顶部表面及侧壁表面,使得所述栅极结构两侧的鳍部101的尺寸增大,从而避免后续形成源极和漏极的电阻增大。
请参考图8,在所述栅极结构的侧壁表面形成第一侧墙401。
形成所述第一侧墙401的方法包括:在所述第一半导体外延层201表面以及栅极结构表面形成第一侧墙材料层;采用无掩膜刻蚀工艺刻蚀所述第一侧墙材料层,去除位于第一半导体外延层201表面以及栅极结构顶部表面的部分第一侧墙材料层,形成位于栅极结构侧壁表面的第一侧墙401。
所述第一侧墙401的材料可以氮化硅,所述第一侧墙401用于保护栅极结构的侧壁,同时所述第一侧墙401还可以在后续对栅极结构两侧的鳍部101内进行轻掺杂离子注入时,限定形成的轻掺杂注入区与栅极结构之间的距离。
可以采用化学气相沉积工艺在所述第一半导体外延层201表面以及栅极结构表面、隔离层200表面形成第一侧墙材料层,然后采用干法刻蚀工艺去除位于栅极结构顶部以及第一半导体外延层201表面、隔离层200表面的第一侧墙材料层。所述干法刻蚀工艺的刻蚀方向与半导体衬底100表面垂直,所以,对于栅极结构顶部、隔离层表面以及鳍部101顶部的第一半导体外延层201上的第一侧墙材料层具有较高的刻蚀速率。而由于鳍部101的侧壁与半导体衬底100表面之间具有较大的倾斜角,所以对于鳍部101侧壁上的第一半导体外延层201表面的第一侧墙材料层的刻蚀速率较低。为了完全去除所述第一半导体外延层201表面的第一侧墙材料层,在去除鳍部101顶部的第一半导体外延层201表面的第一侧墙材料层之后,还需要进一步的刻蚀直至完全去除鳍部101上的第一侧墙材料层,但是,这样会导致第一半导体外延层201受到过刻蚀,使得所述第一半导体外延层201的厚度下降,使所述第一半导体外延层201的顶部表面低于栅极结构下方的鳍部101的顶部表面。
在本发明的其他实施例中,在形成所述第一侧墙401之后,还可以进行第一湿法清洗处理,以去除刻蚀过程中残留的杂质,刻蚀过程中形成的聚合物层,以及第一半导体外延层201表面形成的自然氧化层。所述第一湿法清洗的溶液可以是氢氟酸溶液、氨水与双氧水的混合溶液、氯化氢与双氧水的混合溶液等。所述湿法清洗溶液对于第一半导体外延层201也具有一定的腐蚀性,使得所述第一半导体外延层201的厚度被进一步消减。
所述第一侧墙材料层的厚度较低,远小于栅极结构的厚度,可以为所以,在刻蚀所述第一侧墙材料层的过程中,鳍部101表面的第一半导体外延层201不会被完全去除,仅使得所述第一半导体外延层201的顶部低于栅极结构下方的鳍部101的顶部表面。
请参考图9,在所述第一半导体外延层201表面形成第二半导体外延层202。
本实施例中,所述第二半导体外延层202的材料为硅,与第一半导体外延层201的材料相同,便于在所述第一半导体外延层201表面外延形成较高质量的第二半导体外延层202。
所述第二半导体外延层202的形成方法为选择性外延工艺,从而使得形成的第二半导体外延层202仅位于栅极结构两侧的鳍部101表面,而不会形成在非半导体材料的栅极结构以及隔离层200表面。所述选择性外延工艺可以是原子层沉积工艺,采用原子层沉积工艺能够较为准确的控制形成的第二半导体外延层202的厚度。所述原子层沉积工艺采用的反应气体包括:SiH4或SiH2Cl2,以及HCl和H2,其中,SiH4或SiH2Cl2的流量为50sccm~200sccm,HCl的流量为10sccm~100sccm,H2的流量为50sccm~200sccm,沉积温度为200℃~400℃,压强为10Pa~200Pa。
所述第二半导体外延层202的厚度可以根据在形成第一侧墙401过程中,栅极结构两侧的鳍部101表面的第一半导体外延层201所损失的厚度来确定。本实施例中,使所述第二半导体外延层202的顶部表面与栅极结构下方的鳍部101的顶部表面齐平,使得栅极结构两侧的鳍部101的尺寸得到弥补。
在形成所述第二半导体外延层202之前,可以先对所述第一半导体外延层201顶部与栅极结构下方的鳍部101的顶部表面之间的高度差进行测量,然后形成与该高度差相同厚度的第二半导体外延层202,以使得所述第二半导体外延层202的顶部表面与栅极结构下方的鳍部101的顶部表面齐平。
本实施例中,所述第二半导体外延层202的厚度为以下。在本发明的其他实施例中,所述第二半导体外延层202的厚度也可以大于具体根据第一半导体外延层201顶部表面与栅极结构下方的鳍部101的顶部表面之间的实际高度差确定所述第二半导体外延层202的厚度。
所述第一半导体外延层201和第二半导体外延层202覆盖栅极结构两侧的鳍部101的顶部表面及侧壁表面,使得所述栅极结构两侧的鳍部101的尺寸增大,从而避免后续形成源极和漏极的电阻增大。
在形成所述第一侧墙401之后,可以以所述栅极结构以及第一侧墙401为掩膜,对所述栅极结构两侧的第二半导体外延层202、第一半导体外延层201以及鳍部101进行轻掺杂离子注入,形成轻掺杂区,所述第一侧墙401用于限定所述轻掺杂区与栅极结构之间的距离。所述轻掺杂离子注入的掺杂离子类型与待形成的鳍式场效应晶体管的类型相同,若形成N型鳍式场效应晶体管则所述轻掺杂离子注入的掺杂离子为N型掺杂离子,可以是P、As或Sb;若形成P型鳍式场效应晶体管则所述轻掺杂离子注入的掺杂离子为P型掺杂离子,可以是B、Ga或In。
请参考图10,在所述第一侧墙401表面形成第二侧墙402。
形成所述第二侧墙的402方法包括:在所述第二半导体外延层202、第一侧墙401以及栅极结构和隔离层200(如图5所示)的顶部表面形成第二侧墙材料层;采用无掩膜刻蚀工艺刻蚀所述第二侧墙材料层,去除位于第二半导体外延层202表面以及栅极结构顶部表面、隔离层200表面的部分第二侧墙材料层,形成位于第一侧墙401表面的第二侧墙402。
所述第二侧墙402的材料为氧化硅或者氧化硅与氮化硅形成的叠层结构。本实施例中,所述第二侧墙402包括位于第一侧墙401表面的氧化硅层和位于所述氧化硅层表面的氮化硅层。
与形成第一侧墙401的过程类似,在刻蚀第二侧墙材料层形成第二侧墙402的过程中,由于鳍部101与半导体衬底100表面之间具有较大的倾斜角,为了完全去除第二半导体外延层202表面的第二侧墙材料层,会对第二半导体外延层202造成过刻蚀,导致第二半导体外延层202的厚度下降,使得形成第二侧墙402之后,所述第二半导体外延层202的顶部表面低于栅极结构下方的鳍部101的顶部表面。并且,在形成第二侧墙402之后,还可以进行第二湿法清洗,以去除刻蚀过程中残留的杂质,刻蚀过程中形成的聚合物层,以及第一半导体外延层201表面形成的自然氧化层。所述第二湿法清洗的溶液可以是氢氟酸溶液、氨水与双氧水的混合溶液、氯化氢与双氧水的混合溶液等。所述湿法清洗溶液对于第二半导体外延层202也具有一定的腐蚀性,使得所述第二半导体外延层202的厚度被进一步消减。
所述第一侧墙401和第二侧墙402构成栅极结构侧壁表面的侧墙,用于保护栅极结构以及限定后续形成的源极和漏极与栅极结构之间的距离。在本发明的其他实施例中,也可以仅形成所述第一侧墙,作为栅极结构侧壁表面的侧墙。
本实施例中,在形成第二侧墙402的过程中,还保留部分厚度的第二半导体外延层202,在本发明的其他实施例中,所述第二半导体外延层202可能被完全去除。
请参考图11,在所述第二半导体外延层202表面形成第三半导体外延层203。
本实施例中,所述第三半导体外延层203的材料为硅,与第二半导体外延层202的材料相同,便于在所述第二半导体外延层202表面外延形成较高质量的第三半导体外延层203。
所述第三半导体外延层203的形成工艺与第二半导体外延层202的形成工艺一致,在此不作赘述。所述第三半导体外延层203的厚度可以根据在形成第二侧墙402过程中,第二半导体外延层202所损失的厚度来确定。本实施例中,使所述第三半导体外延层203的顶部表面与栅极结构下方的鳍部101的顶部表面齐平,使得栅极结构两侧的鳍部101的尺寸得到弥补。
在形成所述第三半导体外延层203之前,可以先对所述第二半导体外延层202顶部与栅极结构下方的鳍部101的顶部表面之间的高度差进行测量,然后形成与该高度差相同厚度的第三半导体外延层203,以使得所述第三半导体外延层203的顶部表面与栅极结构下方的鳍部101的顶部表面齐平。本实施例中,所述第三半导体外延层203的厚度为以下。在本发明的其他实施例中,所述第三半导体外延层203的厚度也可以大于具体根据第二半导体外延层202顶部表面与栅极结构下方的鳍部101的顶部表面之间的实际高度差确定所述第三半导体外延层203的厚度。
所述第一半导体外延层201、第二外延层202和第三外延层203覆盖栅极结构两侧的鳍部101的顶部表面及侧壁表面,作为栅极结构两侧的鳍部的一部分,弥补所述栅极结构两侧的鳍部101的尺寸,从而避免后续形成源极和漏极的电阻增大。
在形成所述第三半导体外延层203之后,以所述栅极结构、第一侧墙401和第二侧墙402为掩膜,对栅极结构两侧的第三半导体外延层203、第二半导体外延层202、第一半导体外延层201以及鳍部101进行源漏离子注入,形成源极和漏极。
在形成所述源极和漏极之后,可以去除所述栅极312,形成凹槽,然后在所述凹槽内形成金属栅极。本实施例中,所述栅极312的材料为硅氧烷聚合物,可以采用碱性显影液作为去除栅极312的刻蚀溶液,所述碱性显影液可以是CLK888。
由于在形成所述鳍式场效应晶体管的过程中,通过第一半导体外延层201、第二半导体外延层202和第三半导体外延层203弥补了栅极结构两侧的鳍部101尺寸的缩小,使得最终形成的位于栅极结构两侧的第一半导体外延层201、第二半导体外延层202和第三半导体外延层203以及鳍部101的总的宽度及高度等于或者略大于栅极结构下方的鳍部101的宽度及高度,从而使得源极和漏极内的源漏离子注入所掺杂的掺杂离子数量增多,使得源极和漏极的电阻减小,并且,源极和漏极的接触电阻也减小。进而可以提高形成的鳍式场效应晶体管的性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面具有鳍部以及隔离层,所述隔离层的表面低于鳍部的顶部表面且覆盖半导体衬底表面以及部分鳍部的侧壁;
在所述隔离层表面以及鳍部表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层;
刻蚀所述栅介质材料层和栅极材料层形成横跨鳍部的栅极结构,同时使栅极结构两侧的鳍部尺寸缩小,所述栅极结构包括栅介质层和栅极,所述栅极结构覆盖鳍部的侧壁及顶部;
在所述栅极结构两侧的鳍部表面形成第一半导体外延层;
在所述栅极结构侧壁表面形成侧墙;
在所述栅极结构两侧的鳍部内形成源极和漏极。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一半导体外延层的材料为硅。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,采用原子层沉积工艺形成所述第一半导体外延层。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一半导体外延层的厚度为以下。
5.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述侧墙包括位于栅极结构侧壁表面的第一侧墙和位于所述第一侧墙表面的第二侧墙。
6.根据权利要求5所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述第一侧墙的方法包括:在所述第一半导体外延层、隔离层表面以及栅极结构表面形成第一侧墙材料层;采用无掩膜刻蚀工艺刻蚀所述第一侧墙材料层,去除位于第一半导体外延层表面、隔离层表面以及栅极结构顶部表面的部分第一侧墙材料层,形成位于栅极结构侧壁表面的第一侧墙。
7.根据权利要求6所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述第一侧墙之后,进行第一湿法清洗。
8.根据权利要求7所述的鳍式场效应晶体管的形成方法,其特征在于,还包括:进行第一湿法清洗之后,在所述第一半导体外延层表面形成第二半导体外延层。
9.根据权利要求8所述的鳍式场效应晶体管的形成方法,其特征在于,所述第二侧墙的形成方法包括:在所述第二半导体外延层、第一侧墙、隔离层以及栅极结构的顶部表面形成第二侧墙材料层;采用无掩膜刻蚀工艺刻蚀所述第二侧墙材料层,去除位于第二半导体外延层表面、隔离层表面以及栅极结构顶部表面的部分第二侧墙材料层,形成位于第一侧墙表面的第二侧墙。
10.根据权利要求9所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一侧墙材料层的材料为氮化硅,第二侧墙材料层的材料包括:氧化硅层和位于氧化硅层表面的氮化硅层。
11.根据权利要求9所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述第二侧墙之后,进行第二湿法清洗。
12.根据权利要求11所述的鳍式场效应晶体管的形成方法,其特征在于,还包括:进行第二湿法清洗之后,在所述第二半导体外延层表面形成第三半导体外延层。
13.根据权利要求12所述的鳍式场效应晶体管的形成方法,其特征在于,所述第二半导体外延层和第三半导体外延层的材料为硅。
14.根据权利要求13所述的鳍式场效应晶体管的形成方法,其特征在于,采用原子层沉积工艺形成所述第二半导体外延层和第三半导体外延层。
15.根据权利要求12所述的鳍式场效应晶体管的形成方法,其特征在于,所述第二半导体外延层的厚度为以下,所述第三半导体外延层的厚度为以下。
16.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一半导体外延层的表面与栅极结构下方的鳍部顶部表面齐平。
17.根据权利要求14所述的鳍式场效应晶体管的形成方法,其特征在于,在形成所述第二半导体外延层之后,对栅极结构以及第一侧墙两侧的第二半导体外延层、第一半导体外延层和鳍部进行轻掺杂离子注入。
18.根据权利要求17所述的鳍式场效应晶体管的形成方法,其特征在于,所述源极和漏极的形成方法包括:在形成所述第三半导体外延层之后,对栅极结构以及第一侧墙、第二侧墙两侧的第三半导体外延层、第二半导体外延层、第一半导体外延层和鳍部进行源漏离子注入。
19.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述栅极材料层的材料为硅氧烷聚合物。
20.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,采用旋涂工艺形成所述栅极材料层。
CN201410598408.3A 2014-10-30 2014-10-30 鳍式场效应晶体管的形成方法 Active CN105632926B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410598408.3A CN105632926B (zh) 2014-10-30 2014-10-30 鳍式场效应晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410598408.3A CN105632926B (zh) 2014-10-30 2014-10-30 鳍式场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN105632926A true CN105632926A (zh) 2016-06-01
CN105632926B CN105632926B (zh) 2019-01-22

Family

ID=56047728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410598408.3A Active CN105632926B (zh) 2014-10-30 2014-10-30 鳍式场效应晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN105632926B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755336A (zh) * 2019-03-28 2020-10-09 中芯国际集成电路制造(上海)有限公司 场效应管的制备方法、场效应管及半导体衬底
CN112768360A (zh) * 2019-11-06 2021-05-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114121664A (zh) * 2021-11-04 2022-03-01 上海华力集成电路制造有限公司 一种FinFET及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042531A1 (en) * 2001-09-04 2003-03-06 Lee Jong Ho Flash memory element and manufacturing method thereof
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管
US7528022B2 (en) * 2004-05-14 2009-05-05 Samsung Electronics Co., Ltd. Method of forming fin field effect transistor using damascene process
CN102089870A (zh) * 2008-03-18 2011-06-08 东丽株式会社 栅极绝缘材料、栅极绝缘膜及有机场效应型晶体管
CN102867755A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 一种形成具有低gidl电流的nmos器件的方法
CN103839816A (zh) * 2012-11-25 2014-06-04 中国科学院微电子研究所 半导体器件及其制造方法
CN104051272A (zh) * 2013-03-15 2014-09-17 国际商业机器公司 应力增强的finfet 器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042531A1 (en) * 2001-09-04 2003-03-06 Lee Jong Ho Flash memory element and manufacturing method thereof
US7528022B2 (en) * 2004-05-14 2009-05-05 Samsung Electronics Co., Ltd. Method of forming fin field effect transistor using damascene process
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管
CN102089870A (zh) * 2008-03-18 2011-06-08 东丽株式会社 栅极绝缘材料、栅极绝缘膜及有机场效应型晶体管
CN102867755A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 一种形成具有低gidl电流的nmos器件的方法
CN103839816A (zh) * 2012-11-25 2014-06-04 中国科学院微电子研究所 半导体器件及其制造方法
CN104051272A (zh) * 2013-03-15 2014-09-17 国际商业机器公司 应力增强的finfet 器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755336A (zh) * 2019-03-28 2020-10-09 中芯国际集成电路制造(上海)有限公司 场效应管的制备方法、场效应管及半导体衬底
CN111755336B (zh) * 2019-03-28 2024-05-14 中芯国际集成电路制造(上海)有限公司 场效应管的制备方法、场效应管及半导体衬底
CN112768360A (zh) * 2019-11-06 2021-05-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114121664A (zh) * 2021-11-04 2022-03-01 上海华力集成电路制造有限公司 一种FinFET及其形成方法

Also Published As

Publication number Publication date
CN105632926B (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
KR101386838B1 (ko) 도핑된 SiGe 소스/드레인 스트레서 증착을 위한 방법 및 장치
CN102446972B (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
US11049973B2 (en) Semiconductor device and fabrication method thereof
CN105470132A (zh) 鳍式场效应管的形成方法
CN104733312A (zh) 鳍式场效应晶体管的形成方法
CN105225951A (zh) 鳍式场效应晶体管的形成方法
CN107731918B (zh) 半导体结构及其制造方法
CN105097521A (zh) 半导体器件的形成方法
EP3217426A1 (en) Semiconductor structure and fabrication method thereof
CN106558614A (zh) 半导体结构及其形成方法
CN104900521A (zh) 鳍式场效应晶体管及其形成方法
CN104616979A (zh) 半导体器件的形成方法
CN105551958A (zh) 晶体管的形成方法
CN105514041A (zh) 晶体管的形成方法
CN105226021A (zh) 半导体结构及其形成方法
CN105514158A (zh) 半导体结构和测试结构的形成方法、测试方法
CN106449404B (zh) 半导体结构及其形成方法
CN105632926A (zh) 鳍式场效应晶体管的形成方法
CN105655383A (zh) 半导体结构及其形成方法
US8741708B2 (en) Transistor and method for forming the same
CN105633000A (zh) 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法
CN106206305B (zh) 半导体结构的形成方法
CN104425275A (zh) 半导体结构的形成方法
CN105336616B (zh) 半导体结构的形成方法
CN103123899B (zh) FinFET器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant