CN101281869A - 一种可提高栅极氧化层均匀性的功率mos管的制作方法 - Google Patents
一种可提高栅极氧化层均匀性的功率mos管的制作方法 Download PDFInfo
- Publication number
- CN101281869A CN101281869A CNA2007100391842A CN200710039184A CN101281869A CN 101281869 A CN101281869 A CN 101281869A CN A2007100391842 A CNA2007100391842 A CN A2007100391842A CN 200710039184 A CN200710039184 A CN 200710039184A CN 101281869 A CN101281869 A CN 101281869A
- Authority
- CN
- China
- Prior art keywords
- grid
- mos pipe
- groove
- oxic horizon
- homogeneity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种可提高栅极氧化层均匀性的功率MOS管的制作方法，该功率MOS管制作在硅衬底上。现有制作方法中氧气流量较小致使制作出的栅极氧化层厚度极度不均而易使MOS管漏电或击穿。本发明的制作方法先通过对硅衬底进行重掺杂来制作漏极区；然后制作与该漏极区掺杂类型相同且轻掺杂的外延层；接着光刻并刻蚀出栅极凹槽；之后通过干氧氧化制作栅极氧化层，其中，通过流量范围为15至18升/分钟的氧气进行干氧氧化；然后制作栅极；接着制作与该漏极区掺杂类型相反的反型衬底及与该漏极区掺杂类型相同且重掺杂的源极区；最后制作栅、源、漏电极；其中，该栅极凹槽的深度大于反型衬底和源极区的总厚度。采用本发明的方法可大幅提高栅极氧化层的均匀性。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种可提高栅极氧化层均匀性的功率MOS管的制作方法。
背景技术
传统的MOS管，其栅极、源极和漏极在同一水平面上(即水平沟道)，此种结构在制造时非常方便，但因源极和漏极之间距离太近而无法满足大功率晶体管的需求，为了满足大功率晶体管的需求，20世纪70年代末出现了具有垂直沟道的MOS管(即功率MOS管)，其不仅继承了水平沟道MOS管输入阻抗高、驱动电流小等优点，还具有耐压高、工作电流大、输出功率高、开关速度快等优点。
参见图1，显示了功率MOS管的剖视图，如图所示，所述功率MOS管1的栅极沟槽为U型槽，所述功率MOS管1包括：漏极区10、外延层11、栅极凹槽(未图示)、栅极氧化层12、栅极13、反型衬底14、源极区15、栅极电极16、源极电极17和漏极电极18，其中，外延层11和源极区15与漏极区10掺杂类型相同，反型衬底14与漏极区10掺杂类型相反。
以下将结合图1详述现有的功率MOS管1的制作方法，该功率MOS管制作在硅衬底上，所述方法包括以下步骤：(a)对硅衬底进行重掺杂制成漏极区10；(b)制作与漏极区10掺杂类型相同且轻掺杂的外延层11；(c)在外延层11上光刻并刻蚀出栅极凹槽(未图示)，所述栅极凹槽的深度大于反型衬底14和源极区15的总厚度，所述栅级凹槽的深宽比大于1.5；(d)通过干氧氧化制作预定厚度的栅极氧化层12，其中，氧化温度为1100摄氏度，氧化时间为20至30分钟，氧气流量为10升/分钟；(e)在所述栅极凹槽中制作栅极13；(f)在外延层11上制作与漏极区10掺杂类型相反的反型衬底14；(g)在反型衬底14上制作与漏极区10掺杂类型相同且重掺杂的源极区15；(h)制作栅极电极16、源极电极17和漏极电极18。
试验证明，栅极氧化层12的膜厚均匀率(膜厚均匀率＝凹槽底部氧化层厚度÷凹槽顶部氧化层厚度)小于75％时，功率MOS管漏电流增大或易被击穿。通过上述步骤(d)制作的栅极氧化层12的膜厚均匀率均小于75％，故通过上述方法制作的功率MOS管1漏电流大且极易被击穿。
发明内容
本发明的目的在于提供一种可提高栅极氧化层均匀性的功率MOS管的制作方法，通过所述方法可大大提高栅极氧化层的均匀性。
本发明的目的是这样实现的：一种可提高栅极氧化层均匀性的功率MOS管的制作方法，该功率MOS管制作在硅衬底上，该方法包括以下步骤：(1)通过对硅衬底进行重掺杂来制作漏极区；(2)制作一与该漏极区掺杂类型相同且轻掺杂的外延层；(3)光刻并刻蚀出栅极凹槽；(4)通过干氧氧化制作预定厚度的栅极氧化层；(5)在该栅极凹槽中制作栅极；(6)在该外延层上制作一与该漏极区掺杂类型相反的反型衬底；(7)在该反型衬底上制作一与该漏极区掺杂类型相同且重掺杂的源极区；(8)制作栅极电极、源极电极和漏极电极；其中，该栅极凹槽的深度大于反型衬底和源极区的总厚度；在步骤(4)中，通过流量范围为15至18升/分钟的氧气进行干氧氧化。
在上述的可提高栅极氧化层均匀性的功率MOS管的制作方法中，在步骤(4)中，氧化温度为1100摄氏度，氧化时间为20至30分钟。
在上述的可提高栅极氧化层均匀性的功率MOS管的制作方法中，该栅极凹槽为U型槽，该U型槽的深宽比大于1.5。
在上述的可提高栅极氧化层均匀性的功率MOS管的制作方法中，该预定厚度为600埃。
在上述的可提高栅极氧化层均匀性的功率MOS管的制作方法中，该栅极为多晶硅栅极。
与现有技术中采用较小流量的氧气而生成厚度极度不均的栅极氧化层相比，本发明将氧气流量从10升/分钟提高到15至18升/分钟，从而改善了栅极氧化层的均匀性，避免了栅极氧化层厚度极度不均所造成的功率MOS管的漏电或击穿。
附图说明
本发明的可提高栅极氧化层均匀性的功率MOS管的制作方法由以下的实施例及附图给出。
图1为功率MOS管的剖视图；
图2为本发明的可提高栅极氧化层均匀性的功率MOS管的制作方法的流程图；
图3为完成图2中步骤S20后的功率MOS管的剖视图；
图4为完成图2中步骤S21后的功率MOS管的剖视图；
图5为完成图2中步骤S22后的功率MOS管的剖视图；
图6为完成图2中步骤S23后的功率MOS管的剖视图；
图7为完成图2中步骤S24后的功率MOS管的剖视图；
图8为完成图2中步骤S25后的功率MOS管的剖视图；
图9为完成图2中步骤S26后的功率MOS管的剖视图；
图10为完成图2中步骤S27后的功率MOS管的剖视图。
具体实施方式
以下将对本发明的可提高栅极氧化层均匀性的功率MOS管的制作方法作进一步的详细描述。
本发明的可提高栅极氧化层均匀性的功率MOS管制作在硅衬底上，参见图2，本发明的可提高栅极氧化层均匀性的功率MOS管的制作方法首先进行步骤S20，通过对硅衬底进行重掺杂来制作漏极区，其中，当制作N沟道功率MOS管时对硅衬底进行N型重掺杂，当制作P沟道功率MOS管时对硅衬底进行P型重掺杂。在本实施例中，以制作N沟道功率MOS管为例进行说明，故对硅衬底进行N型重掺杂。
参见图3，显示了本实施例完成步骤S20后的功率MOS管的剖视图，图中所示的漏极区30被进行了N型重掺杂。
接着继续步骤S21，制作一与所述漏极区掺杂类型相同且轻掺杂的外延层。参见图4，配合参见图3，图4显示了本实施例完成步骤S21后的功率MOS管的剖视图，如图所示，外延层31制作在漏极区30之上，所述外延层31为N型轻掺杂外延。
接着继续步骤S22，在外延层上光刻并刻蚀出栅极凹槽。参见图5，配合参见图3和图4，图5显示了本实施例完成步骤S22后的功率MOS管的剖视图，如图所示，栅极凹槽32为U型槽，所述U型槽的深宽比大于1.5。
接着继续步骤S23，通过干氧氧化制作预定厚度的栅极氧化层，其中，通过流量范围为15至18升/分钟的氧气进行干氧氧化。在本实施例中，氧化温度为1100摄氏度，氧化时间为20至30分钟，所述预定厚度为600埃。
实验表明，当氧气的流量为15至18升/分钟时，膜厚均匀率(膜厚均匀率＝栅极凹槽32底部栅极氧化层厚度÷栅极凹槽32顶部栅极氧化层厚度)均大于75％，从而避免了由于栅极氧化层厚度的极度不均匀所导致的功率MOS管漏电流增大或易被击穿的现象出现。
参见图6，配合参见图3至图5，图6显示了本实施例完成步骤S23后的功率MOS管的剖视图，如图所示，栅极氧化层33分布在栅极凹槽32表面，且栅极氧化层33的膜厚均匀率大于75％。
接着继续步骤S24，在所述栅极凹槽中制作栅极。参见图7，配合参见图3至图6，图7显示了本实施例完成步骤S24后的功率MOS管的剖视图，如图所示，栅极34在栅极凹槽32中，所述栅极34为多晶硅栅极。
接着继续步骤S25，在外延层上制作一与所述漏极区掺杂类型相反的反型衬底。参见图8，配合参见图3至图7，图8显示了本实施例完成步骤S25后的功率MOS管的剖视图，反型衬底35在外延层31上，所述反型衬底35为P型衬底。
接着继续步骤S26，在反型衬底上制作一与所述漏极区掺杂类型相同且重掺杂的源极区。参见图9，配合参见图3至图8，图9显示了本实施例完成步骤S26后的功率MOS管的剖视图，源极区36在反型衬底35上，且源极区36被进行了N型重掺杂。
接着继续步骤S27，制作栅极电极、源极电极和漏极电极。
参见图10，配合参见图3至图9，图10显示了本实施例完成步骤S27后的功率MOS管的剖视图，如图所示，栅极电极37制作在栅极34上，源极电极38制作在反型衬底35与源极区36交界处上，漏极电极39制作在漏极区30的背面；此时，由漏极区30、外延层31、栅极凹槽32、栅极氧化层33、栅极34、反型衬底35、源极区36、栅极电极37、源极电极38和漏极电极39组成的功率MOS管3被制作完成。
需说明的是，上述栅极凹槽32的深度大于反型衬底35和源极区36的总厚度。
综上所述，本发明将氧气流量从10升/分钟提高到15至18升/分钟，从而改善了栅极氧化层33的均匀性，避免了栅极氧化层33厚度极度不均所造成的功率MOS管3的漏电或击穿。
Claims (6)
1. 一种可提高栅极氧化层均匀性的功率MOS管的制作方法，该功率MOS管制作在硅衬底上，该方法包括以下步骤：(1)通过对硅衬底进行重掺杂来制作漏极区；(2)制作一与该漏极区掺杂类型相同且轻掺杂的外延层；(3)光刻并刻蚀出栅极凹槽；(4)通过干氧氧化制作预定厚度的栅极氧化层；(5)在该栅极凹槽中制作栅极；(6)在该外延层上制作一与该漏极区掺杂类型相反的反型衬底；(7)在该反型衬底上制作一与该漏极区掺杂类型相同且重掺杂的源极区；(8)制作栅极电极、源极电极和漏极电极；其中，该栅极凹槽的深度大于反型衬底和源极区的总厚度；其特征在于，在步骤(4)中，通过流量范围为15至18升/分钟的氧气进行干氧氧化。
2. 如权利要求1所述的可提高栅极氧化层均匀性的沟槽型MOS管的制作方法，其特征在于，在步骤(4)中，氧化温度为1100摄氏度，氧化时间为20至30分钟。
3. 如权利要求1所述的可提高栅极氧化层均匀性的沟槽型MOS管的制作方法，其特征在于，该栅极凹槽为U型槽。
4. 如权利要求3所述的可提高栅极氧化层均匀性的沟槽型MOS管的制作方法，其特征在于，该U型槽的深宽比大于1.5。
5. 如权利要求1所述的可提高栅极氧化层均匀性的沟槽型MOS管的制作方法，其特征在于，该预定厚度为600埃。
6. 如权利要求1所述的可提高栅极氧化层均匀性的沟槽型MOS管的制作方法，其特征在于，该栅极为多晶硅栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100391842A CN100570838C (zh) | 2007-04-06 | 2007-04-06 | 一种可提高栅极氧化层均匀性的功率mos管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100391842A CN100570838C (zh) | 2007-04-06 | 2007-04-06 | 一种可提高栅极氧化层均匀性的功率mos管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101281869A true CN101281869A (zh) | 2008-10-08 |
| CN100570838C CN100570838C (zh) | 2009-12-16 |
Family
ID=40014259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100391842A Expired - Fee Related CN100570838C (zh) | 2007-04-06 | 2007-04-06 | 一种可提高栅极氧化层均匀性的功率mos管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100570838C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376620A (zh) * | 2010-08-09 | 2012-03-14 | 上海宏力半导体制造有限公司 | 一种半导体器件的形成方法 |
| CN103839791A (zh) * | 2012-11-21 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 应用于沟槽型mos器件的沟槽栅的制备方法 |
| CN103871901A (zh) * | 2014-03-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 沟槽功率器件及其制作方法 |
| CN103871901B (zh) * | 2014-03-17 | 2016-11-30 | 上海华虹宏力半导体制造有限公司 | 沟槽功率器件及其制作方法 |
-
2007
- 2007-04-06 CN CNB2007100391842A patent/CN100570838C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376620A (zh) * | 2010-08-09 | 2012-03-14 | 上海宏力半导体制造有限公司 | 一种半导体器件的形成方法 |
| CN102376620B (zh) * | 2010-08-09 | 2014-09-17 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的形成方法 |
| CN103839791A (zh) * | 2012-11-21 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 应用于沟槽型mos器件的沟槽栅的制备方法 |
| CN103839791B (zh) * | 2012-11-21 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 应用于沟槽型mos器件的沟槽栅的制备方法 |
| CN103871901A (zh) * | 2014-03-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 沟槽功率器件及其制作方法 |
| CN103871901B (zh) * | 2014-03-17 | 2016-11-30 | 上海华虹宏力半导体制造有限公司 | 沟槽功率器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100570838C (zh) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103545364B (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
| CN101019235A (zh) | 垂直半导体器件和制造该器件的方法 | |
| TW200945588A (en) | Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN105161540A (zh) | 一种具有低米勒电容的vdmos器件结构及其制备方法 | |
| CN110797412A (zh) | Sgt mosfet结构及其工艺制造方法 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| WO2017219968A1 (zh) | 横向绝缘栅双极型晶体管及其制造方法 | |
| CN104409334A (zh) | 一种超结器件的制备方法 | |
| CN100570838C (zh) | 一种可提高栅极氧化层均匀性的功率mos管的制作方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN102054700B (zh) | Pmos晶体管的制造方法 | |
| CN102157377A (zh) | 超结vdmos器件及其制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN111244177A (zh) | 一种沟槽型mos器件的结构、制作工艺以及电子装置 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN102290344A (zh) | 沟槽式mos管制作工艺 | |
| CN103426735B (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
| CN114464533A (zh) | 一种改善emi的超结结构及制造方法 | |
| CN102903748B (zh) | 一种横向双扩散金属氧化物半导体及其制造方法 | |
| CN105762077B (zh) | 绝缘栅双极晶体管的制造方法 | |
| CN112802754B (zh) | 一种隔离栅沟槽型mosfet器件及其制造方法 | |
| CN114141693A (zh) | 沟槽侧壁的表面掺杂方法及半导体器件 | |
| CN113782444A (zh) | 一种底部厚氧沟槽mosfet器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111117 Address after: 201203 No. 18 Zhangjiang Road, Shanghai Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091216 Termination date: 20190406 |