CN102157377A - 超结vdmos器件及其制造方法 - Google Patents

超结vdmos器件及其制造方法 Download PDF

Info

Publication number
CN102157377A
CN102157377A CN 201010108871 CN201010108871A CN102157377A CN 102157377 A CN102157377 A CN 102157377A CN 201010108871 CN201010108871 CN 201010108871 CN 201010108871 A CN201010108871 A CN 201010108871A CN 102157377 A CN102157377 A CN 102157377A
Authority
CN
China
Prior art keywords
type
thin layer
type thin
alternative
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010108871
Other languages
English (en)
Other versions
CN102157377B (zh
Inventor
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201010108871A priority Critical patent/CN102157377B/zh
Publication of CN102157377A publication Critical patent/CN102157377A/zh
Application granted granted Critical
Publication of CN102157377B publication Critical patent/CN102157377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种超结VDMOS器件的制造方法，包括步骤：利用正面工艺，在N+硅基片的正面形成第一部分交替P型N型薄层，并形成超结VDMOS器件的P阱、栅氧、多晶硅栅、源区以及栅极和源极；将N+硅基片的背面减薄，使N+硅基片的厚度为1微米～6微米；利用背面工艺，在N+硅基片的背面进行有图形的杂质的注入，形成第二部分交替P型N型薄层；之后再完成背面金属淀积形成漏极。本发明在工艺难度不加大的情况下，能够制造出具有更高的高宽比的交替P型N型薄层，提高超结VDMOS器件的耐压性能；同时也能降低成本。

Description

超结VDMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超结VDMOS器件的制造方法，本发明还涉及一种超结VDMOS器件。
背景技术
超结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型和N型半导体薄层来在截止状态下在较低电压下就将P型N型区载流子耗尽，实现电荷相互补偿，从而使P型N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。该器件的结构和制作方法可分为两大类，第一类是利用多次光刻-外延成长和注入来获得交替的P型和N型掺杂区；第二类是在N型硅外延层上开沟槽，往沟槽中填入P型多晶，或倾斜注入P型杂质，或填入P型外延。上述第一类工艺不仅工艺复杂，实现难度大，而且成本很高；第二类工艺中，虽然成本相对低，但工艺难度较大，特别是没法实现高的高宽比如大于15的高宽比的P薄层，其中高宽比即为P薄层的纵向深度除以横向宽度。但高的高宽比，对提高器件的耐压特性从而提高器件性能很有帮助。
发明内容
本发明所要解决的技术问题是提供一种超结VDMOS器件的制造方法，能够制造出具有更高的高宽比的交替P型N型薄层，提高器件的耐压性能；为此，本发明还供了一种超结VDMOS器件。
为解决上述技术问题，本发明提供的超结VDMOS器件的制造方法，包括如下步骤：
步骤一、利用正面工艺，在N+硅基片的正面形成第一部分交替P型N型薄层；并形成所述超结VDMOS器件的P阱、栅氧、多晶硅栅、源区以及栅极和源极；
步骤二、将所述N+硅基片的背面减薄，使所述N+硅基片的厚度为1微米～6微米；
步骤三、利用背面工艺，在所述N+硅基片的背面进行有图形的杂质的注入，形成第二部分交替P型N型薄层，所述第二部分交替P型N型薄层对应的P型薄层和N型薄层分别处于所述第一部分交替P型N型薄层的P型薄层和N型薄层的下方；之后再完成背面金属淀积形成漏极。
更进一步的改进是，步骤一中所述第一部分交替P型N型薄层的形成方法为：
(1)、在所述N+硅基片上形成一N型外延层，在所述N型外延层上形成第一层介质膜，利用光刻、刻蚀工艺形成沟槽，并通过牺牲氧化层去除沟槽表面的缺陷；
(2)、利用外延工艺在所述沟槽中生长P型外延层；
(3)、利用回刻或化学机械研磨将硅片表面介质膜上生成的硅去除；
(4)、将所述介质膜去掉，从而得到所述第一部分交替P型N型薄层。
更进一步的改进是，步骤一中所述第一部分交替P型N型薄层的形成方法为：
(1)、在所述N+硅基片上形成一N型外延层，在所述N型外延层上形成第一层介质膜，利用光刻、刻蚀工艺形成沟槽，并通过牺牲氧化层去除沟槽表面的缺陷；
(2)、利用多次注入在所述沟槽的侧壁上掺入P型杂质；形成的P型杂质区在垂直硅片表面的方向上是连续的、或是间断的；
(3)、在所述沟槽侧壁淀积第二层介质膜，并进行反刻，将所述沟槽底部的所述第二层介质膜去掉；
(4)、在所述沟槽中填入导电体如部分掺入P型杂质的多晶硅并填满所述沟槽；
(5)、利用回刻或化学机械研磨将硅片表面的导电体如多晶硅、第一层介质膜以及硅片表面的第二层介质膜去除，从而得到所述第一部分交替P型N型薄层。
更进一步的改进是，步骤一中所述第一部分交替P型N型薄层的形成方法为：
(1)、在所述N+硅基片上生长第一层N型外延层；
(2)、利用光刻工艺形成所述第一部分交替P型N型薄层对应的P型薄层和N型薄层光刻胶图形，在所述N型薄层上形成光刻胶保护层、在所述P型薄层上形成窗口；
(3)、利用离子注入工艺在所述P型薄层中掺入P型杂质；
(4)、将光刻胶去除；
(5)、在生长第二层N外延层，重复(2)～(4)的步骤；
(6)、重复步骤(2)直到N型外延层总厚度达到需要；从而得到所述第一部分交替P型N型薄层。
更进一步的改进是，步骤三中所述第二部分交替P型N型薄层的形成方法为：
(1)所述N+硅基片的背面形成所述第二部分交替P型N型薄层对应的P型薄层和N型薄层光刻胶图形，在所述N型薄层上形成光刻胶保护层、在所述P型薄层上形成窗口；
(2)从所述N+硅基片的背面在所述P型薄层中进行P型杂质注入，P型杂质离子注入为一次高能注入、或多次能量不相等的高能注入；P型杂质离子注入为多次能量不相等的高能注入时，形成的P型掺杂区在垂直硅片表面的方向上可以是连续的、也可以是间断的。
(3)去除光刻胶并利用退火工艺将背面注入的P型杂质激活，退火工艺可采用350℃～450℃的炉管退火、或激光退火；从而得到所述第二部分交替P型N型薄层。
为解决上述技术问题，本发明提供的超结VDMOS器件，包括N+源区、P阱、栅氧化层、多晶硅栅、源极和栅接、以及由N+衬底形成的漏区和在所述N+衬底背面形成的漏极，还包括有第一部分交替P型N型薄层和第二部分交替P型N型薄层；所述第一部分交替P型N型薄层是通过正面工艺在N+硅基片的正面形成，所述第二部分交替P型N型薄层是通过背面工艺在N+硅基片的背面形成，所述第二部分交替P型N型薄层对应的P型薄层和N型薄层分别处于所述第一部分交替P型N型薄层的对应的P型薄层和N型薄层下方。
本发明的超结VDMOS器件的制造方法通过结合正面工艺和背面工艺，在工艺难度不加大的情况下，能够制造出具有更高的高宽比的交替P型N型薄层，提高超结VDMOS器件的耐压性能；同时也能降低成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明超结VDMOS器件的制造方法的流程图；
图2～图7是本发明第一实施例制造方法的各步骤中器件剖面图；
图8～图11是本发明第二实施例制造方法的各步骤中器件剖面图。
具体实施方式
如图1所示，为本发明超结VDMOS器件的制造方法的流程图。本发明超结VDMOS器件的制造方法，包括如下步骤：
步骤一、利用正面工艺，在N+硅基片的正面形成第一部分交替P型N型薄层；并形成所述超结VDMOS器件的P阱、栅氧、多晶硅栅、源区以及栅极和源极；
步骤二、将所述N+硅基片的背面减薄，使所述N+硅基片的厚度为1微米～6微米；
步骤三、利用背面工艺，在所述N+硅基片的背面进行有图形的杂质的注入，形成第二部分交替P型N型薄层，所述第二部分交替P型N型薄层对应的P型薄层和N型薄层分别处于所述第一部分交替P型N型薄层的P型薄层和N型薄层的下方；之后再完成背面金属淀积形成漏极。
如图2～图7所示，是本发明第一实施例制造方法的各步骤中器件剖面图。包括了如下的步骤：
步骤一、如图2所示，在N+硅基板1上形成N-硅外延层2，在所述N-硅外延层2上生长一层氧化硅膜3，该氧化硅膜3可以通过热氧化得到，也可以通过化学气相淀积(CVD)来实现；所述氧化硅膜3可以做为之后进行的沟槽刻蚀工艺的掩膜层，可以做为后续工艺中化学机械研磨时阻挡层。
通过沟槽光刻和刻蚀工艺形成沟槽，所述沟槽刻蚀工艺可以是利用所述氧化膜3做为掩膜，也可以利用光刻胶做为掩膜进行刻蚀。刻蚀后的所述氧化膜3的厚度保留在1000埃以上。最后形成的所述沟槽停留在N-硅外延层2中即所示沟槽深度为未进入所述N+硅基板1中，深度具体值按器件设计的要求而定。
步骤二、如图3所示，在所述沟槽中形成P型硅外延层4，所述P型硅外延层4中掺入硼离子，硼离子浓度范围为1E14CM-3～1E16CM-3，使所述P硅型外延层4中载流子量接近或等于同等深度的N-型硅外延层2中的载流子量。
步骤三、如图4所示，利用化学机械研磨或回刻将所述氧化硅膜3表面的硅去除，之后将所述氧化硅膜3去掉。当进行化学机械研磨时，为了保证研磨过程中不对所述氧化硅膜3下的硅造成损伤，建议研磨完成后所述氧化硅膜3的残留厚度要大于500埃。这样就得到了第一部分交替P型N型薄层。
步骤四、如图5所示，利用现有成熟的纵向双扩散金属氧化物半导体(VDMOS，vertical double-diffusion metal-oxide-semiconductor)加工工艺得到对应的N型超结VDMOS器件单元结构，包括：位于所述N-硅外延层2上端的栅氧5和多晶硅栅6的形成，P阱7、N+源8的形成；包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和多晶硅栅6的电极形成(未图示)。
步骤五、对所述N+硅基板1进行背面减薄，使所述N+硅基板1的剩余的N+硅层13的厚度在1微米～6微米。
步骤六、如图6所示，利用光刻工艺在所述N+硅基片的背面形成第二部分交替P型N型薄层对应的P型薄层和N型薄层光刻胶图形，在所述N型薄层上形成光刻胶保护层、在所述P型薄层上形成窗口；所述背面P型薄层对齐正面工艺中形成的P薄层。以所述光刻胶为掩膜进行P型杂质离子注入，所述P型杂质离子注入为多次能量不相等的高能注入，形成的P型掺杂区在垂直硅片表面的方向上是间断的；所述P型杂质离子注入也可以为单次高能注入，形成的P型掺杂区在垂直硅片表面的方向上也可以是连续的。
步骤七、将背面的P型离子注入层激活。
步骤八、如图7所示，完成背面金属淀积，形成漏极14。
如图8～图11所示，是本发明第二实施例制造方法的各步骤中器件剖面图。包括了如下的步骤：
步骤一、如图8所示，在N+硅基板1上形成N-硅外延层2，在所述N-硅外延层2上生长一层氧化硅膜3，该氧化硅膜3可以通过热氧化得到，也可以通过化学气相淀积(CVD)来实现；所述氧化硅膜3可以做为之后进行的沟槽刻蚀工艺的掩膜层，可以做为后续工艺中化学机械研磨时阻挡层。
通过沟槽光刻和刻蚀工艺形成沟槽，所述沟槽刻蚀工艺可以是利用所述氧化膜3做为掩膜，也可以利用光刻胶做为掩膜进行刻蚀。刻蚀后的所述氧化膜3的厚度保留在1000埃以上。最后形成的所述沟槽停留在N-硅外延层2中即所示沟槽深度为未进入所述N+硅基板1中，深度具体值按器件设计的要求而定。
进行P型杂质离子注入，在所述沟槽的侧壁上和底部的N-硅外延层2掺入P型硼杂质形成P型外延层4；在注入时可以采用多次、不同倾斜角的注入，注入后使硼浓度在1E14CM-3～1E16CM-3，使P型外延层4中载流子量接近或等于同等深度的N型外延的载流子量。
步骤二、如图9所示，在所述沟槽的侧壁上淀积介质膜15并进行反刻，将沟槽底部的介质膜15去掉；之后淀积导电体如P型多晶硅将沟槽填满，所述导电体也可以为其它能导电的材料。
步骤三、如图10所示，利用化学机械研磨或回刻将所述氧化硅膜3表面的导电体如P型多晶硅去除，之后将所述氧化硅膜3去掉。当进行化学机械研磨时，为了保证研磨过程中不对所述氧化硅膜3下的硅造成损伤，建议研磨完成后所述氧化硅膜3的残留厚度要大于500埃。这样就得到了第一部分交替P型N型薄层。
步骤四、如图11所示，利用现有成熟的纵向双扩散金属氧化物半导体(VDMOS，vertical double-diffusion metal-oxide-semiconductor)加工工艺得到对应的N型超结VDMOS器件单元结构，包括：位于所述N-硅外延层2上端的栅氧5和多晶硅栅6的形成，P阱7、N+源8的形成；包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和多晶硅栅6的电极形成(未图示)。
步骤五、如图11所示，对所述N+硅基板1进行背面减薄，使所述N+硅基板1的剩余的N+硅层的厚度在1微米～6微米。
步骤六、如图11所示，利用光刻工艺在所述N+硅基片的背面形成第二部分交替P型N型薄层对应的P型薄层和N型薄层光刻胶图形，在所述N型薄层上形成光刻胶保护层、在所述P型薄层上形成窗口；所述背面P型薄层对齐正面工艺中形成的P薄层。以所述光刻胶为掩膜进行P型杂质离子注入，所述P型杂质离子注入为多次能量不相等的高能注入，形成的P型掺杂区在垂直硅片表面的方向上是间断的；所述P型杂质离子注入也可以为单次高能注入，形成的P型掺杂区在垂直硅片表面的方向上也可以是连续的。
步骤七、将背面的P型离子注入层激活。
步骤八、如图11所示，完成背面金属淀积，形成漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种超结VDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、利用正面工艺，在N+硅基片的正面形成第一部分交替P型N型薄层；并形成所述超结VDMOS器件的P阱、栅氧、多晶硅栅、源区以及栅极和源极；
步骤二、将所述N+硅基片的背面减薄，使所述N+硅基片的厚度为1微米～6微米；
步骤三、利用背面工艺，在所述N+硅基片的背面进行有图形的杂质的注入，形成第二部分交替P型N型薄层，所述第二部分交替P型N型薄层对应的P型薄层和N型薄层分别处于所述第一部分交替P型N型薄层的P型薄层和N型薄层的下方；之后再完成背面金属淀积形成漏极。
2.一种如权利要求1所述的超结VDMOS器件的制造方法，其特征在于：步骤一中所述第一部分交替P型N型薄层的形成方法为：
(1)、在所述N+硅基片上形成一N型外延层，在所述N型外延层上形成第一层介质膜，利用光刻、刻蚀工艺形成沟槽，并通过牺牲氧化层去除沟槽表面的缺陷；
(2)、利用外延工艺在所述沟槽中生长P型外延层；
(3)、利用回刻或化学机械研磨将硅片表面介质膜上生成的硅去除；
(4)、将所述介质膜去掉，从而得到所述第一部分交替P型N型薄层。
3.一种如权利要求1所述的超结VDMOS器件的制造方法，其特征在于：步骤一中所述第一部分交替P型N型薄层的形成方法为：
(1)、在所述N+硅基片上形成一N型外延层，在所述N型外延层上形成第一层介质膜，利用光刻、刻蚀工艺形成沟槽，并通过牺牲氧化层去除沟槽表面的缺陷；
(2)、利用多次注入在所述沟槽的侧壁上掺入P型杂质；
(3)、在所述沟槽侧壁淀积第二层介质膜，并进行反刻，将所述沟槽底部的所述第二层介质膜去掉；
(4)、在所述沟槽中填入导电体如部分掺入P型杂质的多晶硅并填满所述沟槽；
(5)、利用回刻或化学机械研磨将硅片表面的导电体如多晶硅、第一层介质膜以及硅片表面的第二层介质膜去除，从而得到所述第一部分交替P型N型薄层。
4.一种如权利要求1所述的超结VDMOS器件的制造方法，其特征在于：步骤一中所述第一部分交替P型N型薄层的形成方法为：
(1)、在所述N+硅基片上生长第一层N型外延层；
(2)、利用光刻工艺形成所述第一部分交替P型N型薄层对应的P型薄层和N型薄层光刻胶图形，在所述N型薄层上形成光刻胶保护层、在所述P型薄层上形成窗口；
(3)、利用离子注入工艺在所述P型薄层中掺入P型杂质；
(4)、将光刻胶去除；
(5)、在生长第二层N外延层，重复(2)～(4)的步骤；
(6)、重复步骤(2)直到N型外延层总厚度达到需要；从而得到所述第一部分交替P型N型薄层。
5.一种如权利要求1所述的超结VDMOS器件的制造方法，其特征在于：步骤三中所述第二部分交替P型N型薄层的形成方法为：
(1)所述N+硅基片的背面形成所述第二部分交替P型N型薄层对应的P型薄层和N型薄层光刻胶图形，在所述N型薄层上形成光刻胶保护层、在所述P型薄层上形成窗口；
(2)从所述N+硅基片的背面在所述P型薄层中进行P型杂质注入，P型杂质离子注入为一次高能注入、或多次能量不相等的高能注入；
(3)去除光刻胶并利用退火工艺将背面注入的P型杂质激活；从而得到所述第二部分交替P型N型薄层。
6.一种如权利要求5所述的超结VDMOS器件的制造方法，其特征在于：步骤(3)采用350℃～450℃的炉管退火、或采用激光退火。
7.一种如权利要求5所述的超结VDMOS器件的制造方法，其特征在于：P型杂质离子注入为多次能量不相等的高能注入时，形成的P型掺杂区在垂直硅片表面的方向上是连续的、或是间断的。
8.一种如权利要求3所述的超结VDMOS器件的制造方法，其特征在于：在所述沟槽侧壁上掺入P型杂质形成的P型杂质区在垂直硅片表面的方向上是连续的、或是间断的。
9.一种超结VDMOS器件，包括N+源区、P阱、栅氧化层、多晶硅栅、源极和栅接、以及由N+衬底形成的漏区和在所述N+衬底背面形成的漏极，其特征在于：还包括有第一部分交替P型N型薄层和第二部分交替P型N型薄层；所述第一部分交替P型N型薄层是通过正面工艺在N+硅基片的正面形成，所述第二部分交替P型N型薄层是通过背面工艺在N+硅基片的背面形成，所述第二部分交替P型N型薄层对应的P型薄层和N型薄层分别处于所述第一部分交替P型N型薄层的对应的P型薄层和N型薄层下方。
CN201010108871A 2010-02-11 2010-02-11 超结vdmos器件及其制造方法 Active CN102157377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010108871A CN102157377B (zh) 2010-02-11 2010-02-11 超结vdmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010108871A CN102157377B (zh) 2010-02-11 2010-02-11 超结vdmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102157377A true CN102157377A (zh) 2011-08-17
CN102157377B CN102157377B (zh) 2012-10-03

Family

ID=44438783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010108871A Active CN102157377B (zh) 2010-02-11 2010-02-11 超结vdmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN102157377B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199018A (zh) * 2012-01-06 2013-07-10 上海华虹Nec电子有限公司 场阻断型半导体器件的制造方法和器件结构
CN103681326A (zh) * 2012-09-05 2014-03-26 中芯国际集成电路制造(上海)有限公司 具有不同阈值电压的鳍式场效应管基体的形成方法
CN103730372A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法
CN104465754A (zh) * 2013-09-25 2015-03-25 北大方正集团有限公司 一种沟槽型dmos单元及其制备方法和dmos器件
CN113394097A (zh) * 2020-03-11 2021-09-14 上海新微技术研发中心有限公司 半导体器件结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0923137A2 (en) * 1997-11-14 1999-06-16 Fairchild Semiconductor Corporation Trenched field effect transistor and method of its manufacture
CN1823421A (zh) * 2003-08-20 2006-08-23 株式会社电装 垂直型半导体装置
US20090114985A1 (en) * 2007-11-06 2009-05-07 Desno Corporation Semiconductor apparatus and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0923137A2 (en) * 1997-11-14 1999-06-16 Fairchild Semiconductor Corporation Trenched field effect transistor and method of its manufacture
CN1823421A (zh) * 2003-08-20 2006-08-23 株式会社电装 垂直型半导体装置
US20090114985A1 (en) * 2007-11-06 2009-05-07 Desno Corporation Semiconductor apparatus and method for manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199018A (zh) * 2012-01-06 2013-07-10 上海华虹Nec电子有限公司 场阻断型半导体器件的制造方法和器件结构
CN103199018B (zh) * 2012-01-06 2015-06-03 上海华虹宏力半导体制造有限公司 场阻断型半导体器件的制造方法和器件结构
CN103681326A (zh) * 2012-09-05 2014-03-26 中芯国际集成电路制造(上海)有限公司 具有不同阈值电压的鳍式场效应管基体的形成方法
CN104465754A (zh) * 2013-09-25 2015-03-25 北大方正集团有限公司 一种沟槽型dmos单元及其制备方法和dmos器件
CN103730372A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法
CN103730372B (zh) * 2013-12-27 2016-06-08 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法
CN113394097A (zh) * 2020-03-11 2021-09-14 上海新微技术研发中心有限公司 半导体器件结构的制备方法
CN113394097B (zh) * 2020-03-11 2022-09-09 上海新微技术研发中心有限公司 半导体器件结构的制备方法

Also Published As

Publication number Publication date
CN102157377B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
US7598143B2 (en) Method for producing an integrated circuit with a trench transistor structure
CN104637821B (zh) 超级结器件的制造方法
CN101872724A (zh) 超级结mosfet的制作方法
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN102299072A (zh) 沟槽型超级结器件的制作方法及得到的器件
CN102157377B (zh) 超结vdmos器件及其制造方法
CN108074963B (zh) 超结器件及其制造方法
CN115714141A (zh) JFET注入型N沟道SiC MOSFET器件及其制备方法
CN113488389B (zh) 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法
KR101315699B1 (ko) 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법
CN105826360A (zh) 沟槽型半超结功率器件及其制作方法
CN110047930A (zh) Vdmos器件
CN102129998B (zh) N型超结vdmos中多晶硅p型柱的形成方法
CN104681438A (zh) 一种半导体器件的形成方法
CN102214561A (zh) 超级结半导体器件及其制造方法
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
CN105826195A (zh) 一种超结功率器件及其制作方法
CN211017082U (zh) 一种超结型mosfet器件
CN101330097A (zh) 增加击穿电压的半导体结构及制造方法
CN104103524B (zh) 一种超级结器件制作方法
CN102122618B (zh) 获得交替的p型和n型半导体的方法
CN112531026B (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN102931237A (zh) 垂直非对称环栅mosfet器件的结构及其制造方法
CN102376580B (zh) 超级结半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.