CN102376620A - 一种半导体器件的形成方法 - Google Patents

一种半导体器件的形成方法 Download PDF

Info

Publication number
CN102376620A
CN102376620A CN2010102537342A CN201010253734A CN102376620A CN 102376620 A CN102376620 A CN 102376620A CN 2010102537342 A CN2010102537342 A CN 2010102537342A CN 201010253734 A CN201010253734 A CN 201010253734A CN 102376620 A CN102376620 A CN 102376620A
Authority
CN
China
Prior art keywords
voltage unit
oxic horizon
grid oxic
substrate
unit district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102537342A
Other languages
English (en)
Other versions
CN102376620B (zh
Inventor
邵丽
巨晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010253734.2A priority Critical patent/CN102376620B/zh
Publication of CN102376620A publication Critical patent/CN102376620A/zh
Application granted granted Critical
Publication of CN102376620B publication Critical patent/CN102376620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括有高压单元区和低压单元区，及位于高压单元区和低压单元区间的隔离结构；在所述高压单元区的衬底上，通过热氧化形成均匀的高压栅极氧化层；在所述低压单元区的衬底上，形成低压栅极氧化层。本发明通过干氧氧化工艺形成高压栅极氧化层，所述干氧氧化工艺形成的氧化层生长速度慢，内部的应力具有充分时间进行释放，且能够更好地释放后续膜层对其累积的应力，不会造成导体器件内部的其他结构，如隔离结构发生裂缝或断痕。

Description

一种半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件的形成方法。
背景技术
近年来，随着电子产业的蓬勃发展，集成半导体器件受到广泛运用，集成半导体器件的工艺技术也随之迅速发展。
集成半导体器件需要具有不同工作电压的单元密切配合，例如在系统集成器件(System On Chip，简称SOC)中，通过将低压单元和高压单元等集成形成在一个器件上，可以实现更强大的功能。所述低压单元和高压单元由不同晶体管构成。因为晶体管的工作电压与晶体管的栅极氧化层的厚度成正比，所以低压单元需要栅极氧化层较薄的晶体管提供低工作电压，而高压单元需要栅极氧化层较厚的晶体管提供高工作电压。
专利申请号为200410093450.6的中国专利申请中提供了一种形成不同厚度栅极氧化层的半导体器件形成方法，包括：提供衬底，所述衬底包括有高压单元区和低压单元区，及位于所述高压单元区和低压单元区间的隔离结构；在所述衬底上依次形成氧化硅层和氮化硅层；去除高压单元区的氮化硅层和氧化硅层；通过热氧化工艺，在所述高压单元区的衬底上形成高压栅极氧化层；最后，去除低压单元区的氮化硅层和氧化硅层，通过热氧化工艺形成低压栅极氧化层。
图1为现有技术半导体器件形成方法形成的半导体器件示意图，包括：有源单元区110，及位于有源单元区110间的隔离结构120，所述有源单元区110通过隔离结构120进行隔离。
然而在实际应用中发现，采用现有技术形成的隔离结构会出现多处裂缝和断痕，具体请参照图1所示，所述隔离结构120发生有多处裂缝和断痕130，严重影响半导体器件的性能。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，改善半导体器件隔离结构的裂缝和断痕现象。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供衬底，所述衬底包括有高压单元区和低压单元区，及位于高压单元区和低压单元区间的隔离结构；
在所述高压单元区的衬底上，通过热氧化形成高压栅极氧化层；
在所述低压单元区的衬底上，形成低压栅极氧化层。
可选的，所述热氧化为干氧氧化工艺。
可选的，所述干氧氧化工艺参数为：氧气的流量为1slm～10slm，氧化温度为900℃～1100℃。
可选的，所述高压栅极氧化层的厚度为
Figure BSA00000229832100021
可选的，所述高压栅极氧化层的形成工艺参数为：氧气的流量为1slm～10slm，氧化温度为900℃～1100℃，热氧化时间为5min～100min，氧化腔室的压强为10mPa～9Pa。
可选的，所述低压栅极氧化层的厚度为
Figure BSA00000229832100022
可选的，所述低压栅极氧化层的形成方法为干氧氧化工艺。
可选的，所述低压栅极氧化层的形成工艺参数为：氧气流量为1slm～10slm，氧化温度为900℃～1100℃，氧化时间为10s～2min，氧化腔室的压强为10mPa～9Pa。
可选的，所述低压栅极氧化层的形成方法为湿氧氧化工艺。
可选的，所述湿氧氧化工艺参数为：氧化气体为氧气、氢气和水的混合气体，其中，氧气流量为1slm～10slm，氢气的流量为0.08slm～1slm，水蒸气的流量为0.08slm～1slm，氧化温度为800℃～1100℃，氧化时间为10s～100s，氧化腔室的压强为10mPa～9Pa。
可选的，所述高压栅极氧化层和低压栅极氧化层形成工艺为：在低压单元区的衬底上形成阻挡层；在高压单元区的衬底上形成高压栅极氧化层；去除位于所述低压单元区上的阻挡层；在所述低压单元区的衬底上形成低压栅极氧化层。
可选的，所述高压栅极氧化层和低压栅极氧化层形成工艺为：在高压单元区的衬底上和低压单元区的衬底上，同时形成高压栅极氧化层；去除位于低压单元区衬底上的高压栅极氧化层；在低压单元区的衬底上形成低压栅极氧化层。
与现有技术相比，本发明具有以下优点：通过干氧氧化工艺形成高压栅极氧化层，所述干氧氧化工艺形成的氧化层生长速度慢，内部的应力具有充分时间进行释放，且能够更好地释放后续膜层对其累积的应力，不会造成导体器件内部的其他结构，如隔离结构发生裂缝或断痕；
进一步地，还可以通过干氧氧化工艺形成低压栅极氧化层，所述干氧氧化工艺形成的氧化层生长速度慢，内部的应力具有充分时间进行释放，应力积累不多，且能够更好地释放后续膜层对其累积的应力，不会造成导体器件内部的其他结构，如隔离结构发生裂缝或断痕，进一步改善半导体器件隔离结构的裂缝和断痕现象。
附图说明
通过附图中所示的本发明的优选实施方式的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为现有技术半导体器件形成方法形成的半导体器件示意图；
图2为本发明第一实施例的半导体器件形成方法的流程示意图；
图3至图9为本发明第一实施例的半导体器件形成方法的结构示意图；
图10为本发明第二实施例的半导体器件形成方法的流程示意图；
图11至图14为本发明第二实施例的半导体器件形成方法的结构示意图；
图15为本发明半导体器件形成方法形成的半导体器件示意图。
具体实施方式
发明人经过研究，创造性发现，现有技术在隔离结构出现的裂缝和断痕基于以下原因产生：半导体器件的高压单元区高压栅极氧化层厚度较大，一般为
Figure BSA00000229832100041
所述高压栅极氧化层采用湿氧氧化工艺形成，所述湿氧氧化工艺采用包括有氧气、氢气和水等混合气体作为反应气体形成氧化层，可以提高高压栅极氧化层的氧化层生长速度。
但是，发明人发现，尽管所述湿氧氧化工艺虽具有氧化层生长速度快的优点，但采用湿氧氧化形成的氧化层速度过快，内部的应力来不及释放，导致应力积累越来越多，在应力释放过程中会导致半导体器件内部的其他结构，如隔离结构发生裂缝或断痕。
为此，本发明提供了一种半导体器件的形成方法，包括：提供衬底，所述衬底包括高压单元区和低压单元区，及位于高压单元区和低压单元区间的隔离结构；在所述高压单元区的衬底上，通过热氧化形成高压栅极氧化层；在所述低压单元区的衬底上，形成低压栅极氧化层。
本发明的半导体器件的形成方法中，均匀的高压栅极氧化层的形成方法为干氧氧化工艺。所述干氧氧化工艺形成的氧化层生长速度慢，内部的应力具有充分时间进行释放，应力积累不多，且能够更好地释放后续膜层对其累积的应力，不会造成导体器件内部的其他结构，如隔离结构发生裂缝或断痕。
本发明利用示意图进行详细描述，在详述本发明实施方式时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
如图2所示，为本发明第一实施例的半导体器件形成方法的流程示意图，包括：
步骤S101，提供衬底，所述衬底上依次形成有氧化硅层和氮化硅层，所述衬底包括高压单元区和低压单元区；
步骤S102，依次刻蚀所述氮化硅层、氧化硅层和衬底，形成沟槽，并在所述沟槽内填充介质，形成隔离结构，所述隔离结构用于隔离高压单元区和低压单元区；
步骤S103，去除高压单元区的氧化硅层和氮化硅层；
步骤S104，在高压器件区的衬底上，通过干氧氧化工艺形成均匀的高压栅极氧化层；
步骤S105，去除低压单元区上的氮化硅层和氧化硅层；
步骤S106，在低压器件区的衬底上形成低压栅极氧化层。
下面结合图3至图9对本发明半导体器件的形成方法进行详细说明。
参考图3，提供衬底200，所述衬底200可以为硅衬底、绝缘层上的硅(SOI)等。所述衬底200包括高压单元区01和低压单元区02，位于所述高压单元区01和低压单元区02间的衬底后续将形成隔离结构。
所述衬底200依次形成有氧化硅层210，氮化硅层220。所述氧化硅层210作为后续刻蚀氮化层220时的刻蚀停止层，所述氮化硅层220用于作为后续化学机械抛光的停止层。
参考图4，在所述衬底200上形成光刻胶图形(未图示)，所述光刻胶图形暴露出所述沟槽300；依次刻蚀所述氮化硅层220、氧化硅层210和衬底200，形成浅沟槽300。
继续参考图4，所述浅沟槽300形成后，所述高压单元区01和低压单元区02分别位于所述浅沟槽300两侧，位于所述高压单元区01上的氧化硅层和氮化硅层为210a和220a，位于所述低压单元区02上的氧化硅层和氮化硅层为210b和220b。
参考图5，对所述浅沟槽300填充氧化物；以所述氮化硅层220作为停止层，对填充后的浅沟槽300进行化学机械抛光，形成隔离结构310。
继续参考图5，所述隔离结构310形成后，所述高压单元区01和低压单元区02分别位于所述隔离结构310两侧，通过隔离结构310进行隔离。
本图示出的高压单元区01和低压单元区02分别位于所述隔离结构310两侧，作为其他实施例，所述高压单元区01和低压单元区02间还可以包括有若干个隔离结构，及被隔离结构进行隔离的单元，所述单元可以为电容单元、电阻单元或者其他类型单元。
参考图6，采用湿法去除工艺，去除位于高压单元区01上的氮化硅层220a和氧化硅层210a。作为一个实施例，可先用磷酸溶液去除氮化硅层220a，再用氢氟酸溶液去除氧化硅层210a。
参考图7，去除所述氮化硅层220a和氧化硅层210a后，在所述高压单元区01的衬底200上形成高压栅极氧化层410，所述高压栅极氧化层410的厚度为
Figure BSA00000229832100071
所述高压栅极氧化层410采用干氧氧化工艺形成，所述干氧氧化工艺可以选用氧化炉执行。
所述干氧氧化工艺的气体仅包含有氧气，所述氧气的流量为1slm～10slm，氧化温度为900℃～1100℃，氧化时间为5min～100min，氧化腔室的压强为10mPa～9Pa。
通过干氧氧化工艺生成高压栅极氧化层410后，还可以在氮气氛围中进行退火，退火温度为900℃～1000℃，退火时间为5min～30min。
现有技术在形成所述高压栅极氧化层410时，采用的是湿氧氧化工艺，所述湿氧氧化工艺虽具有氧化层生长速度快的优点，但采用湿氧氧化形成的氧化层速度过快，内部的应力来不及释放，导致应力积累越来越多，在应力释放过程中会导致半导体器件内部的其他结构，如隔离结构发生裂缝或断痕。
本发明中干氧氧化工艺中的气体仅为氧气，不包含湿氧氧化工艺的氢气、水蒸气等其他气体。所述干氧氧化工艺形成的氧化层生长速度慢，内部的应力具有充分时间进行释放，应力积累不多，且能够更好地释放后续膜层对其累积的应力，不会造成导体器件内部的其他结构，如隔离结构发生裂缝或断痕。
又因为所述高压栅极氧化层410的厚度较大，累积应力较大，所以采用干氧氧化工艺形成高压栅极氧化层410，能够更好地解决应力释放造成的隔离结构发生裂缝或断痕的现象。对于后续形成的低压栅极氧化层，因为其厚度较小，不容易累积过多的应力，所以可以选择性采用干氧氧化工艺，也可以采用湿氧氧化工艺。
接着，参考图8，去除位于低压单元区02上的氧化硅层210b和氮化硅层220b。作为一个实施例，可先用磷酸溶液去除氮化硅层220b，再用氢氟酸溶液去除氧化硅层210b。
参考图9，在所述低压单元区02上形成低压栅极氧化层420，所述低压栅极氧化层420的厚度为
Figure BSA00000229832100081
所述低压栅极氧化层420的形成方法为湿氧氧化工艺，其工艺参数为：氧化气体为氧气、氢气和水的混合气体，氧气流量为1slm～10slm，氢气的流量为0.08slm～1slm，水蒸气的流量为0.08slm～1slm，氧化温度为800℃～1100℃，氧化时间为10s～100s，氧化腔室的压强为10mPa～9Pa。
所述低压栅极氧化层420的形成方法还可以为干氧氧化工艺，所述干氧氧化工艺中的气体仅为氧气，所述氧气流量为1slm～10slm。形成所述低压栅极氧化层420的氧化时间为10s～2min，氧化温度为900℃～1100℃，氧化腔室的压强为10mPa～9Pa。
形成所述高压栅极氧化层410和低压栅极氧化层420后，还需要在所述高压栅极氧化层410和低压栅极氧化层420上形成栅电极层，及位于所述栅电极层和栅极氧化层两侧衬底内漏区和源区等后续工艺。此处就不详细介绍。
上述实施例中，所述氮化硅层220除用于形成隔离结构时的化学机械抛光停止层，还作为形成高压栅极氧化层410时，低压单元区02的阻挡层，以避免在形成高压栅极氧化层410时，所述低压单元区02的衬底200同时进行氧化。但是，实际工艺中的化学机械抛光后，所述氮化硅层220和氧化硅层210常常会有较大的损耗。作为其他实施例，还可以在形成隔离结构的化学机械抛光后，湿法去除位于高压单元区01和低压单元区02上的氮化硅层220和氧化硅层210；接着，在低压单元区02上依次形成新的氮化硅层和新的氧化硅层，以作为低压单元区02上的阻挡层，避免形成高压栅极氧化层410时，所述低压单元区02的衬底200同时进行氧化。
进一步地，本发明还提供第二实施例，在形成隔离结构的化学机械抛光后，同时去除高压单元区和低压单元区上的氮化硅层和氧化硅层；然后，在高压单元区和低压单元区上同时形成高压栅极氧化层；接着，去除位于低压单元区上的高压栅极氧化层；最后在低压单元区上形成低压栅极氧化层。即可以解决上述的化学机械抛光造成的氧化硅层和氮化硅层的损伤问题，又不用在所述低压单元区02的衬底200上形成阻挡层。
如图10所示，为本发明第二实施例的半导体器件的形成方法流程示意图，包括：
执行步骤S201，提供衬底，所述衬底上依次形成有氧化硅层和氮化硅层，所述衬底包括高压单元区和低压单元区；
执行步骤S202，依次刻蚀所述氮化硅层、氧化硅层和衬底，形成沟槽，并在所述沟槽内填充介质，形成隔离结构，所述隔离结构用于隔离高压单元区和低压单元区；
执行步骤S203，去除位于衬底上的氧化硅层和氮化硅层；
执行步骤S204，在高压单元区的衬底和低压单元区的衬底上，通过干氧氧化工艺形成均匀的第一栅极氧化层；
执行步骤S205，去除位于低压单元区的第一栅极氧化层；
执行步骤S206，在低压单元区的衬底上形成低压栅极氧化层。
下面结合附图对本发明一实施例的半导体器件的形成方法进行说明。
步骤S201和步骤S202的具体过程可结合图3至5，参考第一实施例中对应的描述，此处就不详细叙述。提供衬底200，所述衬底200上形成有氧化硅层210和氮化硅层220，所述衬底200包括有高压单元区01和低压单元区02；在所述衬底200内形成隔离结构310，所述隔离结构310用于隔离高压单元区01和低压单元区02。。
接着，参考图11，采用湿法去除工艺，去除位于高压单元区01的氮化硅层220a和氧化硅层210a，及低压单元区02上的氮化硅层220b和氧化硅层210b。作为一个实施例，可先用磷酸溶液去除氮化硅层220a和220b，再用氢氟酸溶液去除氧化硅层210a和210b。
参考图12，去除所述氮化硅层220a、220b和氧化硅层210a、210b后，在高压单元区01的衬底200和低压单元区02的衬底200上形成第一栅极氧化层，所述第一栅极氧化层包括位于高压单元区01上的第一栅极氧化层510a，及位于低压单元区02上的第一栅极氧化层510b。
所述第一栅极氧化层采用干氧氧化工艺形成，所述干氧氧化工艺可以选用氧化炉执行。
所述干氧氧化工艺的气体只有氧气，所述氧气的流量为1slm～10slm，氧化温度为900℃～1100℃，氧化时间为5min～100min，氧化腔室的压强为10mPa～9Pa。
生成第一栅极氧化层510a、510b后，还可以在氮气氛围中进行退火，退火温度为900℃～1000℃，退火时间为5min～30min。
本发明的干氧氧化工艺仅包含有氧气，不包含湿氧氧化工艺中包含的氢气、水蒸气等其他气体。所述干氧氧化工艺形成的氧化层生长速度慢，内部的应力具有充分时间进行释放，应力积累不多，且能够更好地释放后续膜层对其累积的应力，不会造成导体器件内部的其他结构，如隔离结构发生裂缝或断痕。
接着，参考图13，去除位于低压单元区02上的第一栅极氧化层510b。可采用氢氟酸溶液去除所述第一栅极氧化层510b。保留在高压单元区02上的第一栅极氧化层510a为高压单元区02上的高压栅极氧化层。
形成所述高压栅极氧化层410和低压栅极氧化层420后，还需要在所述高压栅极氧化层410和低压栅极氧化层420上形成栅电极层，及位于所述栅电极层和栅极氧化层两侧衬底内漏区和源区等后续工艺。此处就不详细介绍。
参考图14，在所述低压单元区02上形成低压栅极氧化层520，所述低压栅极氧化层520的厚度为
Figure BSA00000229832100111
所述低压栅极氧化层520的形成方法为湿氧氧化工艺，所述湿氧氧化工艺参数为：氧化气体为氧气、氢气和水的混合气体，氧化温度为800℃～1100℃，氧化时间为10s～100s，氧化腔室的压强为10mPa～9Pa。
所述低压栅极氧化层520的形成方法还可以为干氧氧化工艺，所述干氧氧化工艺中气体仅为氧气，氧气流量为1slm～10slm。形成所述低压栅极氧化层420的氧化时间为10s～2min，氧化温度为900℃～1100℃，氧化腔室的压强为10mPa～9Pa。
形成高压栅极氧化层和低压栅极氧化层后，还需要在所述高压栅极氧化层和低压栅极氧化层上形成栅电极层，及位于所述栅电极层和栅极氧化层两侧衬底内漏区和源区等后续工艺。此处就不详细介绍。
如图15所示，为本发明半导体器件形成方法形成的半导体器件示意图，包括：有源单元区110，及位于有源单元区110间的隔离结构120，所述有源单元区110通过隔离结构120进行隔离。可以看出，所述隔离结构120上没有裂缝或断痕产生，即通过干氧氧化工艺形成高压栅极氧化层，内部的应力具有充分时间进行释放，应力积累不多，且能够更好地释放后续膜层对其累积的应力，改善半导体器件隔离结构的裂缝和断痕现象。
虽然本发明已以较佳实施方式披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底包括有高压单元区和低压单元区，及位于高压单元区和低压单元区间的隔离结构；
在所述高压单元区的衬底上，通过热氧化形成高压栅极氧化层；
在所述低压单元区的衬底上，形成低压栅极氧化层。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述热氧化为干氧氧化工艺。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述干氧氧化工艺参数为：氧气的流量为1slm～10slm，氧化温度为900℃～1100℃。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述高压栅极氧化层的厚度为
Figure FSA00000229832000011
5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述高压栅极氧化层的形成工艺参数为：氧气的流量为1slm～10slm，氧化温度为900℃～1100℃，热氧化时间为5min～100min，氧化腔室的压强为10mPa～9Pa。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述低压栅极氧化层的厚度为
Figure FSA00000229832000012
7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述低压栅极氧化层的形成方法为干氧氧化工艺。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述低压栅极氧化层的形成工艺参数为：氧气流量为1slm～10slm，氧化温度为900℃～1100℃，氧化时间为10s～2min，氧化腔室的压强为10mPa～9Pa。
9.如权利要求6所述的半导体器件的形成方法，其特征在于，所述低压栅极氧化层的形成方法为湿氧氧化工艺。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述湿氧氧化工艺参数为：氧化气体为氧气、氢气和水的混合气体，其中，氧气流量为1slm～10slm，氢气的流量为0.08slm～1slm，水蒸气的流量为0.08slm～1slm，氧化温度为800℃～1100℃，氧化时间为10s～100s，氧化腔室的压强为10mPa～9Pa。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述高压栅极氧化层和低压栅极氧化层形成工艺为：在低压单元区的衬底上形成阻挡层；在高压单元区的衬底上形成高压栅极氧化层；去除位于所述低压单元区上的阻挡层；在所述低压单元区的衬底上形成低压栅极氧化层。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述高压栅极氧化层和低压栅极氧化层形成工艺为：在高压单元区的衬底上和低压单元区的衬底上，同时形成高压栅极氧化层；去除位于低压单元区衬底上的高压栅极氧化层；在低压单元区的衬底上形成低压栅极氧化层。
CN201010253734.2A 2010-08-09 2010-08-09 一种半导体器件的形成方法 Active CN102376620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010253734.2A CN102376620B (zh) 2010-08-09 2010-08-09 一种半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010253734.2A CN102376620B (zh) 2010-08-09 2010-08-09 一种半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN102376620A true CN102376620A (zh) 2012-03-14
CN102376620B CN102376620B (zh) 2014-09-17

Family

ID=45795010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010253734.2A Active CN102376620B (zh) 2010-08-09 2010-08-09 一种半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN102376620B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900494A (zh) * 2015-05-20 2015-09-09 中国航天科技集团公司第九研究院第七七一研究所 一种高精度外延膜厚监控片及其制备方法
CN114999907A (zh) * 2022-08-08 2022-09-02 合肥新晶集成电路有限公司 栅极氧化层的制作方法及场效应晶体管的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1400649A (zh) * 2001-08-08 2003-03-05 旺宏电子股份有限公司 减少隔离元件对于主动区域的应力与侵蚀效应的方法
CN1649132A (zh) * 2004-12-23 2005-08-03 上海华虹（集团）有限公司 深亚微米集成电路制造工艺中集成不同厚度栅氧的方法
CN1722410A (zh) * 2004-07-12 2006-01-18 海力士半导体有限公司 快闪存储器件的制造方法
US7202128B1 (en) * 2005-06-24 2007-04-10 Spansion Llc Method of forming a memory device having improved erase speed
CN1949480A (zh) * 2006-10-27 2007-04-18 无锡市晶源微电子有限公司 垂直双扩散型场效应管兼容常规场效应管的制作方法
CN101281869A (zh) * 2007-04-06 2008-10-08 中芯国际集成电路制造(上海)有限公司 一种可提高栅极氧化层均匀性的功率mos管的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1400649A (zh) * 2001-08-08 2003-03-05 旺宏电子股份有限公司 减少隔离元件对于主动区域的应力与侵蚀效应的方法
CN1722410A (zh) * 2004-07-12 2006-01-18 海力士半导体有限公司 快闪存储器件的制造方法
CN1649132A (zh) * 2004-12-23 2005-08-03 上海华虹（集团）有限公司 深亚微米集成电路制造工艺中集成不同厚度栅氧的方法
US7202128B1 (en) * 2005-06-24 2007-04-10 Spansion Llc Method of forming a memory device having improved erase speed
CN1949480A (zh) * 2006-10-27 2007-04-18 无锡市晶源微电子有限公司 垂直双扩散型场效应管兼容常规场效应管的制作方法
CN101281869A (zh) * 2007-04-06 2008-10-08 中芯国际集成电路制造(上海)有限公司 一种可提高栅极氧化层均匀性的功率mos管的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900494A (zh) * 2015-05-20 2015-09-09 中国航天科技集团公司第九研究院第七七一研究所 一种高精度外延膜厚监控片及其制备方法
CN114999907A (zh) * 2022-08-08 2022-09-02 合肥新晶集成电路有限公司 栅极氧化层的制作方法及场效应晶体管的制作方法

Also Published As

Publication number Publication date
CN102376620B (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN102870225B (zh) 背接触太阳能电池的制造方法
CN103943548A (zh) 分立式场氧结构的半导体器件的制造方法
CN101154617A (zh) 浅沟槽隔离结构的制造方法
JP2006032948A (ja) 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法
CN105097533A (zh) 半导体结构的形成方法
CN104425220A (zh) 图案的形成方法
CN107293545A (zh) 半导体存储器件及其制造方法
CN102376620B (zh) 一种半导体器件的形成方法
CN105097525B (zh) 半导体器件的形成方法
CN109524299A (zh) 栅极结构的制造方法
US11437281B2 (en) Method for manufacturing semiconductor device and semiconductor device thereby formed
CN101202232B (zh) 半导体器件的形成方法及半导体器件
CN103855074A (zh) 一种半导体器件的制造方法
CN103187254B (zh) 一种双多晶硅栅的制造方法
CN105405809A (zh) 一种快闪存储器的制造方法
CN104112656B (zh) 一种改善闪存存储器外围电路区栅氧化层可靠性的方法
CN103594412A (zh) 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
CN103137467A (zh) 移除氧化层的半导体制作工艺
CN103531476A (zh) 半导体器件制造方法
CN102479716B (zh) 晶体管的制作方法
CN103151250B (zh) 一种半导体器件的制造方法
CN101246851A (zh) 控制栅氧化层厚度的方法及半导体器件的制作方法
CN104916640A (zh) 一种半浮栅存储器结构
US11967520B2 (en) Method for making high-voltage thick gate oxide
CN105575809B (zh) 一种沟槽式mosfet的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140211

TA01 Transfer of patent application right

Effective date of registration: 20140211

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

TA01 Transfer of patent application right
C14 Grant of patent or utility model
GR01 Patent grant