CN104112656B - 一种改善闪存存储器外围电路区栅氧化层可靠性的方法 - Google Patents
一种改善闪存存储器外围电路区栅氧化层可靠性的方法 Download PDFInfo
- Publication number
- CN104112656B CN104112656B CN201310138654.6A CN201310138654A CN104112656B CN 104112656 B CN104112656 B CN 104112656B CN 201310138654 A CN201310138654 A CN 201310138654A CN 104112656 B CN104112656 B CN 104112656B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- circuit region
- peripheral circuit
- gate oxide
- nitrogenous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 65
- 230000015654 memory Effects 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 62
- 230000003647 oxidation Effects 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 17
- 238000007667 floating Methods 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010405 reoxidation reaction Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910007991 Si-N Inorganic materials 0.000 description 3
- 229910006294 Si—N Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002978 peroxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 206010067482 No adverse event Diseases 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种改善闪存存储器外围电路区栅氧化层可靠性的方法，所述方法将外围电路区半导体衬底顶部的含氮区域进行氧化处理，将其转化为氧化层并去除该氧化层，从而暴露出外围电路区未含氮的半导体衬底表面并在该表面上生长栅氧化层，使本发明在后续外围电路区中制作MOS器件时，由于半导体衬底顶部含氮区域的去除，降低了在半导体衬底表面栅氧化层的生长难度，尤其提高了位于隔离结构拐角处的半导体衬底上栅氧化层的生长能力，使生长栅氧化层的完整性和均匀性得以增加，提高了MOS器件栅氧化层的可靠性；另外，本发明的氧化处理在室温或较低温度进行，降低了现有技术的热预算，避免器件掺杂轮廓发生偏移，同时使本发明方便实施，操作简单。
Description
技术领域
本发明属于半导体器件制作工艺领域，涉及一种栅氧化层的制作方法，特别是涉及一种改善闪存存储器外围电路区栅氧化层可靠性的方法。
背景技术
闪存存储器（Flash Memory，简称闪存）是一种可编程擦除、非挥发性(non-volatile) 的内存，即在无外部电源供电时，也能够保存信息内容，这使得装置本身不需要浪费电力在数据的存储上，再加上闪存也具备重复读写、体积小、容量高及便于携带的特性，这使得闪存特别适合使用在携带式的装置上，已成为业界研究的主流之一。
典型的闪存存储器主要是由用来存储电荷的浮栅（Floating Gate）与用来控制数据存储的控制栅（Control Gate）所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与半导体衬底之间以隧穿氧化层（Tunnel Oxide）相隔，其中，隧穿氧化层必须足够薄，以使载流子（Carrier）能在高电场下隧穿通过，同时，隧穿氧化层还关系到闪存存储器的电荷保持能力（Charge Retention Capability）及可靠性等特性。
目前，采用氮化处理隧穿氧化层的方法以提高隧穿氧化层的品质及稳定性，其中，最常见的氮化处理是在形成隧穿氧化层之后，使其在N2、N2O或NO2的气氛下进行退火，以在隧穿氧化层底部接近半导体衬底处形成含氮区域，进而提高隧穿氧化层的可靠性，使闪存存储器的存储单元区的数据保存能力及闪存存储器存储单元区的的可靠性得以增强。
但是，对隧穿氧化层进行氮化处理以提高存储单元区的可靠性的同时，造成闪存存储器外围电路区的半导体衬底顶部也形成有含氮区域。又由于该含氮区域的Si-N键不易断裂，因此不能用常规方法轻易去除位于半导体衬底顶部的该含氮区域。该含氮区域的存在，抑制了在外围电路区中半导体衬底表面上生长MOS器件的栅氧化层，使形成的栅氧化层厚度不足，当MOS器件栅极加载高压后，该较薄的栅氧化层容易被击穿，降低了栅氧化层的可靠性，进一步，相较于平坦处的半导体衬底表面而言，在位于隔离结构拐角处的半导体衬底上形成的栅氧化层更加薄，造成栅氧化层的完整性和均匀性降低，导致MOS器件在隔离结构拐角处的栅氧化层局部电场增强（local electric field enhancement），直接引起外围电路区的半导体衬底的MOS器件失效。
进一步，现有技术中去除位于外围电路区的半导体衬底顶部的含氮区域时，是通过炉管氧化（reoxidation）的方式来进行氧化处理，但是炉管的高温（往往超过800℃）会产生额外的热预算，不仅增加制备成本，而且使得器件的掺杂轮廓（dopingprofile）发生偏移。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善闪存存储器外围电路区栅氧化层可靠性的方法，用于解决现有技术中提高存储单元区隧穿氧化层可靠性的同时降低了位于外围电路区栅氧化层可靠性的问题，本发明的另一目的是为了解决现有技术中去除含氮区域时产生额外的热预算引发的问题。
为实现上述目的及其他相关目的，本发明提供一种改善闪存存储器外围电路区栅氧化层可靠性的方法，所述方法至少包括以下步骤：
1）提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出存储单元区和外围电路区；
2）在所述半导体衬底上依次形成隧穿氧化层、浮栅及介质层，其中，形成所述隧穿氧化层之后对其进行氮化处理，此时，于所述隧穿氧化层接触的半导体衬底顶部形成有含氮层；
3）光刻、刻蚀位于外围电路区的介质层、浮栅及隧穿氧化层，直至暴露出外围电路区的半导体衬底表面并保留步骤2）中存储单元区中形成的结构；
4）通入气体，对外围电路区的半导体衬底顶部的含氮区域进行氧化处理以将该含氮区域转化为氧化层；
5）保留步骤2）中存储单元区中形成的结构，去除位于外围电路区半导体衬底顶部的氧化层以暴露出未含氮的半导体衬底；
6）在所述未含氮的半导体衬底表面上形成栅氧化层。
可选地，所述步骤4）中的气体为含臭氧的气体。
可选地，所述步骤4）的温度条件为室温。
可选地，所述步骤4）中的气体为H2SO4与H2O2的混合物。
可选地，所述步骤4）的温度范围为100~150℃。
可选地，H2SO4与H2O2的浓度比的范围为5：1至7：1。
可选地，所述氧化层厚度为50~100埃。
如上所述，本发明的改善闪存存储器外围电路区栅氧化层可靠性的方法，具有以下有益效果：本发明将外围电路区半导体衬底顶部的含氮区域进行氧化处理，将其转化为氧化层并去除该氧化层，从而暴露出外围电路区未含氮的半导体衬底表面并在该表面上生长栅氧化层，使本发明在后续外围电路区中制作MOS器件时，由于半导体衬底顶部含氮区域的去除，降低了在半导体衬底表面栅氧化层的生长难度，尤其提高了位于隔离结构拐角处的半导体衬底上栅氧化层的生长能力，使生长栅氧化层的完整性和均匀性得以增加，提高了MOS器件栅氧化层的可靠性；另外，本发明的氧化处理在室温或较低温度下进行不会产生多余的热预算，从而降低了现有技术的热预算，避免了器件的掺杂轮廓发生偏移，从而未影响到器件性能，同时使本发明方便实施，操作简单。
附图说明
图1显示为本发明的一种改善闪存存储器外围电路区栅氧化层可靠性的方法的流程示意图。
图2至图6显示为本发明的一种改善闪存存储器外围电路区栅氧化层可靠性的方法在各步骤中的结构示意图。
元件标号说明
1 半导体衬底
100存储单元区
200外围电路区
11含氮区域
2隔离结构
3隧穿氧化层
4浮栅
5介质层
6光刻胶
7氧化层
S1~S6步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，具体实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
现有技术中对隧穿氧化层进行氮化处理以提高存储单元区的可靠性的同时，造成闪存存储器外围电路区的半导体衬底顶部也形成有含氮区域。又由于该含氮区域的Si-N键不易断裂，因此不能用常规方法轻易去除位于半导体衬底顶部的该含氮区域。该含氮区域的存在，抑制了在外围电路区中半导体衬底表面上生长MOS器件的栅氧化层，使形成的栅氧化层厚度不足，当MOS器件栅极加载高压后，该较薄的栅氧化层容易被击穿，降低了栅氧化层的可靠性，进一步，相较于平坦处的半导体衬底表面而言，在位于隔离结构拐角处的半导体衬底上形成的栅氧化层更加薄，造成栅氧化层的完整性和均匀性降低，导致MOS器件在隔离结构拐角处的栅氧化层局部电场增强，直接引起外围电路区的半导体衬底的MOS器件失效。进一步，现有技术中去除位于外围电路区的半导体衬底顶部的含氮区域时，是通过炉管氧化（reoxidation）的方式来进行氧化处理，但是炉管的高温（往往超过800℃）会产生额外的热预算，不仅增加制备成本，而且使得器件的掺杂轮廓（doping profile）发生偏移。
有鉴于此，本发明提供了一种改善闪存存储器外围电路区栅氧化层可靠性的方法，本发明将外围电路区半导体衬底顶部的含氮区域进行氧化处理，将其转化为氧化层并去除该氧化层，从而暴露出外围电路区未含氮的半导体衬底表面并在该表面上生长栅氧化层，使本发明在外围电路区中制作MOS器件时，由于半导体衬底顶部含氮区域的去除，降低了在半导体衬底表面栅氧化层的生长难度，尤其提高了位于隔离结构拐角处的半导体衬底上栅氧化层的生长能力，使生长栅氧化层的完整性和均匀性得以增加，提高了MOS器件栅氧化层的可靠性；另外，本发明的氧化处理在室温或较低温度下进行不会产生多余的热预算，从而降低了现有技术的热预算，避免了器件的掺杂轮廓发生偏移，从而未影响到器件性能，同时使本发明方便实施，操作简单。以下将详细阐述本发明的改善闪存存储器外围电路区栅氧化层可靠性的方法的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的改善闪存存储器外围电路区栅氧化层可靠性的方法。
实施例一
如图1至图6所示，本发明提供一种改善闪存存储器外围电路区栅氧化层可靠性的方法，所述方法至少包括以下步骤：
首先执行步骤1），请参阅图1中S1步骤及图2，提供一半导体衬底1，通过隔离结构2将所述半导体衬底1隔离出存储单元区100和外围电路区200。
需要指出的是，制备浅沟槽隔离2的具体步骤为：在形成有硬掩膜的半导体衬底上刻蚀平行排列的隔离槽，而后对所述隔离槽通过氧化物填充以及平坦化处理以形成浅沟槽隔离，其中，所述浅沟槽隔离表面与所述半导体衬底上的硬掩膜表面在同一平面上，而后去除所述硬掩膜形成图2中的结构示意图。
需要说明的是，所述半导体衬底1的材料为硅、硅锗、绝缘层上硅(silicon oninsulator，SOI)、绝缘层上硅锗(silicon germanium on insulator，SGOI)或绝缘层上锗(germanium on insulator，GOI)，在本实施例中，所述半导体衬底1的为硅材料；所述硬掩膜包括依次形成于半导体衬底1上的氧化硅及氮化硅；所述隔离结构2为浅沟槽隔离或绝缘介质隔离，在本实施例中，所述隔离结构2为浅沟槽隔离，其材料至少包括氧化硅。接着执行步骤2）。
在步骤2）中，请参阅图1中S2步骤及图3，在所述半导体衬底1上依次形成隧穿氧化层3、浮栅4及介质层5。其中，形成所述隧穿氧化层3之后对其进行氮化处理，此时，于所述隧穿氧化层3接触的存储单元区100和外围电路区200的半导体衬底1顶部均形成有含氮区域11，而后再在经过氮化处理的隧穿氧化层3上形成浮栅4及介质层5，从而使存储单元区100和外围电路区200的结构表面均为介质层5。所述隧穿氧化层3为单层结构的二氧化硅；所述浮栅4为多晶硅；所述介质层5为三层的叠层结构，其中，所述叠层结构的最下层和最上层为二氧化硅，所述叠层结构的中间层为氮化硅，即为氧化层-氮化层-氧化层（ONO）结构（未详细图示ONO各层）。
需要说明的是，对所述隧穿氧化层3进行氮化处理是使其在N2、N2O或NO2的气氛下进行退火，退火温度范围为800~1000℃，以在所述隧穿氧化层3中且靠近半导体衬底1表面处形成含氮区域（未图示），以提高存储单元区中隧穿氧化层3的可靠性，增强循环操作中闪存存储器的存储单元的数据保存能力，此时，与所述隧穿氧化层3接触的存储单元区100和外围电路区200的半导体衬底1顶部均形成有含氮区域11。
需要进一步的是，对位于外围电路区200的半导体衬底1顶部的所述含氮区域11而言，由于该含氮区域11的存在，抑制了后续在外围电路区中半导体衬底表面上生长MOS器件的栅氧化层，导致预形成的栅氧化层厚度不足。当MOS器件栅极加载高压后，该较薄的栅氧化层容易被击穿，降低了栅氧化层的可靠性，进一步，相较于平坦处的半导体衬底表面而言，在位于隔离结构拐角处的半导体衬底上形成的栅氧化层更加薄，造成栅氧化层的完整性和均匀性降低，导致MOS器件在隔离结构拐角处的栅氧化层局部电场增强，直接引起外围电路区的半导体衬底的MOS器件失效。同时，由于该含氮区域11中Si-N键不易断裂，因此无法用常规方法轻易去除位于半导体衬底1顶部的该含氮区域11。本实施例中，去除该含氮区域11的方法如图1中S3~S5步骤所述：将外围电路区半导体衬底顶部1的含氮区域11进行氧化处理，将其转化为氧化层并去除该氧化层。具体内容详见步骤3）至步骤5）。
在步骤3）中，请参阅图1中S3步骤及图4，在所述存储单元区100的介质层5上形成光刻胶6，光刻、刻蚀位于外围电路区200的介质层5、浮栅4及隧穿氧化层3，直至暴露出外围电路区200的半导体衬底1表面，同时，保留步骤2）中存储单元区100中形成的结构，其中，在本实施例中，刻蚀外围电路区的介质层5及浮栅4采用干法刻蚀的方法，刻蚀外围电路区的隧穿氧化层3采用HF溶液进行湿法刻蚀。
需要说明的是，在去除隧穿氧化层3之后，可以在步骤3）中去除光刻胶6也可以在后续步骤5）中去除该光刻胶6。步骤3)中如果不去除光刻胶，则在步骤4）氧化处理时，会对承载步骤3）中形成的结构的机台造成污染，但对步骤3）中形成的结构本身的氧化处理并无不良影响；若步骤3)中去除光刻胶6，则步骤5）中后续进行湿法刻蚀时仍需要在存储单元区100上形成光刻胶6以保护存储单元区100的结构。在本实施例中，在步骤3）去除隧穿氧化层3之后也将光刻胶6去除（请参考图5）。接着执行步骤4）。
在步骤4）中，请参阅图1中S4步骤及图5，通入气体，对外围电路区200的半导体衬底1顶部的含氮区域11进行氧化处理，以将该含氮区域11转化为氧化层7。其中，通入的气体为含臭氧的气体或为H2SO4与H2O2的混合物（硫酸过氧化氢混合物，Sulfuric Peroxide Mixture，SPM）；所述氧化层7的厚度为50~100埃。在本实施例中，在室温条件下，通入的含臭氧的气体，以将位于该外围电路区200的含氮区域11转化为优选厚度为70~80埃的氧化硅材料的氧化层7。
需要说明的是，步骤3）中去除隧穿氧化层3之后将介质层5上的光刻胶6也去除，从而步骤4）中存储单元区100的结构表面为介质层5，且最上层为氧化硅，因此步骤4）中对外围电路区200进行氧化处理将外围电路区200的含氮区域11转化为氧化硅材料的氧化层7时，该氧化处理对存储单元区100的结构未产生影响。
需要进一步说明的是，本实施例中对外围电路区200的含氮区域11进行氧化处理是在室温下进行，因此与现有技术的在超过800℃的高温环境下通过炉管氧化（reoxidation）的方式来进行氧化处理相比较而言，降低了热预算，避免了器件的掺杂轮廓发生偏移，从而未影响到器件性能，同时使本发明方便实施，操作简单。接着执行步骤5）。
在步骤5）中，请参阅图1中S5步骤及图6，保留步骤2）中存储单元区中形成的结构，采用HF溶液进行湿法刻蚀以去除位于外围电路区200半导体衬底1顶部的氧化层7，从而暴露出未含氮的半导体衬底1。
需要说明的是，由于本实施例步骤3）中去除隧穿氧化层3之后将介质层5上的光刻胶6也去除，则步骤5）中仍需要在存储单元区100上形成光刻胶6以保护存储单元区100的结构。在另一实施例中，当步骤3)中不去除光刻胶6时，步骤5）中已有光刻胶6保护存储单元区100中形成的结构，此时步骤5）直接进行刻蚀外围电路区200半导体衬底1顶部的氧化层7即可。
需要指出的是，由于本发明中将外围电路区200半导体衬底1顶部的含氮区域11进行氧化处理，并将含氮区域11转化为氧化硅材料的氧化层7，因此可利用常规的HF溶液湿法刻蚀并很容易地去除该氧化层7，一方面，降低了去除含氮区域11的工艺操作难度，另一方面，由于外围电路区200半导体衬底1顶部的含氮区域11的去除，从而有利于后续在外围电路区200半导体衬底1表面栅氧化层的生长，尤其提高了位于隔离结构1拐角处的半导体衬底1上栅氧化层的生长能力，使生长栅氧化层的完整性和均匀性得以增加，提高了MOS器件栅氧化层的可靠性。接着执行步骤6）。
在步骤6）中，请参阅图1中S5步骤，在所述未含氮的半导体衬底1表面上形成栅氧化层（未图示）。
本实施例在室温下采用含臭氧的气体，将外围电路区半导体衬底顶部的含氮区域进行氧化处理，将其转化为氧化层并去除该氧化层，从而暴露出外围电路区未含氮的半导体衬底表面并在该表面上生长栅氧化层，使本实施例在外围电路区中制作MOS器件时，由于半导体衬底顶部含氮区域的去除，降低了在半导体衬底表面栅氧化层的生长难度，尤其提高了位于隔离结构拐角处的半导体衬底上栅氧化层的生长能力，使生长栅氧化层的完整性和均匀性得以增加，提高了MOS器件栅氧化层的可靠性；另外，本实施例的氧化处理在室温下进行，不会产生多余的热预算，从而降低了现有技术的热预算，避免了器件的掺杂轮廓发生偏移，从而未影响到器件性能，同时使本发明方便实施，操作简单。
实施例二
实施例二与实施例一的方案基本相同，不同之处仅在于步骤4）中通入的气体及氧化处理的相关工艺条件，其余相同步骤，请参阅实施例一的相关描述，此处不再一一赘述。
首先执行步骤1）至步骤3），具体内容请参见实施例一。接着执行步骤4）。
在实施例二的步骤4）中，在100~150℃温度条件下，通入H2SO4与H2O2的混合物（硫酸过氧化氢混合物， Sulfuric Peroxide Mixture，SPM）气体，对外围电路区200的半导体衬底1顶部的含氮区域11进行氧化处理，以将该含氮区域11转化为氧化层7。其中，H2SO4与H2O2的浓度比范围为5：1至7：1，所述氧化层厚度为50~100埃。本实施例二中，位于该外围电路区200的含氮区域11通入SPM气体进行氧化处理后，转化为优选厚度为70~80埃的氧化硅材料的氧化层7。
需要说明的是，本实施例中对外围电路区200的含氮区域11进行氧化处理是在100~150℃温度条件下进行，因此与现有技术的在超过800℃的高温环境下通过炉管氧化（reoxidation）的方式来进行氧化处理相比较而言，降低了热预算，避免了器件的掺杂轮廓发生偏移，从而未影响到器件性能，同时使本发明方便实施，操作简单。接着执行与实施例一相同的步骤5）~步骤6）。
综上所述，本实施例在100~150℃温度条件下采用H2SO4与H2O2的混合气体，将外围电路区半导体衬底顶部的含氮区域进行氧化处理，将其转化为氧化层并去除该氧化层，从而暴露出外围电路区未含氮的半导体衬底表面并在该表面上生长栅氧化层，使本实施例在外围电路区中制作MOS器件时，由于半导体衬底顶部含氮区域的去除，降低了在半导体衬底表面栅氧化层的生长难度，尤其提高了位于隔离结构拐角处的半导体衬底上栅氧化层的生长能力，使生长栅氧化层的完整性和均匀性得以增加，提高了MOS器件栅氧化层的可靠性；另外，本实施例的氧化处理在较低温度下进行不会产生多余的热预算，从而降低了现有技术的热预算，避免了器件的掺杂轮廓发生偏移，从而未影响到器件性能，同时使本发明方便实施，操作简单。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种改善闪存存储器外围电路区栅氧化层可靠性的方法，其特征在于，所述方法至少包括以下步骤：
1)提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出存储单元区和外围电路区；
2)在所述半导体衬底上依次形成隧穿氧化层、浮栅及介质层，其中，形成所述隧穿氧化层之后对其进行氮化处理，此时，于所述隧穿氧化层接触的半导体衬底顶部形成有含氮区域；
3)光刻、刻蚀位于外围电路区的介质层、浮栅及隧穿氧化层，直至暴露出外围电路区的半导体衬底表面并保留步骤2)中存储单元区中形成的结构；
4)通入气体，对外围电路区的半导体衬底顶部的含氮区域进行氧化处理以将该含氮区域转化为氧化层；
5)保留步骤2)中存储单元区中形成的结构，去除位于外围电路区半导体衬底顶部的氧化层以暴露出未含氮的半导体衬底；
6)在所述未含氮的半导体衬底表面上形成栅氧化层。
2.根据权利要求1所述的改善闪存存储器外围电路区栅氧化层可靠性的方法，其特征在于：所述步骤4)中的气体为含臭氧的气体。
3.根据权利要求2所述的改善闪存存储器外围电路区栅氧化层可靠性的方法，其特征在于：所述步骤4)的温度条件为室温。
4.根据权利要求1所述的改善闪存存储器外围电路区栅氧化层可靠性的方法，其特征在于：所述步骤4)中的气体为H2SO4与H2O2的混合物。
5.根据权利要求4所述的改善闪存存储器外围电路区栅氧化层可靠性的方法，其特征在于：所述步骤4)的温度范围为100～150℃。
6.根据权利要求4所述的改善闪存存储器外围电路区栅氧化层可靠性的方法，其特征在于：H2SO4与H2O2的浓度比的范围为5：1至7：1。
7.根据权利要求1所述的改善闪存存储器外围电路区栅氧化层可靠性的方法，其特征在于：所述氧化层厚度为50～100埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310138654.6A CN104112656B (zh) | 2013-04-18 | 2013-04-18 | 一种改善闪存存储器外围电路区栅氧化层可靠性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310138654.6A CN104112656B (zh) | 2013-04-18 | 2013-04-18 | 一种改善闪存存储器外围电路区栅氧化层可靠性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104112656A CN104112656A (zh) | 2014-10-22 |
| CN104112656B true CN104112656B (zh) | 2016-11-02 |
Family
ID=51709400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310138654.6A Active CN104112656B (zh) | 2013-04-18 | 2013-04-18 | 一种改善闪存存储器外围电路区栅氧化层可靠性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104112656B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107958908B (zh) * | 2017-11-21 | 2020-04-10 | 上海华力微电子有限公司 | Sonos器件的形成方法 |
| CN114695370B (zh) * | 2022-05-31 | 2023-03-24 | 广州粤芯半导体技术有限公司 | 半导体结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783325A (zh) * | 2009-01-20 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器的方法 |
| CN102024764A (zh) * | 2009-09-11 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 闪存控制栅的制造方法 |
| CN102569051A (zh) * | 2011-09-08 | 2012-07-11 | 上海华力微电子有限公司 | 一种淀积sonos 存储器隧穿氧化层的方法 |
| CN102637645A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | 存储器制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472036B1 (ko) * | 2002-12-20 | 2005-03-10 | 동부아남반도체 주식회사 | 플래쉬 메모리의 제조방법 |
| US8193575B2 (en) * | 2008-02-07 | 2012-06-05 | International Business Machines Corporation | Flash memory structure with enhanced capacitive coupling coefficient ratio (CCCR) and method for fabrication thereof |
-
2013
- 2013-04-18 CN CN201310138654.6A patent/CN104112656B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783325A (zh) * | 2009-01-20 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器的方法 |
| CN102024764A (zh) * | 2009-09-11 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 闪存控制栅的制造方法 |
| CN102637645A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | 存储器制备方法 |
| CN102569051A (zh) * | 2011-09-08 | 2012-07-11 | 上海华力微电子有限公司 | 一种淀积sonos 存储器隧穿氧化层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104112656A (zh) | 2014-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104124273B (zh) | 具有应变缓冲层的mos器件及其形成方法 | |
| CN101312197B (zh) | 储存单元及其制造方法与操作方法 | |
| CN105448842B (zh) | 半导体器件的制作方法 | |
| CN104112656B (zh) | 一种改善闪存存储器外围电路区栅氧化层可靠性的方法 | |
| CN102945832B (zh) | 闪存器件的形成方法 | |
| CN104681494A (zh) | 一种半导体存储器件及其制备方法 | |
| CN103219290A (zh) | 分栅式闪存及其形成方法 | |
| TWI675456B (zh) | 記憶體裝置的形成方法 | |
| CN104465522B (zh) | 一种闪存存储器的制作方法 | |
| CN105355599B (zh) | 一种半导体存储器件及其制备方法、电子装置 | |
| CN105118866A (zh) | 浮栅型闪存结构及其制备方法 | |
| CN107994025B (zh) | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 | |
| CN102376620B (zh) | 一种半导体器件的形成方法 | |
| CN104952804B (zh) | 一种制作嵌入式闪存的方法 | |
| CN102637696B (zh) | 闪存的存储单元及其形成方法 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN113707553A (zh) | 沟槽顶角的圆化方法及半导体结构 | |
| CN105097709B (zh) | 快闪存储器的形成方法 | |
| CN105990151A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN102376649B (zh) | 一种形成存储器件的方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| US9466605B2 (en) | Manufacturing method of non-volatile memory | |
| CN105226024A (zh) | 一种nand闪存器件以及制备方法、电子装置 | |
| CN102222645B (zh) | 制作快闪存储器元件的方法 | |
| CN103633031B (zh) | 半导体装置的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |