KR100472036B1 - 플래쉬 메모리의 제조방법 - Google Patents
플래쉬 메모리의 제조방법 Download PDFInfo
- Publication number
- KR100472036B1 KR100472036B1 KR10-2002-0082002A KR20020082002A KR100472036B1 KR 100472036 B1 KR100472036 B1 KR 100472036B1 KR 20020082002 A KR20020082002 A KR 20020082002A KR 100472036 B1 KR100472036 B1 KR 100472036B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- tunneling
- gate
- floating gate
- flash memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title description 2
- 230000005641 tunneling Effects 0.000 claims abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- -1 silicon nitrides Chemical class 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 8
- 239000002784 hot electron Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Non-Volatile Memory (AREA)
Abstract
본 발명은 터널링 실리콘 옥사이드를 열공정에 의하여 성장시키기 전에 터널링 실리콘 옥사이드가 형성될 지역을 약하게 스퍼터링 하여 줌으로써 표면 거칠기를 증가시키고 이 상태에서 터널링 실리콘 옥사이드를 성장시켜서 실리콘 기판과 터널링 실리콘 옥사이드 계면의 거칠기를 증가시킬 수 있도록 하는 플래쉬 메모리의 제조방법을 제공하는 것으로, 터널링 옥사이드의 성장 전에 터널링 옥사이드가 성장될 위치에 스퍼터링을 실시하여 거칠기를 증가시켜 이동 전자나 정공이 외부의 조건에 대하여 터널링 옥사이드를 쉽게 투과할 수 있도록 한다.
Description
본 발명은 플래쉬 메모리의 제조방법에 관한 것으로서, 좀 더 상세하게는 이동 전자나 정공의 이동이 쉽도록 한 플래쉬 메모리 소자의 제조방법에 관한 것이다.
일반적으로 플래쉬 메모리는 종래 이피롬(EPROM : erasable programmable read only memory)과 이이피롬(EEPROM : electrically erasable PROM)의 장점을 동시에 구현하고자 하는데서 출발한 것으로, 전기적으로 데이터의 프로그래밍과 소거가 가능하면서도 간단한 제조공정 및 소형화된 칩 사이즈 등의 면에서 낮은 제조단가를 지향한다.
또한, 플래쉬 메모리는 전원이 끊겨도 데이터가 소멸되지 않는 비휘발성 반도체 메모리이지만 정보의 프로그래밍과 소거가 시스템 내에서 전기적으로 용이하게 이루어진다는 점에서 램(RAM : random access memory)의 성격을 가지므로, 메모리 카드나 휴대용 사무자동화 기기의 하드 디스크를 대체하는 기억 장치 등에 이용되고 있다.
이러한 플래쉬 메모리에서 데이터의 프로그래밍은 핫 일렉트론(hot electron)의 주입에 의해 이루어진다. 즉, 소스와 드레인 간에 걸리는 포텐셜 차이에 의해 채널 내에서 핫 일렉트론이 발생되면 그 중 게이트를 이루는 다결정 실리콘과 산화막 사이의 포텐셜 장벽인 3.1 eV 이상의 에너지를 얻은 일부 일렉트론이 콘트롤 게이트에 걸리는 높은 전기장에 의해 플로팅 게이트로 이동하여 저장된다.
따라서, 일반적인 모스소자에서는 핫 일렉트론이 소자의 열화 원인이 되기 때문에 가능한 억제시키는 방향으로 소자 설계가 이루어지나, 플래쉬 메모리에서는 이러한 핫 일렉트론을 생성시키는 방향으로 소자 설계가 이루어진다.
플래쉬 메모리 셀의 핵심 구성은 터널링 실리콘 옥사이드, 플로팅 게이트, 유전막(Oxide/Nitride/Oxide;ONO), 및 콘트롤 게이트로 구성되며, 이중에서 터널링 실리콘 옥사이드는 실리콘 기판의 전자나 정공이 플로팅 게이트로 드나드는 통로의 역할을 한다.
종래에는 터널링 실리콘 옥사이드를 열공정에 의하여 성장 시 선처리 없이 온도만을 이용하여 실리콘 옥사이드를 성장시켰다.
이하, 첨부된 도 1을 참조로 하여 종래 플래쉬 메모리의 구조를 설명한다.
도 1에 도시한 바와 같이, 그림의 점선 원의 확대된 그림은 일반적인 실리콘 옥사이드 성장전 아무처리 없이 실리콘 옥사이드를 성장시킨 경우로 터널링 옥사이드(1)와 실리콘 기판(2) 계면은 어느 정도의 거칠기를 가지고 있다.
이는 일반적인 트렌지스터의 게이트 실리콘 옥사이드와 마찬가지인데, 트렌지스터의 경우는 게이트 실리콘 옥사이드 아래에 채널이 형성되어 전자나 정공이 드레인(3)에서 소스(4)로 또는 소스(4)에서 드레인(3)으로 이동하게 되면 이러한 전계에 의하여 운동 에너지를 가진 이동 전자나 정공이 게이트로 투과하지 못하도록 게이트 실리콘 옥사이드가 충분히 막아 주어야 한다.
그러므로 트렌지스터에서는 게이트 실리콘 옥사이드와 실리콘 기판간의 계면의 거칠기를 완화하기 위한 선 작업을 실시한다.
그러나, 플래쉬 메모리 셀의 경우는 전자나 정공이 전계에 의하여 터널링 실리콘 옥사이드 아래를 이동하게 되면 주변의 조건에 따라 이동 전자나 정공은 터널링 실리콘 옥사이드를 투과하여 플로팅 게이트 안으로 침투함으로써 메모리가 이루어진다.
또한 이와는 반대로 외부의 어느 조건에 의하여 플로팅 게이트 안에 들어 있던(Charging) 전자나 정공은 터널링 실리콘 옥사이드를 거쳐 실리콘 기판으로 나오게 되며(Discharge) 이로 인하여 메모리 되었던 기록이 지워진다.
하지만 실리콘 기판과 터널링 실리콘 옥사이드 사이의 계면이 어느 정도 평탄하지 않고 충분히 거칠지 않아 거칠기가 낮기 때문에 이동 전자나 정공이 외부의 조건에 대하여 터널링 실리콘 옥사이드를 투과하기가 힘들다. 즉, 전자나 정공이 터널링 실리콘 옥사이드를 투과하기 위하여는 보다 큰 운동 에너지를 가져야 하며, 결국은 운동 에너지의 근원이 되는 전계를 증가 시켜야 하는 데, 이는 인가 전압의 증가를 의미한다.
따라서 인가 전압을 증가함으로써 전력 소비가 늘어나고 큰 운동에너지를 갖는 전자나 정공과 계면의 충돌에 의하여 열이 발생하게 되어 소자의 오작동을 유발할 수 있으며, 소자의 수명을 단축시키게 된다.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 터널링 실리콘 옥사이드를 열공정에 의하여 성장시키기 전에 터널링 실리콘 옥사이드가 형성될 지역을 약하게 스퍼터링 하여 줌으로써 표면 거칠기를 증가시키고 이 상태에서 터널링 실리콘 옥사이드를 성장시켜서 실리콘 기판과 터널링 실리콘 옥사이드 계면의 거칠기를 증가시킬 수 있도록 하는 플래쉬 메모리의 제조방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 제조방법은, 실리콘 기판 위에 터널링 옥사이드를 성장시킬 위치에 해당하는 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴을 기반으로 불황성 가스를 이용한 스퍼터링을 실시하여 상기 실리콘 기판을 제거하고; 포토레지스트를 제거한 후 제거된 상기 실리콘 기판 위에 터널링 옥사이드를 성장시키고; 이 터널링 옥사이드를 성장시킨 후에 플로팅 게이트 폴리 실리콘을 증착하여 플로팅 게이트를 형성하고; 플로팅 게이트의 위에 유전막을 형성하고; 오노 위에 실질적인 전극 역할을 할 콘트롤 게이트 폴리 실리콘을 증착하여 콘트롤 게이트를 형성하고; 게이트 정의를 위한 사진 공정과 식각 공정을 실시하여 상기 콘트롤 게이트, 유전막, 플로팅 게이트, 및 터널링 옥사이드를 한꺼번에 식각하여 게이트를 형성하며; 상기 식각하고 남은 정의된 게이트에 확산 공정을 실시하여 정의된 게이트의 주변을 옥시데이션하고, 실리콘 나이트라이드 증착 후 사진 공정 없이 식각하여 측벽을 형성하며, 소스 및 드레인을 구성할 이온 주입 공정을 실시하는 과정을 포함한다.
그리고, 상기 실리콘 기판을 제거하는 단계에서 제거된 실리콘 기판의 두께는 20 내지 80Å로 하는 것이 바람직하다.
또한 상기 유전막은 플로팅 게이트를 열산화하여 옥사이드를 성장시키고, 그 위에 열공정을 이용하여 실리콘 나이트라이드를 증착하며, 그 위에 옥사이드를 증착한 후, 어닐하여 옥사이드/실리콘 나이트라이드/옥사이드의 적층 구조로 형성하는 것이 바람직하다.
이하 본 발명에 따른 바람직한 일 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 2a 내지 도 2h는 본 발명에 따른 플래쉬 메모리의 제조방법을 설명하기 위해 도시한 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘 기판(11) 위에 터널링 옥사이드를 성장할 영역에 해당하는 범위로 포토레지스트 패턴(12)을 형성하고, 이 포토레지스트 패턴(12)을 기반으로 아르곤(Ar) 등의 불활성 가스를 이용한 스퍼터링(SP)을 실시하여 드러난 실리콘 기판(11)을 20 내지 80Å 만큼 제거한다.
그리고 도 2b에 도시한 바와 같이, 포토레지스트 패턴(12)를 제거한 후 바로 실리콘 기판(11) 위에 터널링 옥사이드(13)를 확산 공정을 이용하여 성장시킨다. 이렇게 함으로써 점선 원을 부분 확대한 그림처럼 터널링 옥사이드(13)와 실리콘 계면간의 거칠기가 증가하게 된다.
터널링 옥사이드(13)는 회로에 전계가 가해졌을 때, 전계에 의하여 가속된 전자들이 후술하는 플로팅 게이트로 인입되는 통로가 되며, 전계가 가하여 지지 않을 때는 후술하는 플로팅 게이트로 인입된 전자들이 실리콘 기판(11)으로 회귀하지 못하도록 차단하는 역할을 한다.
터널링 옥사이드(13)를 성장시킨 후에, 도 2c에 도시한 바와 같이, 플로팅 게이트 폴리 실리콘(Floating gate poly silicon)을 증착하여 플로팅 게이트(14)를 형성한다. 플로팅 게이트(14)는 인입된 전자들을 저장하는 역할을 하며, 전자가 저장(charge)되었을 경우 프로그램(기억)되었다고 하며, 전계 조건에 따라 전자들을 기판으로 방출(discharge)하였을 경우 삭제(지워짐)되었다고 표현한다.
그리고 도 2d에 도시한 바와 같이, 증착된 플로팅 게이트(14)의 위에 유전막(Oxide/Nitride/Oxide;ONO)(15)를 형성한다.
일 예로, 유전막으로 옥사이드/실리콘 나이트라이드/옥사이드의 적층구조를 이용할 경우에는 플로팅 게이트(14)를 열산화하여 옥사이드(15a)를 성장시키고, 그 위에 실리콘 나이트라이드(15b)를 증착하며, 그 위에 옥사이드(15c)를 증착한다. 그리고 어닐 처리를 한다.
이때, 옥사이드(15c)의 역할은 플로팅 게이트(14)로 인입된 전자들이 후술하는 콘트롤 게이트로 투과되는 것을 방지하기 위한 것이며, 실리콘 나이트라이드(15b)는 후술하는 콘트롤 게이트에 인가되는 전압에 의하여 플로팅 게이트(14)의 분극을 보다 잘 이루어지게 하기 위하여 사용된다.
그런 다음, 도 2e에 도시한 바와 같이, 유전막(15) 위에 실질적인 전극 역할을 할 콘트롤 게이트 폴리 실리콘을 증착하여 콘트롤 게이트(16)를 형성한다.
이어서, 도 2f 및 도 2g에 도시한 바와 같이, 포토레이스트 패턴(17)을 형성하고 게이트 정의를 위한 사진 공정과 식각 공정을 실시하여 콘트롤 게이트(16), 유전막(15), 플로팅 게이트(14), 및 터널링 옥사이드(13)를 한꺼번에 식각하여 게이트(18)를 형성한다.
마지막으로 도 2h에 도시한 바와 같이, 식각하고 남은 정의된 게이트(18)에 확산 공정을 실시하여 정의된 게이트의 주변을 옥시데이션(Oxidation)하고, 실리콘 나이트라이드 증착 후 사진 공정 없이 식각하여 측벽(19)을 형성하며, 소스(20) 및 드레인(21)을 구성할 이온 주입 공정을 실시한다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 터널링 옥사이드와 실리콘 계면의 거칠기를 증가시킴으로써 접촉면적이 증가하게 되어 이동 전자나 정공이 외부의 조건에 대하여 터널링 실리콘 옥사이드를 투과하기가 쉬워진다.
따라서, 전자나 정공은 낮은 인가 전압에 대하여도 충분히 민감하게 반응할 수 있고, 이로 인해 전력 소비를 줄일 수 있다.
또한 보다 작은 운동에너지를 갖는 전자나 정공으로도 쉽게 소자를 작동시킬 수 있으므로 계면과의 충돌시 열 발생을 최소화 할 수 있게 되고, 이에 따라 소자의 수명을 연장시키게 된다.
도 1은 종래 플래쉬 메모리의 제조방법을 설명하기 위해 플래쉬 메모리 소자를 도시한 단면도이고,
도 2a 내지 도 2h는 본 발명에 따른 플래쉬 메모리의 제조방법을 설명하기 위해 도시한 단면도이다.
Claims (4)
- 실리콘 기판 위에 터널링 옥사이드를 성장시킬 위치에 해당하는 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴을 기반으로 불활성 가스를 이용한 스퍼터링을 실시하여 상기 실리콘 기판을 20 내지 80Å의 두께로 제거하는 단계;상기 포토레지스트를 제거한 후 제거된 상기 실리콘 기판 위에 터널링 옥사이드를 성장시키는 단계;상기 터널링 옥사이드를 성장시킨 후에 플로팅 게이트 폴리 실리콘을 증착하여 플로팅 게이트를 형성하는 단계;상기 플로팅 게이트의 위에 유전막을 형성하는 단계;상기 유전막 위에 실질적인 전극 역할을 할 콘트롤 게이트 폴리 실리콘을 증착하여 콘트롤 게이트를 형성하는 단계;게이트 정의를 위한 사진 공정과 식각 공정을 실시하여 상기 콘트롤 게이트, 유전막, 플로팅 게이트, 및 터널링 옥사이드를 한꺼번에 식각하여 게이트를 형성하는 단계; 및상기 식각하고 남은 정의된 게이트에 확산 공정을 실시하여 정의된 게이트의 주변을 옥시데이션하고, 실리콘 나이트라이드 증착 후 사진 공정 없이 식각하여 측벽을 형성하며, 소스 및 드레인을 구성할 이온 주입 공정을 실시하는 단계를 포함하는 플래쉬 메모리의 제조방법.
- 삭제
- 제 1 항에 있어서, 상기 유전막은, 플로팅 게이트를 열산화하여 옥사이드를 성장시키고, 그 위에 실리콘 나이트라이드를 증착하며, 그 위에 옥사이드를 증착한 후, 어닐하여 옥사이드/실리콘 나이트라이드/옥사이드의 적층구조로 형성하는 플래쉬 메모리의 제조방법.
- 제 1 항에 있어서, 상기 불활성 가스로 아르곤을 이용하는 플래쉬 메모리의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0082002A KR100472036B1 (ko) | 2002-12-20 | 2002-12-20 | 플래쉬 메모리의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0082002A KR100472036B1 (ko) | 2002-12-20 | 2002-12-20 | 플래쉬 메모리의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040055358A KR20040055358A (ko) | 2004-06-26 |
| KR100472036B1 true KR100472036B1 (ko) | 2005-03-10 |
Family
ID=37348046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0082002A KR100472036B1 (ko) | 2002-12-20 | 2002-12-20 | 플래쉬 메모리의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100472036B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104112656B (zh) * | 2013-04-18 | 2016-11-02 | 中芯国际集成电路制造(上海)有限公司 | 一种改善闪存存储器外围电路区栅氧化层可靠性的方法 |
-
2002
- 2002-12-20 KR KR10-2002-0082002A patent/KR100472036B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040055358A (ko) | 2004-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1234324B1 (en) | Ono-deposition for 2-bit eeprom devices | |
| EP1399965B1 (en) | Isolation of sonos devices | |
| US6541816B2 (en) | Planar structure for non-volatile memory devices | |
| JP4901729B2 (ja) | ナノクラスタ電荷蓄積デバイスの形成方法 | |
| US7427533B2 (en) | Methods of fabricating semiconductor devices including trench device isolation layers having protective insulating layers and related devices | |
| US6117730A (en) | Integrated method by using high temperature oxide for top oxide and periphery gate oxide | |
| US20010041434A1 (en) | Method of manufacturing non-volatile semiconductor memory device storing charge in gate insulating layer therein | |
| KR100442883B1 (ko) | 측벽 게이트와 ｓｏｎｏｓ 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법 | |
| US6218227B1 (en) | Method to generate a MONOS type flash cell using polycrystalline silicon as an ONO top layer | |
| US7741179B2 (en) | Method of manufacturing flash semiconductor device | |
| US5291048A (en) | Non-volatile storage device with impurities in nitride toward source side | |
| KR20040055360A (ko) | 플래쉬 메모리의 제조방법 | |
| KR101071387B1 (ko) | 플래시 메모리 디바이스 | |
| KR100472036B1 (ko) | 플래쉬 메모리의 제조방법 | |
| KR100325698B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20030181007A1 (en) | Method for reducing random bit failures of flash memories | |
| KR101060702B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US6261906B1 (en) | Method for forming a flash memory cell with improved drain erase performance | |
| KR100515374B1 (ko) | 플래쉬 메모리 및 그 제조방법 | |
| US20050142755A1 (en) | Method for manufacturing a non-volatile memory device | |
| US6207502B1 (en) | Method of using source/drain nitride for periphery field oxide and bit-line oxide | |
| KR100497195B1 (ko) | 플래쉬 메모리 및 그 제조방법 | |
| US20020090783A1 (en) | Use of atomic oxidation for fabrication of oxide-nitride-oxide stack for flash memory devices | |
| KR20100080182A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH05136425A (ja) | 再結晶化浮動ゲートを有する電気的に変更可能な単一トランジスタ不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110120 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |