CN101783325A

CN101783325A - 形成快闪存储器的方法

Info

Publication number: CN101783325A
Application number: CN200910045591A
Authority: CN
Inventors: 刘艳; 周儒领; 黄淇生; 詹奕鹏
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-01-20
Filing date: 2009-01-20
Publication date: 2010-07-21

Abstract

本发明提出一种形成快闪存储器的方法，包括：提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；在半导体衬底上形成隧穿氧化层；在隧穿氧化层及浅沟槽隔离结构上形成高温氧化硅层；在高温氧化硅层上形成第一多晶硅层；刻蚀第一多晶硅层至露出高温氧化硅层，形成浮置栅极；在浮置栅极和浅沟槽隔离结构上形成栅间绝缘层；在栅间绝缘层上形成控制栅极。本发明提高了半导体器件的电性能及浮置栅极与控制栅极之间的配合率。

Description

形成快闪存储器的方法

技术领域

本发明涉及半导体器件及其制造领域，尤其涉及形成快闪存储器的方法。

背景技术

快闪存储器是一类非易失性存储器，即使在供电电源关闭后仍能保持片内信息；在存储器电可擦除和可重复编程，而不需要特殊的高电压；快闪存储器具有成本低、密度大的特点。其独特的性能使其广泛地运用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。

快闪存储器，一般是被设计成具有堆栈式栅极(Stack-Gate)结构，此结构包括隧穿氧化层、用来储存电荷的多晶硅浮置栅极、氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，ONO)结构的栅间绝缘层以及用来控制数据存取的多晶硅控制栅极。

现有快闪存储器的制作过程如图1至图4所示。参考图1，提供一半导体衬底100；用热氧化法在半导体衬底100上形成垫氧化层102，所述垫氧化层102的材料为二氧化硅；用化学气相沉积法在垫氧化层102上形成腐蚀阻挡层104，所述腐蚀阻挡层104的材料为氮化硅；用旋涂法在腐蚀阻挡层上形成光刻胶层(未图示)，经过曝光显影工艺，定义浅沟槽图形；以光刻胶层为掩膜，用干法刻蚀法刻蚀腐蚀阻挡层104、垫氧化层102和半导体衬底100，形成浅沟槽110。去除光刻胶层106；用热氧化法在浅沟槽的底部与侧壁形成衬氧化层108，所述衬氧化层108的材料一般为二氧化硅；通过用高密度等离子体化学气相沉积法(HDPCVD)或高深宽比工艺(HARP，High Aspect Ratio Process)在腐蚀阻挡层104上形成绝缘层112，且绝缘层112填充满浅沟槽110，所述绝缘层112的材料为二氧化硅。

如图2所示，对绝缘层112进行平坦化处理，如采用化学机械抛光工艺清除腐蚀阻挡层104上的绝缘层112。去除腐蚀阻挡层104和垫氧化层102，形成由浅沟槽110内的衬氧化层108及绝缘层112构成的浅沟槽隔离结构。

如图3所示，在浅沟槽隔离结构以外的半导体衬底100上形成隧穿氧化层120，隧穿氧化层120的材质是氧化硅或氧化硅-氮化硅-氧化硅(ONO)。传统形成隧穿氧化层120的工艺是热氧化法。

在隧穿氧化层120上形成第一多晶硅层，对第一多晶硅层进行光刻工艺、刻蚀工艺及研磨工艺，形成浮置栅极122。

如图4所示，用化学气相沉积法在浮置栅极122及浅沟槽隔离结构上形成栅间绝缘层124，用以栅极间的隔离，所述栅间绝缘层124为氧化硅-氮化硅-氧化硅。用化学气相沉积法在栅间绝缘层124上形成第二多晶硅层；刻蚀第二多晶硅层，形成控制栅极126。

现有形成快闪存储器工艺中在制作浅沟槽隔离结构时，1)由于刻蚀形成浅沟槽及在浅沟槽内填充绝缘层及去除腐蚀阻挡层和垫氧化层时一些工艺缺陷，导致浅沟槽隔离结构边缘容易产生凹陷；而在制作浮置栅极时，在浅沟槽隔离结构上会形成一层隧穿氧化层，但是隧穿氧化层的厚度比较薄，尤其在凹陷处只有60埃以下，因此在快闪存储器工作时，电子容易从凹陷处流入，造成漏电，影响半导体器件的电性能。2)由于半导体器件尺寸不断减小，浅沟槽隔离结构的尺寸也越来越小，使浮置栅极之间的间隔也越来越小(如图5所示)，造成后续浮置栅极与控制栅极之间的配合率。

发明内容

本发明解决的问题是提供一种形成快闪存储器的方法，防止漏电流和浮置栅极与控制栅极间的配合率差。

为解决上述问题，本发明提供一种形成快闪存储器的方法，包括：提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；在半导体衬底上形成隧穿氧化层；在隧穿氧化层及浅沟槽隔离结构上形成高温氧化硅层；在高温氧化硅层上形成第一多晶硅层；刻蚀第一多晶硅层至露出高温氧化硅层，形成浮置栅极；在浮置栅极和浅沟槽隔离结构上形成栅间绝缘层；在栅间绝缘层上形成控制栅极。

可选的，所述高温为温度600℃～800℃。

可选的，形成高温氧化硅层的方法为化学气相沉积法。所述高温氧化硅层的厚度为50埃～70。所述隧穿氧化层的材料为二氧化硅。

可选的，所述隧穿氧化层的厚度为30埃～50埃。形成隧穿氧化层的方法为热氧化法。

可选的，所述栅间绝缘层的材料为氧化硅、氧化硅-氮化硅或氧化硅-氮化硅-氧化硅。所述栅间绝缘层的厚度为150埃～200埃。形成栅间绝缘层的方法为化学气相沉积。

与现有技术相比，本发明具有以下优点：1)在隧穿氧化层及浅沟槽隔离结构上形成高温氧化硅层，能使浅沟槽隔离结构边缘的凹陷处的氧化层厚度变厚，防止快闪存储器工作时，电子从凹陷处流入，造成漏电流产生，从而提高了半导体器件的电性能。2)在浅沟槽隔离结构外围形成高温氧化硅层，增加浅沟槽隔离结构的尺寸，使浮置栅极之间的间隔变大，提高后续浮置栅极与控制栅极之间的配合率。

附图说明

图1至图4是现有工艺形成快闪存储器的示意图；

图5是现有工艺形成的快闪存储器的电镜图；

图6是本发明形成快闪存储器的具体实施方式流程图；

图7至图11是本发明制作快闪存储器的实施例示意图；

图12是采用本发明工艺制作的快闪存储器的效果图。

具体实施方式

本发明在隧穿氧化层及浅沟槽隔离结构上形成高温氧化硅层，能使浅沟槽隔离结构边缘的凹陷处的氧化层厚度变厚，防止快闪存储器工作时，电子从凹陷处流入，造成漏电流产生，从而提高了半导体器件的电性能。另外，在浅沟槽隔离结构外围形成高温氧化硅层，增加浅沟槽隔离结构的尺寸，使浮置栅极之间的间隔变大，提高后续浮置栅极与控制栅极之间的配合率。

下面结合附图对本发明的具体实施方式做详细的说明。

图6是本发明形成快闪存储器的具体实施方式流程图。如图6所示，执行步骤S101，提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；执行步骤S102，在半导体衬底上形成隧穿氧化层；执行步骤S103，在隧穿氧化层及浅沟槽隔离结构上形成高温氧化硅层；执行步骤S104，在高温氧化硅层上形成第一多晶硅层；执行步骤S105，刻蚀第一多晶硅层至露出高温氧化硅层，形成浮置栅极；执行步骤S106，在浮置栅极和浅沟槽隔离结构上形成栅间绝缘层；在栅间绝缘层上形成控制栅极。

图7至图11是本发明制作快闪存储器的实施例示意图。如图7所示，提供半导体衬底200；用热氧化法在半导体衬底200上形成垫氧化层202，所述垫氧化层202的材料为二氧化硅；用化学气相沉积法在垫氧化层202上形成腐蚀阻挡层204，所述腐蚀阻挡层104的材料为氮化硅或氮氧化硅等；用旋涂法在腐蚀阻挡层上形成光刻胶层(未图示)，经过曝光显影工艺，定义浅沟槽图形；以光刻胶层为掩膜，用干法刻蚀法刻蚀腐蚀阻挡层204、垫氧化层202和半导体衬底200，形成浅沟槽210。先用灰化法去除光刻胶层206，然后再湿法刻蚀法去除残留光刻胶层206；用热氧化法在浅沟槽210的底部与侧壁形成衬氧化层208，所述衬氧化层208的材料一般为二氧化硅；通过用高密度等离子体化学气相沉积法(HDPCVD)或高深宽比工艺(HARP，High Aspect Ratio Process)在腐蚀阻挡层204上形成绝缘层212，且绝缘层212填充满浅沟槽210，所述绝缘层212的材料为二氧化硅。

如图8所示，对绝缘层212进行平坦化处理，如采用化学机械抛光工艺清除腐蚀阻挡层204上的绝缘层212。用湿法刻蚀法去除腐蚀阻挡层204和垫氧化层202，形成由浅沟槽210内的衬氧化层208及绝缘层212构成的浅沟槽隔离结构。

如图9所示，在半导体衬底200上形成隧穿氧化层220，隧穿氧化层220的材质是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成隧穿氧化层220的工艺是热氧化法，在高温环境下，将半导体衬底200暴露在含氧环境中，所述工艺通常在炉管中实现；所述隧穿氧化层220的厚度为30埃～50埃。

继续参考图9，用化学气相沉积法在隧穿氧化层220及浅沟槽隔离结构上形成高温氧化硅层221，所述高温氧化硅层221指在温度为600℃～800℃时形成的氧化硅层，高温氧化硅层221的厚度为50埃～70埃。其中，高温氧化硅层211与隧穿氧化层220的总厚度应保持100埃。

作为一个优选的实施例，当隧穿氧化层220的厚度为30埃时，高温氧化硅层221的厚度为70埃；当隧穿氧化层的厚度为50埃时，高温氧化硅层221的厚度为50埃。

本实施例在隧穿氧化层220及浅沟槽隔离结构上形成高温氧化硅层221，能使浅沟槽隔离结构边缘的凹陷处的氧化层厚度变厚，防止快闪存储器工作时，电子从凹陷处流入，造成漏电流产生，从而提高了半导体器件的电性能。另外，在浅沟槽隔离结构外围形成高温氧化硅层，增加浅沟槽隔离结构的尺寸，使后续浮置栅极之间的间隔变大，提高后续浮置栅极与控制栅极之间的配合率。

如图10所示，在高温氧化硅层221上形成第一多晶硅层，其形成的方法例如是低压化学气相沉积法(LPCVD)，上述的沉积工艺的温度为550℃～750℃，压力约0.1Torr～0.5Torr(1Torr＝133.32Pa)；在第一多晶硅层上旋涂第一光阻层(未图示)，经过曝光、显影工艺，在第一光阻层上沿位线方向形成第一开口图形，所述第一光阻层上第一开口图形的位置与半导体衬底200内需要形成源极和漏极的位置相对应。

以第一光阻层为掩膜，沿位线方向用等离子体刻蚀法刻蚀第一多晶硅层至露出高温氧化硅层221，形成与源极和漏极位置对应的第一开口；灰化法去除第一光阻层；以刻蚀后的第一多晶硅层为掩膜，沿第一开口，向半导体衬底200中进行离子注入，形成源极和漏极(未图示)。

在半导体衬底200及第一多晶硅层上形成第二光阻层(未图示)，经过曝光显影工艺，定义浮置栅极图形；以第二光阻层为掩膜，沿字线方向蚀刻第一多晶硅层至露出高温氧化硅层221，形成浮置栅极222。

如图11所示，在浮置栅极222及浅沟槽隔离结构的高温氧化硅层221上形成栅间绝缘层224，此栅间绝缘层224的材质例如是氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅(ONO)；因快闪存储器要求与浮置栅极接触的氧化硅层须具备良好的电性，以避免在正常电压下，用来储存电荷的浮置栅极发生漏电或是过早电崩溃的问题；以栅间绝缘层224的材质是氧化硅/氮化硅/氧化硅为例，以低压化学气相沉积法(LPCVD)形成一层均匀的厚度为2nm～10nm的氧化硅层，接着以低压化学气相沉积法在氧化硅层上形成厚度为2nm～10nm的氮化硅层，然后再以低压化学气相沉积法形成另一层厚度为2nm～10nm的氧化硅层。

用化学气相沉积在在栅间绝缘层224上形成第二多晶硅层；用旋涂法在第二多晶硅层上形成第三光阻层(未图示)，用本领域技术人员公知的曝光及显影工艺，在第三光阻层上定义出控制栅极图形。以第三光阻层为掩膜，沿控制栅极图形，用干法蚀刻法刻蚀第二多晶硅层至露出浮置栅极222上方的栅间绝缘层224，形成控制栅极226。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种形成快闪存储器的方法，其特征在于，包括下列步骤：

提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；

在半导体衬底上形成隧穿氧化层；

在隧穿氧化层及浅沟槽隔离结构上形成高温氧化硅层；

在高温氧化硅层上形成第一多晶硅层；

刻蚀第一多晶硅层至露出高温氧化硅层，形成浮置栅极；

在浮置栅极和浅沟槽隔离结构上形成栅间绝缘层；

在栅间绝缘层上形成控制栅极。

2.根据权利要求1所述形成快闪存储器的方法，其特征在于，所述高温为温度600℃～800℃。

3.根据权利要求1所述形成快闪存储器的方法，其特征在于，形成高温氧化硅层的方法为化学气相沉积法。

4.根据权利要求3所述形成快闪存储器的方法，其特征在于，所述高温氧化硅层的厚度为50埃～70。

5.根据权利要求1所述形成快闪存储器的方法，其特征在于，所述隧穿氧化层的材料为二氧化硅。

6.根据权利要求5所述形成快闪存储器的方法，其特征在于，所述隧穿氧化层的厚度为30埃～50埃。

7.根据权利要求6所述形成快闪存储器的方法，其特征在于，形成隧穿氧化层的方法为热氧化法。

8.根据权利要求1所述形成快闪存储器的方法，其特征在于，所述栅间绝缘层的材料为氧化硅、氧化硅-氮化硅或氧化硅-氮化硅-氧化硅。

9.根据权利要求8所述形成快闪存储器的方法，其特征在于，所述栅间绝缘层的厚度为150埃～200埃。

10.根据权利要求9所述形成快闪存储器的方法，其特征在于，形成栅间绝缘层的方法为化学气相沉积。