CN107221533A - 快闪存储器的制造方法 - Google Patents
快闪存储器的制造方法 Download PDFInfo
- Publication number
- CN107221533A CN107221533A CN201710369457.3A CN201710369457A CN107221533A CN 107221533 A CN107221533 A CN 107221533A CN 201710369457 A CN201710369457 A CN 201710369457A CN 107221533 A CN107221533 A CN 107221533A
- Authority
- CN
- China
- Prior art keywords
- floating gate
- side wall
- flash memory
- layer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000007667 floating Methods 0.000 claims abstract description 114
- 239000000463 material Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 230000008021 deposition Effects 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 134
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 44
- 230000003647 oxidation Effects 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 21
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000006396 nitration reaction Methods 0.000 claims description 15
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000001272 nitrous oxide Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 4
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 26
- 125000006850 spacer group Chemical group 0.000 abstract description 24
- 238000005530 etching Methods 0.000 abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- 101001075372 Mus musculus Gamma-glutamyl hydrolase Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000013317 conjugated microporous polymer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 210000003643 myeloid progenitor cell Anatomy 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种快闪存储器的制造方法，在刻蚀浮栅层和浮栅氧化层后的开口底部的半导体衬底中形成源区或漏区之后，且在所述开口中沉积第二侧墙材料之前，增加了一步对有源区与浅沟槽隔离区交界处由于有源区凹陷而露出的浮栅进行表面修复处理的操作，因此可以修复开口有源区凹陷区域浮栅侧壁的损伤，为第二侧墙的材料沉积提供良好的工艺表面，进而可以解决由于浅沟槽隔离结构边界的有源区凹陷而引起的浮栅与源线之间较差隔离性的问题，提高了快闪存储器的数据保持能力。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种快闪存储器的制造方法。
背景技术
目前，快闪存储器(Flash memory)，又称为闪存，已经成为非挥发性存储器的主流，其存储单元是在传统的MOS晶体管结构基础上，增加了一个浮栅(Floating Gate，FG)和一层隧穿氧化层(Tunnel Oxide)，并利用浮栅来存储电荷，实现存储内容的非挥发性，而存储单元与存储单元之间需要浅沟槽隔离(STI，Shallow Trench Isolation)结构进行电隔离。
现有技术中一种典型的快闪存储器的制造过程包括FG OX/FG Poly/PAD SiN DEP→STI etch→STI Liner OX/STI HDP&CMP→/PAD SiN remove→FG SiN DEP→FGPH/SiNetch→FGSP1 DEP/etch→FGPL1 etch→VSS IMP→FGSP2 DEP/etch，具体如下：
首先，请参考图1A和图1B，提供半导体衬底10，在所述半导体衬底10上依次形成浮栅氧化层(GOX)12、浮栅层(FG ploy)13和垫氮化层(Pad nitride，未图示)14(即FG OX/FGPoly/PAD SiN DEP)，依次刻蚀所述垫氮化层、浮栅层13、浮栅氧化层12和半导体衬底10，形成浅沟槽(即STI etch,)，以定义出用于形成各个存储单元的有源区(active area，ACT)100，在浅沟槽表面生长衬氧化层(Liner oxide，未图示)，并在所述浅沟槽中填充满绝缘介质材料(即STI HDPDEP工艺)，并平坦化所述绝缘介质材料表面以与所述垫氮化层表面齐平(即STI CMP工艺)，形成浅沟道隔离结构(STI)11，用于各个存储单元之间的电隔离；
然后，请继续参考图1A，采用湿法刻蚀的方法去除所述垫氮化层，露出所述浮栅层13表面，并在所述浮栅层13表面上沉积SiN等层间介质层14(即FG SiN DEP工艺)，并采用浮栅光罩(FG mask，浮栅掩膜版)光刻、刻蚀所述层间介质层14(即FG PH/SiN etch工艺)，以在所述层间介质层14中形成开口；
接着，请继续参考图1A，使用正硅酸乙酯(TEOS)低压(LP)化学气相沉积工艺在所述浮栅层13、浅沟槽隔离结构11以及层间介质层14表面沉积氧化物侧墙材料(即FGSP1 DEP工艺)，并刻蚀沉积的氧化物侧墙材料以在所述开口中形成第一侧墙15(即FGSP1 etch工艺)；
然后，请参考图1A和图1B，以所述第一侧墙15为掩膜，继续刻蚀所述开口中的浮栅多晶硅13以及下方的浮栅氧化层12(即FGPL etch工艺)，直至暴露出下方的有源区100的上表面；
接着，对所述开口底部的有源区100进行掺杂离子注入(即VSS IMP)，以形成公共的源区或漏区16；
之后，请参考图1A，通过在整个器件表面再次沉积侧墙材料(通常为高温氧化物，HTO)并刻蚀(即FGSP2 DEP/etch工艺)，以在所述开口中形成覆盖在浮栅多晶硅13和浮栅氧化层12侧壁的第二侧墙17。
在此需要说明一下，在上述快闪存储器的制造工艺流程中，在FGSP1 DEP工艺完成之后，在所述开口底部沉积的氧化物侧墙材料厚度通常会比层间介质层14表面上沉积的氧化物侧墙材料厚度薄很多(约薄)，而当进行FGSP1etch工艺以形成侧墙15过程中，所述开口底部的浅沟槽隔离结构11会被损耗，至FGSP1etch工艺完成时，浅沟槽隔离结构11损耗约由此很可能会暴露出其周围的有源区101的顶角，如图1B的虚线框101所示，暴露出的有源区101的顶角会在之后FGPL1 etch工艺中遭到刻蚀而损失掉一部分，进而形成图1C的有源区顶角损伤，即有源区凹陷(ACT recess或ACT Pits)102，该有源区凹陷102可能导致FGSP2 DEP工艺中沉积的侧墙材料的台阶覆盖性差，进而造成第二侧墙17隔离浮栅FG和源线的能力下降，削弱快闪存储器的数据保留性能，甚至造成闪存的数据保持失效问题(data retention failure issue)；此外，FGSP2 DEP工艺沉积的侧墙材料中的氯浓度会可能会诱发后续在所述开口中填充的源线多晶硅(SPL)和浮栅FG之间的泄漏路径，削弱快闪存储器的数据保留性能。
因此，提供一种改进的快闪存储器结构的制造方法是本领域技术人员需要解决的课题。
发明内容
本发明的目的在于提供一种快闪存储器的制造方法，能够避免浮栅多晶硅下面的有源区顶角凹陷问题，提高快闪存储器的数据保持能力。
为解决上述问题，本发明提出一种快闪存储器的制造方法，包括：
提供半导体衬底，在所述半导体衬底表面上依次形成浮栅氧化层、浮栅层以及层间介质层；
刻蚀所述层间介质层，并停止至所述浮栅层表面，以形成开口；
在所述开口的侧壁上形成第一侧墙；
以所述第一侧墙为掩膜，继续刻蚀所述开口中的浮栅层和浮栅氧化层，直至暴露出下方的半导体衬底表面；
对所述开口底部暴露的半导体衬底进行离子掺杂，以形成源区或漏区；
对所述开口的侧壁底部进行表面修复处理；
在所述开口的浮栅层和浮栅氧化层的侧壁上形成第二侧墙。
可选的，提供半导体衬底的步骤包括：
提供一半导体衬底基底，在所述半导体基底上依次形成浮栅氧化层、浮栅层以及垫氮化层；
依次刻蚀所述垫氮化层、浮栅层、浮栅氧化层和半导体基底，形成浅沟槽，以在所述半导体基底中定义出有源区；
在所述浅沟槽表面生长衬氧化层，并在所述浅沟槽中填充满绝缘介质材料，并平坦化所述绝缘介质材料表面以与所述垫氮化层表面齐平，以形成浅沟道隔离结构；
采用湿法刻蚀工艺去除所述垫氮化层。
可选的，所述层间介质层的材料为氮化硅和/或氮氧化硅。
可选的，所述第一侧墙和第二侧墙的材料选自氧化硅和/或氮氧化硅。
可选的，所述表面修复处理包括氧化处理和/或氮氧化处理。
可选的，所述氧化处理包括热氧化工艺(Rapid Thermal Oxidation，RTO)和/或原位蒸气生成(In-suit Steam Generation，ISSG)工艺，所述氮氧化处理为采用氮氧化物气体进行氮氧化处理的工艺。
可选的，所述热氧化工艺的工艺气体包括氧气，工艺温度为600℃至1100℃；所述原位蒸气生成工艺的工艺气体包括氢气与氧气；所述氮氧化处理的工艺气体包括一氧化二氮、氧化氮和二氧化氮中的至少一种，工艺温度为900℃～1200℃，工艺时间为30s～150s。
可选的，形成所述第二侧墙的步骤包括：
在所述开口表面以及所述层间介质层表面沉积所述第二侧墙的材料；
对沉积的所述第二侧墙的材料进行增强性退火；
刻蚀沉积的所述第二侧墙的材料，以在所述开口中形成所述第二侧墙，所述第二侧墙覆盖在浮栅氧化层、浮栅层以及部分第一侧墙的侧壁上。
可选的，所述增强性退火的工艺气体包括氧气、氮气、一氧化二氮、氧化氮、二氧化氮和氨气中的至少一种。
可选的，所述增强性退火的温度为800℃～1200℃，退火时间为30s～150s。
进一步的，在形成所述第二侧墙后，在所述开口中填充多晶硅，以形成源线。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、在刻蚀浮栅层和浮栅氧化层后的开口底部的半导体衬底中形成源区或漏区之后、在所述开口中沉积第二侧墙材料之前，增加了一步对有源区与浅沟槽隔离区交界处由于有源区凹陷而露出的浮栅进行表面修复处理的操作，因此可以修复开口有源区凹陷区域浮栅侧壁的损伤，为第二侧墙的材料沉积提供良好的工艺表面，进而可以解决由于浅沟槽隔离结构边界的有源区凹陷而引起的浮栅与源线之间较差隔离性的问题，提高了快闪存储器的数据保持能力；
2、对沉积的第二侧墙的材料进行增强性退火，以进一步增强第二侧墙的致密性及其与开口侧壁的粘附性，从而进一步提高快闪存储器的数据保持能力。
附图说明
图1A至图1C是现有技术中一种典型的快闪存储器制造过程中的器件结构示意图以及SEM图；
图2是本发明具体实施例的快闪存储器的制造方法流程图；
图3A至图3E是图2所示的制造方法中的器件结构剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提出一种快闪存储器的制造方法，包括：
S1，提供半导体衬底，在所述半导体衬底表面上依次形成浮栅氧化层、浮栅层以及层间介质层；
S2，刻蚀所述层间介质层，并停止至所述浮栅层表面，以形成开口；
S3，在所述开口的侧壁上形成第一侧墙；
S4，以所述第一侧墙为掩膜，继续刻蚀所述开口中的浮栅层和浮栅氧化层，直至暴露出下方的半导体衬底表面；
S5，对所述开口底部暴露的半导体衬底进行离子掺杂，以形成源区或漏区；
S6，对所述开口的侧壁底部进行表面修复处理；
S7，在所述开口的浮栅层和浮栅氧化层的侧壁上形成第二侧墙。
请参考图3A，在步骤S1中，提供半导体衬底的步骤包括：
首先，提供一半导体衬底基底30，该半导体衬底基底30可以是单晶、多晶或非晶结构的硅或硅锗，也可以是绝缘体上硅SOI。本实施例中，所述半导体衬底基底30为硅衬底，并通过掺杂工艺，例如离子注入工艺，形成有源区以及位于有源区中的阱结构；
然后，采用低压化学气相沉积(LPCVD)、热氧化或者分子束外延等方法在所述半导体基底30上形成浮栅氧化层(GOX)32，并在所述浮栅氧化层32上依次形成浮栅层33和垫氮化层(未图示)。所述浮栅氧化层12包括但并不限于为二氧化硅，优选为二氧化硅，有利于增强层与层之间的界面粘附性，用于隔离半导体基底30与浮栅层33，其厚度可以根据具体的工艺需求而定，例如为(angstrom)。浮栅层33可以为未掺杂多晶硅、掺杂磷等的掺杂多晶硅、金属纳米晶、硅锗纳米晶或者其他合适的导电材料，可以采用沉积工艺形成，例如化学气相沉积工艺，浮栅层33用于形成浮栅(FG)，能够俘获或失去电子，从而能够使最终形成的快闪存储器具有存储以及擦除的功能，其厚度可以根据具体的工艺需求而定。垫氮化层可以采用低压化学气相沉积工艺形成，包括但并不限于氮化硅，优选为氮化硅，作为后续浅沟槽隔离结构抛光工艺的停止层，浮栅氧化层12、浮栅层13和垫氮化层的总厚度取决于后续形成的浅沟槽隔离结构的高度。
然后，依次刻蚀所述浮栅氧化层12、浮栅层13和半导体基底30，形成浅沟槽，以在所述半导体基底30中定义出存储区域和外围区域以及存储区域中各个存储单元对应的有源区，具体地，可以采用两步刻蚀的方法获得所述浅沟槽，首先，在所述垫氮化层上旋涂光刻胶层(未图示)，图案化光刻胶层后形成掩膜图形，利用图案化的光刻胶层作为掩膜，在垫氮化层中干法刻蚀出长方形的顶部开口；然后再利用干法刻蚀，沿顶部开口对所述浮栅层13、浮栅氧化层12、半导体基底30进行刻蚀，获得长方形或倒梯形状的浅沟槽；形成浅沟槽后采用灰化工艺等去除所述图案化的光刻胶层。
接着，在所述浅沟槽表面生长衬氧化层(未图示)，并在所述浅沟槽中填充满绝缘介质材料(未图示)，所述绝缘介质材料表面与所述垫氮化层表面齐平，以形成浅沟道隔离结构31；具体地，采用热氧化工艺在浅沟槽表面生长一层衬氧化层(可以为二氧化硅)，用于增强后续填充的绝缘介质材料的粘附力，接着采用高密度等离子体沉积(HDPCVD)、低压化学气相沉积(LPCVD)或增强等离子体化学气相沉积(PECVD)等方式填充绝缘介质材料至浅沟槽中，所述绝缘介质材料覆盖所述浅沟槽的侧壁和底部以及所述垫氮化层的表面，进一步地采用化学机械抛光(CMP)工艺抛除所述垫氮化层表面的绝缘介质材料直至露出浅沟道隔离结构11的顶部，并使所述浅沟道隔离结构11表面平坦化，此时所述绝缘介质材料表面与所述垫氮化层表面齐平。
然后，采用湿法刻蚀工艺去除所述垫氮化层，以暴露出所述浮栅层33表面，具体地，可以采用浓度为40％～90％的磷酸溶液来去除所述垫氮化层。
之后，采用化学气相沉积工艺等在暴露出所述浮栅层33表面上形成层间介质层34，层间介质层34的材料可以为氮化硅，或者氮氧化硅，或者氮化硅和氮氧化硅的叠层结构，可以采用沉积工艺形成，例如化学气相沉积工艺。本实施例中层间介质层34为氮化硅。
接着，请继续参考图3A，在步骤S2中，采用浮栅光罩掩膜版工艺，在所述层间介质层34表面形成光刻胶图形(未示出)，以所述光刻胶图形为掩膜，可以采用干法刻蚀工艺刻蚀工艺所述层间介质层34，刻蚀停止在浮栅层33表面上或者停止在浮栅层33中一定深度，以在层间介质层34或者层间介质层34和浮栅层33中形成开口35，开口35的主要是用于形成公共源区/源线或者公共漏区/位线。本发明的各个实施例中，可以通过一个刻蚀步骤或者多个刻蚀步骤形成开口35。本实施例中，刻蚀停止在浮栅层33中一定深度，以用于后续形成具有稳定浮栅尖端的浮栅结构，进而提高快闪存储器的性能。
请继续参考图3A，在步骤S3中，首先，对开口35进行沉积前清洗，以防止开口35中残留的刻蚀副产物影响后续侧墙材料的沉积效果；然后，采用正硅酸乙酯(TEOS)低压气相沉积(LPCVD)工艺等工艺在开口35侧壁和底部以及层间介质层34表面上形成一定厚度的第一侧墙材料薄膜。沉积第一侧墙材料薄膜之后可以对沉积厚度进行测量，以保证开口35内填充的第一侧墙材料薄膜的关键尺寸误差满足要求。沉积第一侧墙材料薄膜之后可以继续对器件进行快速退火，以提高第一侧墙材料薄膜的台阶覆盖性和致密性。沉积第一侧墙材料薄膜的工艺温度为300℃～800℃，退火温度为600℃～1200℃，退火时间30s～100s，本实施例中的退火温度为1050℃。在本发明的其他实施例中，所述第一侧墙材料薄膜的材料可以是为氧化硅、氮化硅、氮氧化硅中的一种或几种组合，可以是单层结构，也可以是氧化硅-氮化硅-氧化硅等复合层结构；接着，采用等离子体干法刻蚀等刻蚀工艺对第一侧墙材料薄膜进行侧墙刻蚀，去除所述层间介质层34上方以及开口35底部多余的侧墙材料薄膜，而在开口35侧壁形成第一侧墙36。
请继续参考图3A，在步骤S4中，以所述第一侧墙36为掩膜，继续刻蚀开口35中的浮栅层33和浮栅氧化层32，以打开所述开口35底部的浮栅层33和浮栅氧化层32而暴露出浮栅氧化层32下方的半导体基底30表面，刻蚀停止在半导体基底30顶部表面。本步骤中可能会产生图1C所示的有源区凹陷问题，即因刻蚀开口35中的浮栅层33和浮栅氧化层32而在开口底部暴露的半导体基底30(有源区)与浅沟槽隔离区交界处产生有源区凹陷，后续在沉积第二侧墙材料时，该有源区凹陷会导致浮栅侧壁的第二侧墙偏薄，进而造成浮栅和源线之间的隔离性能较差，最终引起漏电，影响闪存的数据保持能力。
请参考图3B，在步骤S5中，可以采用离子注入工艺对开口35底部暴露出的半导体基底30进行离子掺杂，离子注入后还包括对所述半导体基底30进行退火激活，使掺杂离子扩散到浮栅氧化层32下方的半导体基底30中，同时修复离子注入对开口35侧壁和底面带来的表面损伤，进而形成源区或漏区37。
请参考图3C，步骤S6的目的主要是对开口35侧壁底部的因刻蚀浮栅层33和浮栅氧化层32而造成的有源区与浅沟槽隔离区交界处由于有源区凹陷而露出的浮栅表面修复处理，在修复有源区凹陷的表面损伤，改善表面性能的同时，还在开口35中的浮栅层33的侧壁以及有源区凹陷的表面生成绝缘介质38，并对开口35中浮栅氧化层32底部的有源区凹陷进行填充甚至填满，从而为后续第二侧墙的材料沉积提供较好的工艺表面，提高台阶覆盖性，为后续形成的浮栅和源线之间提供良好的隔离。在步骤S6中，可以采用包括氧化处理和/或氮氧化处理的工艺对开口35侧壁底部的浮栅层33侧壁以及有源区凹陷进行表面修复处理，所述氧化处理包括热氧化工艺(Rapid Thermal Oxidation，RTO)和/或原位蒸气生成(In-suit Stream Generation，ISSG)工艺；所述氮氧化处理为采用一氧化二氮、氧化氮、二氧化氮等至少一种氮氧化物气体进行氮氧化处理的工艺，例如快速热氮氧化工艺。其中，热氧化工艺是利用氧化炉或快速热退火腔室，在氧气气氛下对开口35侧壁底部进行600℃至1100℃的热氧化处理实现；原位蒸气生成(ISSG)工艺是在快速热退火腔室中，通入氢气与氧气，在热的开口35侧壁底部表面原位化合成水蒸汽，再与开口35侧壁底部浮栅层33和有源区凹陷的硅等化合形成氧化物的过程；本实施例中，采用快速热氮氧化工艺实现所述表面修复处理，工艺气体为一氧化二氮，工艺温度为900℃至1200℃。例如为1000℃，退火时间为30s～150s，例如为60s，所述浮栅层33表面和因有源区凹陷而露出的浮栅表面形成氮氧化硅。
请参考图3D，在步骤S7中，可以通过化学气相沉积工艺或原子层沉积工艺等，在开口35表面以及层间介质层34表面上沉积第二侧墙材料，第二侧墙材料可以为氧化硅、氮化硅和氮氧化硅中一种或者它们组合，例如氧化硅-氮化硅-氧化硅叠层结构，由于步骤S6中对开口35侧壁底部进行了表面修复处理，形成了绝缘介质38，因此第二侧墙材料在开口35中的粘附性、台阶覆盖性均大大提高。优选的，对沉积的第二侧墙材料进行增强性退火，以进一步增强第二侧墙材料的致密性以及第二侧墙材料与开口35侧壁的粘附性，所述增强性退火的工艺气体包括氧气、氮气、一氧化二氮、氧化氮、二氧化氮和氨气中的至少一种，退火温度为800℃～1200℃，退火时间为30s～150s。本实施例中，工艺气体为一氧化二氮，退火温度为1000℃，退火时间为60s～90s。之后，通过干法刻蚀工艺刻蚀所述第二侧墙材料，进而形成覆盖在绝缘介质38和部分第一侧墙36的第二侧墙39。即第二侧墙39的高度从有源区凹陷向上，经浮栅氧化层32、浮栅层33延伸至第一侧墙36上。
在步骤S7之后，请参考3E，可以在整个器件表面沉积多晶硅材料，直至填满开口35，通过化学机械平坦化工艺去除第一侧墙表面上方多余的多晶硅，从而在开口35中形成源线40。之后还可以去除层间介质层34，再次刻蚀暴露出的浮栅层33，在去除层间介质层34的浮栅层33表面上形成隧穿氧化层以及字线，进而完成整个快闪存储器的制造。
综上所述，本发明的快闪存储器的制造方法，在刻蚀浮栅层和浮栅氧化层后的开口底部的半导体衬底中形成源区或漏区之后，且在所述开口中沉积第二侧墙材料之前，增加了一步对有源区与浅沟槽隔离区交界处由于有源区凹陷而露出的浮栅进行表面修复处理的操作，因此可以修复开口有源凹陷区域浮栅侧壁的损伤，减小凹陷程度，为第二侧墙的材料沉积提供良好的工艺表面，进而可以解决由于浅沟槽隔离结构边界的有源区凹陷而引起的浮栅与源线之间较差隔离性的问题，提高了快闪存储器的数据保持能力。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种快闪存储器的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底表面上依次形成浮栅氧化层、浮栅层以及层间介质层；
刻蚀所述层间介质层，并停止至所述浮栅层表面，以形成开口；
在所述开口的侧壁上形成第一侧墙；
以所述第一侧墙为掩膜，继续刻蚀所述开口中的浮栅层和浮栅氧化层，直至暴露出下方的半导体衬底表面；
对所述开口底部暴露的半导体衬底进行离子掺杂，以形成源区或漏区；
对所述开口的侧壁底部进行表面修复处理；
在所述开口的浮栅层和浮栅氧化层的侧壁上形成第二侧墙。
2.如权利要求1所述的快闪存储器的制造方法，其特征在于，提供半导体衬底的步骤包括：
提供一半导体衬底基底，在所述半导体基底上依次形成浮栅氧化层、浮栅层以及垫氮化层；
依次刻蚀所述垫氮化层、浮栅层、浮栅氧化层和半导体基底，形成浅沟槽，以在所述半导体基底中定义出有源区；
在所述浅沟槽表面生长衬氧化层，并在所述浅沟槽中填充满绝缘介质材料，并平坦化所述绝缘介质材料表面以与所述垫氮化层表面齐平，以形成浅沟道隔离结构；
采用湿法刻蚀工艺去除所述垫氮化层。
3.如权利要求1或2所述的快闪存储器的制造方法，其特征在于，所述层间介质层的材料为氮化硅和/或氮氧化硅。
4.如权利要求1所述的快闪存储器的制造方法，其特征在于，所述第一侧墙和第二侧墙的材料选自氧化硅和/或氮氧化硅。
5.如权利要求1所述的快闪存储器的制造方法，其特征在于，对所述开口底部暴露的半导体衬底进行离子掺杂以形成所述源区或漏区。
6.如权利要求1所述的快闪存储器的制造方法，其特征在于，所述表面修复处理包括氧化处理和/或氮氧化处理。
7.如权利要求7所述的快闪存储器的制造方法，其特征在于，所述氧化处理包括热氧化工艺和/或原位蒸气生成工艺，所述氮氧化处理为采用氮氧化物气体进行氮氧化处理的工艺。
8.如权利要求8所述的快闪存储器的制造方法，其特征在于，所述热氧化工艺的工艺气体包括氧气，工艺温度为600℃至1100℃；所述原位蒸气生成工艺的工艺气体包括氢气与氧气；所述氮氧化处理的工艺气体包括一氧化二氮、氧化氮和二氧化氮中的至少一种，工艺温度为900℃～1200℃，工艺时间为30s～150s。
9.如权利要求1所述的快闪存储器的制造方法，其特征在于，形成所述第二侧墙的步骤包括：
在所述开口表面以及所述层间介质层表面沉积所述第二侧墙的材料；
对沉积的所述第二侧墙的材料进行增强性退火；
刻蚀沉积的所述第二侧墙的材料，以在所述开口中形成所述第二侧墙，所述第二侧墙覆盖在浮栅氧化层、浮栅层以及部分第一侧墙的侧壁上。
10.如权利要求10所述的快闪存储器的制造方法，其特征在于，所述增强性退火的工艺气体包括氧气、氮气、一氧化二氮、氧化氮、二氧化氮和氨气中的至少一种。
11.如权利要求10所述的快闪存储器的制造方法，其特征在于，所述增强性退火的温度为800℃～1200℃，退火时间为30s～150s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710369457.3A CN107221533B (zh) | 2017-05-23 | 2017-05-23 | 快闪存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710369457.3A CN107221533B (zh) | 2017-05-23 | 2017-05-23 | 快闪存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107221533A true CN107221533A (zh) | 2017-09-29 |
| CN107221533B CN107221533B (zh) | 2019-11-26 |
Family
ID=59944373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710369457.3A Active CN107221533B (zh) | 2017-05-23 | 2017-05-23 | 快闪存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107221533B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807392A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 快闪存储器及其制造方法 |
| CN109103085A (zh) * | 2018-08-06 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 闪存及其制造方法 |
| CN109872994A (zh) * | 2019-03-07 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN112201660A (zh) * | 2020-11-12 | 2021-01-08 | 上海华虹宏力半导体制造有限公司 | 闪存器件的形成方法 |
| CN112750788A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
| CN112908931A (zh) * | 2019-12-03 | 2021-06-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123269A (zh) * | 2006-08-10 | 2008-02-13 | 台湾积体电路制造股份有限公司 | 分离栅极快闪存储装置及其制造方法 |
| CN106298793A (zh) * | 2016-09-30 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 自对准分栅闪存器件及其制造方法 |
-
2017
- 2017-05-23 CN CN201710369457.3A patent/CN107221533B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123269A (zh) * | 2006-08-10 | 2008-02-13 | 台湾积体电路制造股份有限公司 | 分离栅极快闪存储装置及其制造方法 |
| CN106298793A (zh) * | 2016-09-30 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 自对准分栅闪存器件及其制造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807392A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 快闪存储器及其制造方法 |
| CN108807392B (zh) * | 2018-06-08 | 2020-12-18 | 上海华虹宏力半导体制造有限公司 | 快闪存储器及其制造方法 |
| CN109103085A (zh) * | 2018-08-06 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 闪存及其制造方法 |
| CN109872994A (zh) * | 2019-03-07 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN109872994B (zh) * | 2019-03-07 | 2021-09-03 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN112908931A (zh) * | 2019-12-03 | 2021-06-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN112201660A (zh) * | 2020-11-12 | 2021-01-08 | 上海华虹宏力半导体制造有限公司 | 闪存器件的形成方法 |
| CN112201660B (zh) * | 2020-11-12 | 2023-10-27 | 上海华虹宏力半导体制造有限公司 | 闪存器件的形成方法 |
| CN112750788A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
| CN112750788B (zh) * | 2021-01-22 | 2023-11-24 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107221533B (zh) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107221533B (zh) | 快闪存储器的制造方法 | |
| TWI606583B (zh) | Non-volatile memory device method | |
| CN105097704B (zh) | 闪存器件及其形成方法 | |
| JP2008010806A (ja) | Ｎａｎｄフラッシュメモリ素子の製造方法 | |
| CN108899321B (zh) | 快闪存储器的制造方法 | |
| CN106129008B (zh) | 快闪存储器的形成方法 | |
| TWI601270B (zh) | 半導體結構及其形成方法 | |
| JP2015109469A (ja) | 半導体素子 | |
| CN108807392A (zh) | 快闪存储器及其制造方法 | |
| US6902975B2 (en) | Non-volatile memory technology compatible with 1T-RAM process | |
| KR100753134B1 (ko) | 반도체 소자의 제조방법 | |
| CN101783325A (zh) | 形成快闪存储器的方法 | |
| CN101399228A (zh) | 半导体器件及其制造方法 | |
| JP2007073973A (ja) | フラッシュメモリの製造方法 | |
| US7122427B2 (en) | Method of fabricating non-volatile memory device | |
| CN106328656B (zh) | 一种可调控制栅增加ild填充窗口的工艺方法 | |
| JP2005197705A (ja) | 半導体デバイスを製造するための方法 | |
| US6802322B2 (en) | Method of fabricating a stringerless flash memory | |
| JP2005286256A (ja) | 半導体装置及びその製造方法 | |
| US8652902B2 (en) | Floating gate semiconductor memory device and method for producing such a device | |
| CN102637696B (zh) | 闪存的存储单元及其形成方法 | |
| US8574986B2 (en) | Method for fabricating nonvolatile memory device | |
| WO2019084883A1 (zh) | 非挥发性存储器的制造方法 | |
| KR100439190B1 (ko) | 플래쉬 이이피롬 및 그 제조방법 | |
| CN107994025A (zh) | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |