CN107994025A - 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 - Google Patents
增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 Download PDFInfo
- Publication number
- CN107994025A CN107994025A CN201711279311.6A CN201711279311A CN107994025A CN 107994025 A CN107994025 A CN 107994025A CN 201711279311 A CN201711279311 A CN 201711279311A CN 107994025 A CN107994025 A CN 107994025A
- Authority
- CN
- China
- Prior art keywords
- grid structure
- side wall
- oxide layer
- flash memory
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000006396 nitration reaction Methods 0.000 claims abstract description 75
- 230000002093 peripheral effect Effects 0.000 claims abstract description 56
- FRTAUWORWHSFAY-UHFFFAOYSA-N Onoside Natural products COc1cc(cc2OCOc12)C3CC(=O)c4cc(OC5OC(CO)C(O)C(O)C5O)ccc4O3 FRTAUWORWHSFAY-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000002347 injection Methods 0.000 claims abstract description 20
- 239000007924 injection Substances 0.000 claims abstract description 20
- 238000003860 storage Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 96
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构。利用本发明提供的增加浮栅型闪存侧墙宽度的方法，在外围电路区域的第二栅极结构的侧壁形成包括依次叠加的ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙，由于加宽侧墙较ONO侧墙宽度增加，使得随后在外围电路区域进行源漏注入的离子注入区域和第二栅极结构的距离增加，可以降低高压晶体管的漏电流，并且，可以使在第二栅极结构周围基底中形成的漏极延伸区域(LDD区域)的面积增加，从而可以提高高压晶体管的击穿电压。本发明提供的浮栅型闪存结构，其设置于外围电路区域的第二栅极结构具有包括ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构。
背景技术
存储器大致可以分为两大类：易失(volatile)存储器和非易失(non-volatile)存储器。易失存储器在系统关闭时立即失去存储在内的信息：它需要持续的电源供应以维持数据。大部分的随机存储器(RAM)都属于此类。非易失存储器在系统关闭或无电源供应时仍能保持数据信息，其中，浮栅型闪存就是一种非易失存储器。
目前在制作浮栅型闪存时，除了在存储区域形成多个存储单元(cell)之外，通常还会存储区域周围设置外围电路(periphery circuit)区域，外围电路区域主要用于形成高压晶体管与逻辑晶体管的逻辑电路，其中，高压晶体管与存储单元形成闪存结构，而逻辑电路用以引入不同的电压，控制所述浮栅型闪存进行数据写入、擦除和读取等操作。
为了隔离浮栅型闪存的高压晶体管的源漏区和多晶硅栅极，以避免源漏区离子注入区域离栅极太近而引发短沟道效应，同时保护多晶硅栅极的侧壁，在多晶硅栅极的侧壁通常制作有ONO层(oxide-nitride-oxide，二氧化硅/氮化硅/二氧化硅)形成的侧墙(spacer)。
在尽可能保持浮栅型闪存器件性能的前提下，加宽侧墙的宽度可以增加高压晶体管的击穿电压，从而提高浮栅型闪存的性能。
目前，通常通过增加ONO层的氮化硅或者最外层的二氧化硅的厚度以增加ONO侧墙的宽度，但是，受多晶硅栅之间最小间距设计规则(design rule)的限制，这种方法使得存储单元间的间距减小，并且容易造成ONO侧墙刻蚀后仍然互连的形貌，阻挡后续在外围电路区域进行的源漏注入。
发明内容
本发明的目的之一是提供一种增加浮栅型闪存侧墙宽度的方法，通过优化工艺，改进侧墙的组成，实现侧墙宽度的增加，以提高高压MOS管的击穿电压。
本发明的另一目的是提供一种利用上述增加浮栅型闪存侧墙宽度的方法制作的浮栅型闪存结构。
为实现上述目的，本发明提供了一种增加浮栅型闪存侧墙宽度的方法，包括如下步骤：
提供一基底，所述基底包括存储单元区域和外围电路区域，所述存储单元区域形成有第一栅极结构，所述外围电路区域形成有第二栅极结构；形成ONO侧墙，所述ONO侧墙覆盖所述第一栅极结构的侧壁以及所述第二栅极结构的侧壁，所述ONO侧墙包括依次形成的第一氧化层、氮化层以及第二氧化层；在所述存储单元区域进行存储单元的源漏注入过程；去除形成于所述第一栅极结构侧壁的ONO侧墙的第二氧化层；在所述存储单元区域和所述外围电路区域依次形成第三氧化层和加宽氮化层，所述第三氧化层覆盖所述存储单元区域和所述外围电路区域，所述加宽氮化层覆盖所述第三氧化层；以及去除位于所述第一栅极结构的侧壁以外和所述第二栅极结构的侧壁以外的所述加宽氮化层，形成覆盖所述第二栅极结构的侧壁的加宽侧墙。
可选的，去除形成于所述第一栅极结构侧壁的ONO侧墙的第二氧化层的步骤中，采用干法刻蚀工艺，其中，所述第二氧化层和所述氮化层的刻蚀选择比大于10。
可选的，去除位于所述第一栅极结构和所述第二栅极结构的侧壁以外的所述加宽氮化层步骤中，采用干法刻蚀工艺，其中，所述加宽氮化层和所述第三氧化层的刻蚀选择比大于30。
可选的，上述增加浮栅型闪存侧墙宽度的方法还包括如下步骤：在所述第二栅极结构的侧壁形成加宽侧墙之后，在所述外围电路区域进行高压晶体管的源漏注入过程；以及去除所述存储单元区域和所述外围电路区域剩余的所述加宽氮化层。
可选的，在去除所述存储单元区域和所述外围电路区域剩余的所述加宽氮化层步骤中，采用湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀液为磷酸溶液。
可选的，所述第三氧化层为二氧化硅，所述加宽氮化层为氮化硅。
可选的，所述第三氧化层的厚度为所述加宽氮化层的厚度为
可选的，在形成所述ONO侧墙之前，在所述外围电路区域进行漏极轻掺杂过程。
另外，本发明还提供了一种浮栅型闪存结构，包括一基底，所述基底包括存储单元区域和外围电路区域，所述存储单元区域用于形成存储单元，所述外围电路区域用于形成控制所述存储单元的高压晶体管，所述外围电路区域形成有第二栅极结构，其特征在于，在所述第二栅极结构的侧壁形成有加宽侧墙，所述加宽侧墙包括在第二栅极结构的侧壁表面依次叠加的ONO侧墙、第三氧化层和加宽氮化层。
可选的，上述ONO侧墙包括在所述第二栅极结构的侧壁表面依次叠加的第一氧化层、氮化层以及第二氧化层，所述存储区域设置有第一栅极结构，在所述第一栅极结构的侧壁设置有包括第一氧化层、氮化层、第三氧化层以及加宽氮化层的侧墙。
利用本发明提供的增加浮栅型闪存侧墙宽度的方法，不增加ONO侧墙中每一层的厚度，而是在第二栅极结构的侧壁形成包括依次叠加的ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙，随后在外围电路区域进行源漏注入，由于加宽侧墙较ONO侧墙宽度增加，使得源漏区的离子注入区域和第二栅极结构的距离增加，可以降低高压晶体管的漏电流，并且，在第二栅极结构周围基底中形成的漏极延伸区域(LDD区域)的耐压性能提高，从而可以提高高压晶体管的击穿电压。
本发明提供的浮栅型闪存结构，其设置于外围电路区域的第二栅极结构具有包括ONO侧墙、第三氧化层和氮化层的加宽侧墙，可以提高高压晶体管的击穿电压，有利于提高浮栅型闪存的性能。
附图说明
图1是本发明实施例增加浮栅型闪存侧墙宽度的方法的流程示意图。
图2a至图2h是本发明实施例增加浮栅型闪存侧墙宽度的方法各步骤的剖面示意图。
附图标记说明：
100-基底；110-第一栅极结构；120-第二栅极结构；130-ONO介质层；131-第一氧化层；132-氮化层；133-第二氧化层；140-第三氧化层；150-加宽氮化层；10-ONO侧墙；20-加宽侧墙。
具体实施方式
以下结合附图和具体实施例对本发明的增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
图1是本发明实施例增加浮栅型闪存侧墙宽度的方法的流程示意图。包括以下步骤：
S1：提供一基底，所述基底包括存储单元区域和外围电路区域，在所述存储单元区域形成有第一栅极结构，在所述外围电路区域形成有第二栅极结构；
S2：形成ONO侧墙，所述ONO侧墙覆盖所述第一栅极结构的侧壁以及所述第二栅极结构的侧壁，所述ONO侧墙包括依次形成的第一氧化层、氮化层以及第二氧化层；
S3：在所述存储单元区域进行存储单元的源漏注入过程；
S4：去除形成于所述第一栅极结构侧壁的ONO侧墙的第二氧化层；
S5：在所述存储单元区域和所述外围电路区域依次形成第三氧化层和加宽氮化层，所述第三氧化层覆盖所述存储单元区域和所述外围电路区域，所述加宽氮化层覆盖所述第三氧化层；
S6：去除位于所述第一栅极结构的侧壁以外和所述第二栅极结构的侧壁以外的所述加宽氮化层，形成覆盖所述第二栅极结构的侧壁的加宽侧墙；
S7：在所述外围电路区域进行高压晶体管的源漏注入过程；
S8：去除所述存储单元区域和所述外围电路区域剩余的所述加宽氮化层。
图2a至2h是本发明实施例增加浮栅型闪存侧墙宽度的方法各步骤的剖面示意图。以下结合图1和图2a至图2h对本发明实施例的增加浮栅型闪存侧墙宽度的方法进行更详细的说明。
结合图1和图2a，执行步骤S1，提供一基底100，所述基底100包括存储单元区域Ⅰ和外围电路区域Ⅱ，在所述存储单元区域Ⅰ形成有第一栅极结构110，在所述外围电路区域Ⅱ形成有第二栅极结构120，在所述基底100上形成覆盖所述第一栅极结构110和第二栅极结构120的ONO介质层130，所述ONO介质层130包括在所述存储单元区域和外围电路区域表面依次形成的第一氧化层131、氮化层132以及第二氧化层133。
所述基底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。所述基底100可以根据设计需求注入一定的掺杂粒子以改变电学参数，例如上述基底可以是一p型或n型硅基底。
在现有的浮栅型闪存制造工艺中，在同一基底100上往往同时进行存储单元、逻辑晶体管和高压晶体管的制造工艺，其中，存储单元和高压晶体管为高压区域，用于形成浮栅型闪存，本实施例对高压区域的结构和工艺进行说明，本领域技术人员应当理解，本实施例重点描述了增加浮栅型闪存侧墙宽度的方法以及利用了所述方法形成的浮栅型闪存，在同一基底100上也可以制作逻辑电路。
本实施例中，第一栅极结构110为堆叠栅结构，具体包括基底100表面依次堆叠形成的栅极氧化层、浮栅和控制栅，浮栅和控制栅之间形成有隧穿氧化层，控制栅和浮栅通常由多晶硅制成，能通过隧穿效应进行数据的写入和擦除。第二栅极结构120用于形成高压晶体管，其可以是单层多晶硅结构，其多晶硅层通常与控制栅为同一工艺层。本实施例中第一栅极结构110和第二栅极结构120的形成可利用化学气相沉积、光刻等方法，具体可以用本领域技术人员公知的方法形成第一栅极结构110以及第二栅极结构120，本实施例不再详述。需要说明的是，本实施例重点描述的是在高压晶体管的第二栅极结构120侧壁形成的侧墙，因此，在本步骤中，可以认为在基底100上已经完成了但不限于下列工艺步骤：在存储单元区域Ⅰ进行的阱注入(例如深N阱注入)、在外围电路区域Ⅱ进行漏极轻掺杂(LDD)形成的漏极延伸区以及P阱注入等，并且，存储单元区域Ⅰ和外围电路区域Ⅱ中均已形成有隔离沟道(如浅沟槽隔离结构，STI)。此外，图2a中仅示出了两个第一栅极结构110和一个第二栅极结构120，但是，本领域技术人员应当理解，为使得图示能清楚的表达本申请的核心思想，图中仅以示意图的形成表示了部分存储单元区域Ⅰ和外围电路区域Ⅱ的器件和结构，但这并不代表本发明涉及的浮栅型闪存工艺仅包括这些部分，公知的闪存结构和工艺步骤也可包含在其中。
形成所述第一栅极结构110和第二栅极结构120之后，可以在存储区域Ⅰ和外围区域Ⅱ的表面形成ONO(oxide-nitride-oxide，即氧化物-氮化物-氧化物)介质层130，用于形成ONO侧墙，ONO介质层130覆盖第一栅极结构110和第二栅极结构120。本实施例中，所述ONO介质层130包括在存储区域Ⅰ和外围区域Ⅱ的表面依次形成的第一氧化层131、氮化层132以及第二氧化层133，第一氧化层131例如为二氧化硅(SiO2)，氮化层132例如是氮化硅(SiNx)，第二氧化层133例如是氮氧化硅(SiOxNy)或者二氧化硅。具体的，第一氧化层131覆盖第一栅极结构110的表面(包括侧壁)、第二栅极结构120的表面(包括侧壁)以及暴露的基底100表面，氮化层132和第二氧化层133依次叠加形成在第一氧化层131表面。
上述ONO介质层130可利用化学气相沉积工艺形成。本实施例中，ONO介质层130的各层厚度可以采用现有工艺设定，具体可包括厚度均为常规厚度(即不作增加)的第一氧化层131、氮化层132以及第二氧化层133。
结合图1和图2b，执行步骤S2，制作ONO侧墙10，所述ONO侧墙10覆盖第一栅极结构110的侧壁以及第二栅极结构120的侧壁。
具体的，可以利用干法刻蚀工艺，在垂直于基底100的方向向下刻蚀ONO介质层130，从而去除形成于第一栅极结构110的顶部、第二栅极结构120的顶部以及第一栅极110和第二栅极120之间基底100表面上(但不覆盖第一栅极结构110和第二栅极结构120的侧壁)的ONO介质层130。刻蚀完成之后，形成覆盖第一栅极结构110的侧壁以及第二栅极结构120的侧壁ONO侧墙10。
干法刻蚀可采用由HBr、HeHBr、Cl2、O2、N2、NF3、Ar或HeO2和CF4组成的组中的一种或多种作为刻蚀气体。
结合图1和图2c，执行步骤S3，在所述存储单元区域Ⅰ进行存储单元的源漏注入过程，形成存储单元区域Ⅰ的源区和漏区。
对所述存储区域Ⅰ进行源漏注入以形成存储单元区域Ⅰ的源区和漏区的方法可以采取公知的方法，在进行源漏注入过程中，为了避免对基底100上非注入区域造成影响，可以用光阻遮挡非注入区域。
本实施例中，ONO侧墙10可以避免该源区和漏区离第一栅极结构110太近而引发短沟道效应，同时保护第一栅极结构110的侧壁，由于本步骤在进行源漏注入时在第一栅极结构110形成的ONO侧墙10由厚度不作增加的ONO介质层130形成的，所以ONO侧墙10不会影响本步骤中的源漏注入，也不会影响存储单元的性能。
结合图1和图2d，执行步骤S4，去除形成于第一栅极结构110侧壁的ONO侧墙10的第二氧化层133。
去除第二氧化层133的目的是避免第一栅极结构110的侧墙过宽而造成后续在存储单元间填充层间介质层(ILD，Inter layer dielectric)的难度增加，影响存储单元的性能。具体的，步骤S4可以采用干法刻蚀工艺，并且选择对氮氧化硅(即第二氧化层133的材质)和氮化硅(即氮化层132的材质)具有高刻蚀选择比(例如大于10)的干法刻蚀条件，去除第二氧化层133。
结合图1和图2e，执行步骤S5，在存储单元区域Ⅰ和外围电路区域Ⅱ依次形成第三氧化层140和加宽氮化层150，所述第三氧化层140覆盖存储单元区域Ⅰ和外围电路区域Ⅱ的表面，所述加宽氮化层150覆盖所述第三氧化层140。
具体的，第三氧化层140例如是二氧化硅，厚度约加宽氮化层150例如是氮化硅，厚度约所述第三氧化层140和加宽氮化层150可以利用化学气相沉积工艺形成。
结合图1和图2f，执行步骤S6，去除位于第一栅极结构110的侧壁以外和第二栅极结构120的侧壁以外的加宽氮化层150，在第二栅极结构120的侧壁形成加宽侧墙20。
可以利用干法刻蚀工艺，在垂直于基底100的方向向下刻蚀加宽氮化层150，从而去除形成于第一栅极结构110的顶部、第二栅极结构120的顶部以及第一栅极结构110和第二栅极结构120之间(但不覆盖第一栅极结构110和第二栅极结构120的侧壁)的加宽氮化层150。具体的，可以选择对氮化硅(加宽氮化层150的材质)和二氧化硅(第三氧化层140的材质)具有高刻蚀选择比(例如大于30)的干法刻蚀条件，去除位于第一栅极结构110和第二栅极结构120的侧壁以外的加宽氮化层150。
经过步骤S6，在外围区域Ⅱ，第二栅极结构120的侧壁形成了加宽侧墙20，其宽度为ONO侧墙10、第三氧化层140以及加宽氮化层150的厚度之和，其中，ONO侧墙10的宽度由依次叠加的第一氧化层131、氮化层132和第二氧化层133的厚度之和决定，相较于ONO侧墙10，加宽侧墙20的宽度具有明显增加。
结合图1和图2g，执行步骤S7，在所述外围区域Ⅱ进行高压晶体管的源漏注入过程。
在所述外围电路区域Ⅱ进行高压晶体管的源漏注入之前，可以先完成存储单元区域Ⅰ的源漏区光刻工艺，形成存储单元区域Ⅰ的源极和漏极，具体光刻方法方法可以应用本领域公知的工艺，此处不进行详述。
本实施例在所述外围区域Ⅱ进行高压晶体管的源漏注入时，由于第二栅极结构120具有由第一氧化层131、氮化层132、第二氧化层133、第三氧化层140、加宽氮化层150叠加形成的加宽侧墙20，因此，可以起到隔离外围区域Ⅱ的高压晶体管的源漏区和第二栅极结构120的多晶硅层、同时保护第二栅极结构120侧壁的积极效果，并且，对于在外围电路区域Ⅱ形成的漏极延伸区(即漏极轻掺杂区域，或LDD区域)，其与源漏区充分相隔，面积增加，在对高压晶体管加压以控制存储单元时，LDD区域的耐压性能得到增强，从而可以提高高压晶体管的击穿电压，有利于提高浮栅型闪存的可靠性。
结合图1和图2h，执行步骤S8，去除所述存储单元区域Ⅰ和所述外围电路区域Ⅱ剩余的加宽氮化层150。
具体的，可以利用湿法刻蚀工艺去除剩余的加宽氮化层150，本实施例中采用磷酸溶液去除剩余的加宽氮化层150。由于第三氧化层140覆盖第二栅极结构120周围的基底100表面，在去除加宽氮化层150时，不会对基底100表面造成损伤。
完成步骤S1至S8之后，一方面，在形成于存储单元区域Ⅰ的第一栅极结构110的侧壁形成了由第一氧化层131、氮化层132、第三氧化层140的厚度叠加而成的侧墙，该侧墙与ONO侧墙10相比，第二氧化层133被第三氧化层140替换，在合适条件下，该侧墙宽度与ONO侧墙10宽度可以相同，从而该侧墙对存储单元的影响较小，并且，第三氧化层140还覆盖第一栅极结构110之间的基底100表面，在后续工艺中可以保护基底100避免损伤。
另一方面，在形成于外围电路区域Ⅱ的第二栅极结构120的侧壁，形成了由第一氧化层131、氮化层132、第二氧化层133、第三氧化层140的厚度叠加而成的侧墙，加宽侧墙20中的加宽氮化层150部分已去除，而第三氧化层140厚度约其对侧墙宽度的影响较小，因而对后续工艺窗口的影响较小，并且，第三氧化层140覆盖第二栅极结构120周围的基底100表面，在后续工艺中可以保护基底100表面避免损伤。
综上，利用本实施例提供的增加浮栅型闪存侧墙宽度的方法，不需要增加ONO介质层130中的每层厚度，从而不会造成ONO介质层130刻蚀后仍然互连的形貌，对源漏注入窗口影响较小，具体的，通过改进侧墙的组成，在第二栅极结构120的侧壁形成由ONO侧墙10、第三氧化层140和加宽氮化层150的厚度叠加的加宽侧墙20，随后在外围电路区域Ⅱ进行源漏注入，由于加宽侧墙20宽度的增加，第二栅极结构120周围的离子注入区域和第二栅极结构120中的多晶硅层的距离增加，因而可以降低高压晶体管的漏电流，并且，在第二栅极结构120周围的基底100中形成的漏极延伸区域(即LDD区域)面积增加，从而耐压性能提高，有利于提高高压晶体管的击穿电压。
本实施例另外提供一种浮栅型闪存结构，可以采用上述增加浮栅型闪存侧墙宽度的方法形成，如图2f，所述浮栅型闪存结构包括：
基底100，所述基底100包括存储单元区域Ⅰ和外围电路区域Ⅱ，分别用于形成存储单元和控制所述存储单元的高压晶体管，其中，在外围电路区域Ⅱ设置有第二栅极结构120，在所述第二栅极结构120的侧壁设置有加宽侧墙20，所述加宽侧墙20包括在第二栅极结构120的侧壁表面依次叠加的ONO侧墙10、第三氧化层140、加宽氮化层150。
由上可知，所述加宽侧墙20的宽度包括ONO侧墙10、第三氧化层140、加宽氮化层150，本实施例中加宽侧墙20的厚度为ONO侧墙10、第三氧化层140、加宽氮化层150的厚度之和。其中，ONO侧墙10的厚度包括在第二栅极结构120的侧壁表面依次叠加的第一氧化层131、氮化层132以及第二氮化层133的厚度。因而加宽侧墙20较ONO侧墙10宽度增加，有利于降低高压晶体管的漏电流，并且，在第二栅极结构120周围的基底100中形成的漏极延伸区域(即LDD区域)面积增加，从而耐压性能提高，有利于提高高压晶体管的击穿电压。
进一步的，在存储区域Ⅰ设置有第一栅极结构110，在第一栅极结构110的侧壁设置有包括第一氧化层131、氮化层132、第三氧化层140以及加宽氮化层150的侧墙。
并且，加宽氮化层150可以在完成高压晶体管的源漏注入过程或者相关工艺之后去除，从而不会影响后续的工艺窗口。
利用上述结构，在多个第一栅极结构110的基础上可形成多个存储单元，并且在第二栅极结构120的基础上可形成控制所述闪存单元的高压晶体管，从而得到浮栅型闪存。由于加宽侧墙20宽度的增加，第二栅极结构120周围的源漏区的离子注入区域和第二栅极结构120的距离增加，因而可以降低高压晶体管的漏电流，并且，在第二栅极结构120周围的基底100中形成的漏极延伸区域(即LDD区域)的耐压性能提高，有利于提高高压晶体管的击穿电压，从而提高浮栅型闪存的性能。
需要说明的是，本实施例中的方法和结构采用递进的方式描述，在后的方法和结构的描述重点说明的都是与在前的方法和结构的不同之处，对于本实施例公开的结构而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种增加浮栅型闪存侧墙宽度的方法，其特征在于，包括：
提供一基底，所述基底包括存储单元区域和外围电路区域，所述存储单元区域形成有第一栅极结构，所述外围电路区域形成有第二栅极结构；
形成ONO侧墙，所述ONO侧墙覆盖所述第一栅极结构的侧壁以及所述第二栅极结构的侧壁，所述ONO侧墙包括依次形成的第一氧化层、氮化层以及第二氧化层；
在所述存储单元区域进行存储单元的源漏注入过程；
去除形成于所述第一栅极结构的侧壁的ONO侧墙的第二氧化层；
在所述存储单元区域和所述外围电路区域依次形成第三氧化层和加宽氮化层，所述第三氧化层覆盖所述存储单元区域和所述外围电路区域，所述加宽氮化层覆盖所述第三氧化层；以及
去除位于所述第一栅极结构的侧壁以外和所述第二栅极结构的侧壁以外的所述加宽氮化层，形成覆盖所述第二栅极结构的侧壁的加宽侧墙。
2.如权利要求1所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，去除形成于所述第一栅极结构侧壁的ONO侧墙的第二氧化层的步骤中，采用干法刻蚀工艺，其中，所述第二氧化层和所述氮化层的刻蚀选择比大于10。
3.如权利要求1所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，去除位于所述第一栅极结构和所述第二栅极结构的侧壁以外的所述加宽氮化层步骤中，采用干法刻蚀工艺，其中，所述加宽氮化层和所述第三氧化层的刻蚀选择比大于30。
4.如权利要求1所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，还包括：
在所述第二栅极结构的侧壁形成加宽侧墙之后，在所述外围电路区域进行高压晶体管的源漏注入过程；以及
去除所述存储单元区域和所述外围电路区域剩余的所述加宽氮化层。
5.如权利要求4所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，在去除所述存储单元区域和所述外围电路区域剩余的所述加宽氮化层步骤中，采用湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀液为磷酸溶液。
6.如权利要求1所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，所述第三氧化层为二氧化硅，所述加宽氮化层为氮化硅。
7.如权利要求1所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，所述第三氧化层的厚度为所述加宽氮化层的厚度为
8.如权利要求1至7任一项所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，在形成所述ONO侧墙之前，在所述外围电路区域进行漏极轻掺杂过程。
9.一种浮栅型闪存结构，包括一基底，所述基底包括存储单元区域和外围电路区域，所述存储单元区域用于形成存储单元，所述外围电路区域用于形成控制所述存储单元的高压晶体管，所述外围电路区域形成有第二栅极结构，其特征在于，在所述第二栅极结构的侧壁形成有加宽侧墙，所述加宽侧墙包括在第二栅极结构的侧壁表面依次叠加的ONO侧墙、第三氧化层和加宽氮化层。
10.如权利要求9所述的浮栅型闪存结构，其特征在于，所述ONO侧墙包括在所述第二栅极结构的侧壁表面依次叠加的第一氧化层、氮化层以及第二氧化层，所述存储区域设置有第一栅极结构，在所述第一栅极结构的侧壁设置有包括第一氧化层、氮化层、第三氧化层以及加宽氮化层的侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711279311.6A CN107994025B (zh) | 2017-12-06 | 2017-12-06 | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711279311.6A CN107994025B (zh) | 2017-12-06 | 2017-12-06 | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107994025A true CN107994025A (zh) | 2018-05-04 |
| CN107994025B CN107994025B (zh) | 2019-01-18 |
Family
ID=62036256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711279311.6A Active CN107994025B (zh) | 2017-12-06 | 2017-12-06 | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107994025B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261633A (zh) * | 2020-01-02 | 2020-06-09 | 合肥晶合集成电路有限公司 | 一种晶体管结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1354522A (zh) * | 2000-10-11 | 2002-06-19 | 株式会社东芝 | 半导体器件及其制造方法 |
| US20040232511A1 (en) * | 2003-05-21 | 2004-11-25 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US20080206945A1 (en) * | 2007-02-28 | 2008-08-28 | Stmicroelectronics S.R.L. | Process for forming differential spaces in electronics device integrated on a semiconductor substrate |
| CN101689507A (zh) * | 2007-06-27 | 2010-03-31 | Nxp股份有限公司 | 扩展漏极晶体管及其制造方法 |
-
2017
- 2017-12-06 CN CN201711279311.6A patent/CN107994025B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1354522A (zh) * | 2000-10-11 | 2002-06-19 | 株式会社东芝 | 半导体器件及其制造方法 |
| US20040232511A1 (en) * | 2003-05-21 | 2004-11-25 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US20080206945A1 (en) * | 2007-02-28 | 2008-08-28 | Stmicroelectronics S.R.L. | Process for forming differential spaces in electronics device integrated on a semiconductor substrate |
| CN101689507A (zh) * | 2007-06-27 | 2010-03-31 | Nxp股份有限公司 | 扩展漏极晶体管及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261633A (zh) * | 2020-01-02 | 2020-06-09 | 合肥晶合集成电路有限公司 | 一种晶体管结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107994025B (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179717B2 (en) | Methods of forming integrated circuit devices | |
| US9129996B2 (en) | Non-volatile memory (NVM) cell and high-K and metal gate transistor integration | |
| US9673210B1 (en) | Semiconductor structure including a nonvolatile memory cell having a charge trapping layer and method for the formation thereof | |
| US20070284651A1 (en) | Charge-trap type non-volatile memory devices and related methods | |
| US9711513B2 (en) | Semiconductor structure including a nonvolatile memory cell and method for the formation thereof | |
| EP3076434A1 (en) | A semiconductor device and a manufacturing method thereof | |
| TWI601270B (zh) | 半導體結構及其形成方法 | |
| CN108010915B (zh) | 浮栅型闪存sab制作方法以及浮栅型闪存结构 | |
| US10014314B2 (en) | Semiconductor device and methods of manufacture thereof | |
| CN108447866A (zh) | 浮栅器件及其制作方法 | |
| US20240047219A1 (en) | Integrated circuit device | |
| US7785966B2 (en) | Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages | |
| CN107994025B (zh) | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 | |
| US10164073B2 (en) | Apparatus and method for memory device | |
| US6872667B1 (en) | Method of fabricating semiconductor device with separate periphery and cell region etching steps | |
| KR100567757B1 (ko) | 반도체 소자의 제조 방법 | |
| US20120292684A1 (en) | Non-volatile memory device and method for fabricating the same | |
| US11424255B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN111524894B (zh) | 存储器结构及其制造方法 | |
| CN104952804B (zh) | 一种制作嵌入式闪存的方法 | |
| US20080157178A1 (en) | Flash memory device and method for manufacturing thereof | |
| US9466605B2 (en) | Manufacturing method of non-volatile memory | |
| CN108039323A (zh) | 浮栅型闪存的制作方法及集成电路 | |
| CN109524407B (zh) | 存储器及其制造方法 | |
| CN102376649B (zh) | 一种形成存储器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |