JP2005286256A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005286256A JP2005286256A JP2004101663A JP2004101663A JP2005286256A JP 2005286256 A JP2005286256 A JP 2005286256A JP 2004101663 A JP2004101663 A JP 2004101663A JP 2004101663 A JP2004101663 A JP 2004101663A JP 2005286256 A JP2005286256 A JP 2005286256A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- groove
- cmp
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
【解決手段】 半導体基板の表面を選択的にエッチングして溝を形成する溝形成工程S101と、溝を埋設する第1の絶縁膜を形成する第1の成膜工程S102と、第1の絶縁膜をCMP法により表面を平坦化する第1のCMP工程S103と、第2の絶縁膜を形成する第2の成膜工程S104と、第2の絶縁膜を第2のCMP法により表面を平坦化する第2のCMP工程S105とを含む。異物の存在によって第1の絶縁膜で溝を完全に埋設できない場合でも、第1のCMP工程により異物を除去し、その後における第2の絶縁膜によって溝を完全に埋設する。
【選択図】 図3
Description
102 トンネル酸化膜
103 浮遊ゲート膜
104 緩衝酸化膜
105 窒化膜
106 溝
107 容量酸化膜(ONO膜)
108 制御ゲート膜
111 第1のHDP膜
112 第2のHDP膜
Z 異物
STI 溝型素子分離絶縁膜
M メモリセル
FG 浮遊ゲート
CG 制御ゲート
S ソース領域
D ドレイン領域
Claims (12)
- 半導体基板に形成された溝内に絶縁膜が埋設された溝型素子分離絶縁膜を備える半導体装置であって、前記溝型素子分離絶縁膜は、前記溝の一部にのみ第1の絶縁膜と第2の絶縁膜が積層状態に埋設されていることを特徴とする半導体装置。
- 半導体基板に形成された溝内に第1の絶縁膜が埋設された溝型素子分離絶縁膜を備える半導体装置であって、前記溝型素子分離絶縁膜は、前記溝の一部にのみ第2の絶縁膜が埋設されていることを特徴とする半導体装置。
- 前記第1の絶縁膜は高密度プラズマ法により成膜された絶縁膜であり、前記第2の絶縁膜は高密度プラズマ法又はCVD(化学気相成長)法により形成された絶縁膜であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記溝型素子分離絶縁膜は、不揮発メモリのメモリセル間を絶縁分離する素子分離絶縁膜であることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
- 前記溝型素子分離絶縁膜の表面上には前記メモリセルを構成する容量絶縁膜を制御ゲートが積層されていることを特徴とする請求項4に記載の半導体装置。
- 半導体基板の表面を選択的にエッチングして溝を形成する溝形成工程と、前記溝を絶縁膜で埋設する成膜工程と、前記絶縁膜をCMP法(化学的機械研磨法)により表面を平坦化するCMP工程とを含み、前記成膜工程と前記CMP工程とを少なくとも2回繰り返すことを特徴とする半導体装置の製造方法。
- 半導体基板の表面を選択的にエッチングして溝を形成する溝形成工程と、前記溝を埋設する第1の絶縁膜を形成する第1の成膜工程と、前記第1の絶縁膜をCMP法(化学的機械研磨法)により表面を平坦化する第1のCMP工程と、第2の絶縁膜を形成する第2の成膜工程と、前記第2の絶縁膜を第2のCMP法により表面を平坦化する第2のCMP工程とを含むことを特徴とする半導体装置の製造方法。
- 前記第1のCMP工程の後、前記第2の成膜工程の前に前記第1の絶縁膜の表面をエッチングするエッチング工程を含むことを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記溝形成工程では前記半導体基板の表面上にストッパ膜を形成しておき、第1のCMP工程は前記第1の絶縁膜の表面が前記ストッパ膜の表面よりも深い位置となるまで行うことを特徴とする請求項7に記載の半導体装置の製造方法。
- 半導体基板の表面を選択的にエッチングして溝を形成する溝形成工程と、前記溝を埋設する絶縁膜を形成する成膜工程と、前記絶縁膜をCMP法により表面を平坦化するCMP工程と、前記絶縁膜が前記溝内に埋設されている状態を検査する工程と、前記検査の結果に基づき前記成膜工程とCMP工程とをそれぞれ1回以上繰り返すことを特徴とする半導体装置の製造方法。
- 半導体基板の表面にトンネル酸化膜、浮遊ゲート膜、ストッパ膜を順次積層する第1の積層膜形成工程と、前記ストッパ膜、浮遊ゲート膜、トンネル酸化膜ないし前記半導体基板をエッチングして溝を形成する溝形成工程と、前記溝を埋設する第1の絶縁膜を形成する第1の成膜工程と、前記第1の絶縁膜をCMP法により表面を平坦化する第1のCMP工程と、第2の絶縁膜を形成する第2の成膜工程と、前記第2の絶縁膜を第2のCMP法により表面を平坦化する第2のCMP工程と、前記ストッパ膜を除去するとともに前記第1及び第2の絶縁膜を前記溝の内部にのみ残す工程と、上層に容量絶縁膜、制御ゲート膜を積層する第2の積層膜形成工程とを含んで不揮発性メモリを製造することを特徴とする半導体装置の製造方法。
- 前記第1の成膜工程及び第2の成膜工程は高密度プラズマ法であることを特徴とする請求項7,8,9又は11に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101663A JP2005286256A (ja) | 2004-03-31 | 2004-03-31 | 半導体装置及びその製造方法 |
US11/090,839 US7449393B2 (en) | 2004-03-31 | 2005-03-25 | Method of manufacturing a semiconductor device with a shallow trench isolation structure |
US11/798,863 US7838961B2 (en) | 2004-03-31 | 2007-05-17 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101663A JP2005286256A (ja) | 2004-03-31 | 2004-03-31 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005286256A true JP2005286256A (ja) | 2005-10-13 |
Family
ID=35054922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004101663A Pending JP2005286256A (ja) | 2004-03-31 | 2004-03-31 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7449393B2 (ja) |
JP (1) | JP2005286256A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6828211B2 (en) * | 2002-10-01 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control |
US7767515B2 (en) * | 2006-02-27 | 2010-08-03 | Synopsys, Inc. | Managing integrated circuit stress using stress adjustment trenches |
KR100761373B1 (ko) * | 2006-09-08 | 2007-09-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 제조방법 |
TWI396259B (zh) * | 2009-08-28 | 2013-05-11 | Inotera Memories Inc | 動態隨機存取記憶體之凹溝渠通道之自我對準方法 |
US9177815B2 (en) * | 2012-05-04 | 2015-11-03 | Applied Materials, Inc. | Methods for chemical mechanical planarization of patterned wafers |
CN110200663B (zh) | 2014-02-17 | 2022-04-29 | 泰利福生命科学有限公司 | 通过驱动轴上的力致动的动力驱动器以及相关的套件、构件和方法 |
CN105470201A (zh) * | 2014-06-18 | 2016-04-06 | 上海华力微电子有限公司 | 一种同时改善STI和FG Poly填充空洞的闪存器件工艺方法 |
CN105336696A (zh) * | 2014-06-18 | 2016-02-17 | 上海华力微电子有限公司 | 一种同时改善STI和FG Poly填充孔洞工艺窗口的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174489A (ja) * | 1997-06-16 | 1999-03-16 | Mitsubishi Electric Corp | トレンチ分離を用いる不揮発性半導体記憶装置およびその製造方法 |
JP2000268997A (ja) * | 1999-03-18 | 2000-09-29 | Kokusai Electric Co Ltd | プラズマ処理装置 |
JP2002203895A (ja) * | 2000-12-08 | 2002-07-19 | Samsung Electronics Co Ltd | トレンチ素子分離膜の形成方法 |
JP2004055720A (ja) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | パターニング方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3375541D1 (en) * | 1982-02-10 | 1988-03-03 | Hitachi Ltd | Semiconductor memory and method for fabricating the same |
US5702977A (en) * | 1997-03-03 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation method employing self-aligned and planarized trench fill dielectric layer |
JPH11220017A (ja) | 1998-01-30 | 1999-08-10 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
JP2002110780A (ja) | 2000-09-20 | 2002-04-12 | United Microelectron Corp | シャロートレンチアイソレーション構造の製造方法 |
KR100346842B1 (ko) * | 2000-12-01 | 2002-08-03 | 삼성전자 주식회사 | 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법 |
KR100428805B1 (ko) * | 2001-08-09 | 2004-04-28 | 삼성전자주식회사 | 트렌치 소자분리 구조체 및 그 형성 방법 |
US6780712B2 (en) | 2002-10-30 | 2004-08-24 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a flash memory device having finger-like floating gates structure |
JP2004228421A (ja) | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6905967B1 (en) * | 2003-03-31 | 2005-06-14 | Amd, Inc. | Method for improving planarity of shallow trench isolation using multiple simultaneous tiling systems |
US6939817B2 (en) * | 2003-05-08 | 2005-09-06 | Micron Technology, Inc. | Removal of carbon from an insulative layer using ozone |
US6869860B2 (en) * | 2003-06-03 | 2005-03-22 | International Business Machines Corporation | Filling high aspect ratio isolation structures with polysilazane based material |
JP2005150500A (ja) | 2003-11-18 | 2005-06-09 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
KR100613278B1 (ko) | 2003-12-27 | 2006-08-18 | 동부일렉트로닉스 주식회사 | 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법 |
US7098116B2 (en) * | 2004-01-08 | 2006-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation method for reducing oxide thickness variations at different pattern densities |
-
2004
- 2004-03-31 JP JP2004101663A patent/JP2005286256A/ja active Pending
-
2005
- 2005-03-25 US US11/090,839 patent/US7449393B2/en not_active Expired - Fee Related
-
2007
- 2007-05-17 US US11/798,863 patent/US7838961B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174489A (ja) * | 1997-06-16 | 1999-03-16 | Mitsubishi Electric Corp | トレンチ分離を用いる不揮発性半導体記憶装置およびその製造方法 |
JP2000268997A (ja) * | 1999-03-18 | 2000-09-29 | Kokusai Electric Co Ltd | プラズマ処理装置 |
JP2002203895A (ja) * | 2000-12-08 | 2002-07-19 | Samsung Electronics Co Ltd | トレンチ素子分離膜の形成方法 |
JP2004055720A (ja) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | パターニング方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050221580A1 (en) | 2005-10-06 |
US7838961B2 (en) | 2010-11-23 |
US7449393B2 (en) | 2008-11-11 |
US20070222026A1 (en) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4886219B2 (ja) | 半導体装置およびその製造方法 | |
JP3944013B2 (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
US7838961B2 (en) | Method of manufacturing semiconductor device | |
JP2010027922A (ja) | 半導体記憶装置及びその製造方法 | |
JP2008283095A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
CN107221533B (zh) | 快闪存储器的制造方法 | |
JP4984106B2 (ja) | フラッシュメモリ素子の製造方法 | |
US7592225B2 (en) | Methods of forming spacer patterns using assist layer for high density semiconductor devices | |
CN100517655C (zh) | Sonos快闪存储器及其制作方法 | |
US20100213534A1 (en) | Nonvolatile semiconductor memory device and manufacturing method for the same | |
JP2008186975A (ja) | 半導体装置の製造方法 | |
KR100753134B1 (ko) | 반도체 소자의 제조방법 | |
US20060088965A1 (en) | Method of fabricating flash memory device | |
JP5522915B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2010021493A (ja) | 半導体装置およびその製造方法 | |
JP2010056391A (ja) | 半導体装置およびその製造方法 | |
JP2006032489A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
CN115050648A (zh) | 半导体装置的制造方法以及半导体装置 | |
US20070262476A1 (en) | Method for providing STI structures with high coupling ratio in integrated circuit manufacturing | |
JP2009252820A (ja) | 半導体装置の製造方法 | |
KR100763713B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
EP1770772B1 (en) | Process for manufacturing a non-volatile memory device | |
JP2009021489A (ja) | 半導体装置およびその製造方法 | |
KR20070003337A (ko) | 반도체 소자의 셀 제조 방법 | |
KR20060078850A (ko) | 플래시 메모리 셀 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100623 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |