CN105336696A - 一种同时改善STI和FG Poly填充孔洞工艺窗口的方法 - Google Patents
一种同时改善STI和FG Poly填充孔洞工艺窗口的方法 Download PDFInfo
- Publication number
- CN105336696A CN105336696A CN201410273931.9A CN201410273931A CN105336696A CN 105336696 A CN105336696 A CN 105336696A CN 201410273931 A CN201410273931 A CN 201410273931A CN 105336696 A CN105336696 A CN 105336696A
- Authority
- CN
- China
- Prior art keywords
- sti
- active area
- method described
- silicon nitride
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种同时改善STI和FG？Poly填充空洞工艺窗口的方法，首先涉及一闪存器件，然后采用有源区光刻工艺EM的方式，按由左向右的顺序定义出从小到大的有源区尺寸，调整隔离浅槽开口形貌和氮化硅阻挡厚度，并将调整后的结果与有源区尺寸进行组合，将组合的晶圆进行浮栅的平坦化工艺，然后对组合的晶圆表面进行湿法刻蚀，用扫描电镜观测和调试寻找最适合的STI和FG填充空洞工艺窗口。在平坦化工艺中采用化学机械研磨工艺，隔离浅槽的开口外貌呈锥形，通过调整隔离浅槽的开口形貌来调整STI填充空洞，通过调整氮化硅厚度来调整FG？Poly填充空洞。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种同时改善STI和FGPoly填充孔洞工艺窗口的方法。
背景技术
在65nm及以下节点的自对准浮栅工艺闪存产品开发中，由于涉及规格要求，闪存阵列STI和AA(ActiveArea：有源区)的尺寸较小，STI尺寸较小会使浅槽隔离氧化硅的填充产生空洞，但是同时，STI尺寸加大进而是AA尺寸较小也容易产生浮栅多晶硅填充的空洞，这就决定了要在两者之间寻找平衡的工艺窗口具有相当的复杂性和难度，目前在工艺研发过程中常规使用的监测调试方法时通过单步调试然后进行电镜缺陷扫描和物理切片的方法来判定工艺窗口，如图1和图2所示，调试周期很长。
中国专利(CN102364689A)记载了一种闪存器件的浮栅结构及其制备方法，属于超大规模集成电路制造技术中的非易失存储器技术领域，通过在标准闪存工艺中改变浮栅的制作方式，加入三步淀积，两步刻蚀和一步CMP,形成“工”字形浮栅。
中国专利(CN101202243)记载了一种嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法，包括如下步骤：第一步：顶层氮氧化硅的刻蚀；第二步：氧化膜主刻蚀之快速刻蚀；第三步：氧化膜主刻蚀之慢速刻蚀：该步氧化硅对氮化硅的选择比大于20:1，而刻蚀速率相对慢一些；第四步：去除由前三步刻蚀带来的残留于接触孔底部的聚合物；第五步：去除悬浮式氮化硅刻蚀阻挡层；第六步：底部氧化膜刻蚀。
上述两个专利均未记载有关通过光刻尺寸EM组合AA和氮化硅形貌调整，并搭配FGCMP后湿法化学溶剂刻蚀，最后用扫描镜来快速有效地调试和观测STI和FG填充空洞工艺窗口的技术特征。
发明内容
鉴于上述问题，本发明提供一种改进产品标准的方法。
本发明解决技术问题所采用的技术方案为：
一种同时改善STI和FGPoly填充空洞工艺窗口的方法，其特征在于，包括以下步骤：
步骤S1，设计闪存器件；
步骤S2，采用有源区光刻工艺EM的方式，按顺序定义出从小到大的有源区尺寸；
步骤S3，调整隔离浅槽开口形貌和氮化硅阻挡层厚度，并将调整后的结果与所述步骤S1中的有源区尺寸进行组合；
步骤S4，将组合的晶圆流片进行浮栅的平坦化工艺，并对所述组合的晶圆流片表面进行湿法刻蚀；
步骤S5，用过扫描电镜观测和调试寻找最适合的STI和FG填充空洞工艺窗口。
上述的方法，其中，所述步骤S4平坦化工艺采用化学机械研磨。
上述的方法，其中，所述步骤S3中的隔离浅槽的开口形貌呈锥形。
上述的方法，其中，所述步骤S3中通过调整隔离浅槽的开口形貌来调整STI填充空洞，通过调整氮化硅厚度来调整FGPoly填充空洞。
上述的方法，其中，所述有源区尺寸越大，所述FG填充空洞越少。
上述的方法，其中，所述有源区尺寸越小，所述STI填充空洞越少。
上述的方法，其中，所述步骤S2中有源区尺寸由左向右依次定义。
上述的方法，其中，自对准浮栅工艺中釜山的厚度由氮化硅阻挡层的厚度直接决定。
上述技术方案具有如下优点或有益效果：
本发明通过光刻尺寸EM组合有源区和氮化硅形貌调整，并搭配FGCMP后湿法化学溶剂刻蚀，然后用扫描电镜来快速有效地调试和观测STI和FG填充空洞工艺窗口，相比单步传统方式大大缩减了成本和调试周期。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是物理切片和电镜扫描观测STI填充空洞示意图；
图2是电镜扫描观测FGPoly填充空洞示意图；
图3是有源区光刻EM晶圆实验设计方案示意图。
具体实施方式
本发明提供一种同时改善STI和FGPoly填充空洞工艺窗口的方法，可应用于半导体生产领域，优选的可应用于65/55nm和45/40nm等技术节点的工艺中，并运用于MemoryFlasheFlash等技术平台和PIE的技术模组中，当使用该方法后，能够通过光刻尺寸EM组合有源区和氮化硅形貌调整，并搭配FGCMP后湿法化学溶剂刻蚀，然后用扫描电镜来快速有效地调试和观测STI和FG填充空洞工艺窗口，相比单步传统方式大大缩减了成本和调试周期。
本发明的核心思想是先通过采用有源区光刻工艺EM的方式，从左到右依次定义出从小到大的有源区尺寸，然后组合STI开口形貌和氮化硅阻挡层厚度的调整，将组合的晶圆流片至FGCMP步骤之后进行一定量的湿法化学溶剂刻蚀STI和FGPoly表面，这样就可以在同一片晶圆上用扫描电镜观测不同的组合工艺条件配合不同STI和有源区尺寸对工艺窗口的影响从而寻找最适合的工艺窗口。
65nm闪存普遍采用自对准浮栅工艺方式来制作存储器件，该工艺流程的特殊性在于STI的尺寸大小决定了AA的尺寸大小，STI尺寸越大填充能力越好但相对的AA尺寸变小从而使FGPoly填充能力变差；反之STI填充能力变差而FGPoly填充能力变好。
在工艺开发过程中，我们通过定义晶圆不同的STI和AA尺寸，来进行物理切片和电镜扫描从而观测填充空洞，来寻找工艺窗口；同时由于STI刻蚀形貌的开口大小直接影响STI填充能力，所以可以通过调整STI开口形貌来增加STI填充工艺窗口，但STI开口变大的另一个直接的影响就是氮化硅去除后给FGPoly填充的开口形貌变小，这样会造成FGPoly填充空洞；还有在自对准浮栅工艺中浮栅的厚度是由氮化硅阻挡层的厚度直接决定的，厚度的调整也直接影响两者的工艺窗口。
所以，在自对准浮栅工艺中STI尺寸，形貌和氮化硅阻挡层都会影响到STI和FGPoly填充的工艺窗口，用但不调试的方法就会面临非常复杂和困难的问题，调试周期也会非常漫长。
本发明涉及到一种同时改善STI和FGPoly填充空洞工艺窗口的方法，首先涉及一闪存器件，然后采用有源区光刻工艺EM的方式，如图3所示，按有左向右的顺序定义出从小到大的有源区尺寸，调整隔离浅槽开口形貌和氮化硅阻挡厚度，并将调整后的结果与有源区尺寸进行组合，将组合的晶圆进行浮栅的平坦化工艺，然后对组合的晶圆表面进行湿法刻蚀，用扫描电镜观测和调试寻找最适合的STI和FG填充空洞工艺窗口。在平坦化工艺中采用化学机械研磨工艺，隔离浅槽的开口外貌呈锥形，通过调整隔离浅槽的开口形貌来调整STI填充空洞，通过调整氮化硅厚度来调整FGPoly填充空洞。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (8)
1.一种同时改善STI和FGPoly填充空洞工艺窗口的方法，其特征在于，包括以下步骤：
步骤S1，设计闪存器件；
步骤S2，采用有源区光刻工艺EM的方式，按顺序定义出从小到大的有源区尺寸；
步骤S3，调整隔离浅槽开口形貌和氮化硅阻挡层厚度，并将调整后的结果与所述步骤S2中的有源区尺寸进行组合；
步骤S4，将组合的晶圆进行浮栅的平坦化工艺，然后对所述组合的晶圆表面进行湿法刻蚀；
步骤S5，用过扫描电镜观测和调试寻找最适合的STI和FG填充空洞工艺窗口。
2.根据权利要求1所述的方法，其特征在于，所述步骤S4平坦化工艺采用化学机械研磨。
3.根据权利要求1所述的方法，其特征在于，所述步骤S3中的隔离浅槽的开口形貌呈锥形。
4.根据权利要求1所述的方法，其特征在于，所述步骤S3中通过调整隔离浅槽的开口形貌来调整STI填充空洞，通过调整氮化硅厚度来调整FGPoly填充空洞。
5.根据权利要求1所述的方法，其特征在于，所述有源区尺寸越大，所述FG填充空洞越少。
6.根据权利要求1所述的方法，其特征在于，所述有源区尺寸越小，所述STI填充空洞越少。
7.根据权利要求1所述的方法，其特征在于，所述步骤S2中有源区尺寸由左向右依次定义。
8.根据权利要求1所述的方法，其特征在于，自对准浮栅工艺中浮栅的厚度由氮化硅阻挡层的厚度直接决定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410273931.9A CN105336696A (zh) | 2014-06-18 | 2014-06-18 | 一种同时改善STI和FG Poly填充孔洞工艺窗口的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410273931.9A CN105336696A (zh) | 2014-06-18 | 2014-06-18 | 一种同时改善STI和FG Poly填充孔洞工艺窗口的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105336696A true CN105336696A (zh) | 2016-02-17 |
Family
ID=55287133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410273931.9A Pending CN105336696A (zh) | 2014-06-18 | 2014-06-18 | 一种同时改善STI和FG Poly填充孔洞工艺窗口的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336696A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1674248A (zh) * | 2004-03-23 | 2005-09-28 | 株式会社东芝 | 半导体器件及其制造方法 |
| US20050221580A1 (en) * | 2004-03-31 | 2005-10-06 | Nec Electronics Corporation | Method of manufacturing semiconductor device |
| CN103187258A (zh) * | 2011-12-30 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 浮栅制造过程中氮化硅层的去除方法 |
-
2014
- 2014-06-18 CN CN201410273931.9A patent/CN105336696A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1674248A (zh) * | 2004-03-23 | 2005-09-28 | 株式会社东芝 | 半导体器件及其制造方法 |
| US20050221580A1 (en) * | 2004-03-31 | 2005-10-06 | Nec Electronics Corporation | Method of manufacturing semiconductor device |
| CN103187258A (zh) * | 2011-12-30 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 浮栅制造过程中氮化硅层的去除方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102005054431B4 (de) | Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators | |
| CN106469730B (zh) | 一种半导体结构的制作方法 | |
| CN103594336B (zh) | 一种双重图形化方法 | |
| EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| US7355239B1 (en) | Fabrication of semiconductor device exhibiting reduced dielectric loss in isolation trenches | |
| CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
| CN104112654A (zh) | 一种减少浮栅孔洞的工艺方法 | |
| US9443946B2 (en) | Method of manufacturing an embedded split-gate flash memory device | |
| CN110534480A (zh) | 半导体储存器结构及其字线制造方法 | |
| TW201445702A (zh) | 埋入式數位線存取元件及記憶體陣列 | |
| CN106298673B (zh) | 一种半导体器件及其制造方法 | |
| US9633858B2 (en) | Methods for forming semiconductor device | |
| CN102945832B (zh) | 闪存器件的形成方法 | |
| US9054054B2 (en) | Methods of forming patterns and methods of manufacturing semiconductor devices using the same | |
| CN107591408A (zh) | 一种3d nand闪存结构及其制作方法 | |
| CN105336696A (zh) | 一种同时改善STI和FG Poly填充孔洞工艺窗口的方法 | |
| CN110391184A (zh) | 第零层层间膜的制造方法 | |
| CN107799531B (zh) | 一种3d nand存储器等级层堆栈制造方法 | |
| CN104157577B (zh) | 半导体器件的形成方法 | |
| CN208189570U (zh) | 一种半导体储存器结构 | |
| US20120161222A1 (en) | Method for filling a physical isolation trench and integrating a vertical channel array with a periphery circuit | |
| US20170018432A1 (en) | Manufacturing method of semiconductor structure | |
| CN107634103B (zh) | 内存晶体管及其形成方法、半导体器件 | |
| CN107768375B (zh) | 一种分裂栅的栅极形成方法 | |
| CN102376563B (zh) | 平坦化凹槽和形成半导体结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160217 |