DE102005054431B4 - Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators - Google Patents

Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators Download PDF

Info

Publication number
DE102005054431B4
DE102005054431B4 DE102005054431A DE102005054431A DE102005054431B4 DE 102005054431 B4 DE102005054431 B4 DE 102005054431B4 DE 102005054431 A DE102005054431 A DE 102005054431A DE 102005054431 A DE102005054431 A DE 102005054431A DE 102005054431 B4 DE102005054431 B4 DE 102005054431B4
Authority
DE
Germany
Prior art keywords
trench
layer
substrate
silicon oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005054431A
Other languages
English (en)
Other versions
DE102005054431A1 (de
Inventor
Kenneth Settlemyer
Ravikumar Ramachandran
Min-Soo Kim
Oh-Jung Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
GlobalFoundries Inc
Original Assignee
Qimonda AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, International Business Machines Corp filed Critical Qimonda AG
Priority to DE102005063468A priority Critical patent/DE102005063468B4/de
Publication of DE102005054431A1 publication Critical patent/DE102005054431A1/de
Application granted granted Critical
Publication of DE102005054431B4 publication Critical patent/DE102005054431B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators, das umfasst:
– a) Bereitstellen eines Substrats (100);
– b) Ausbilden eines Grabens in dem Substrat (100), wobei der Graben Seitenwände (115) und einen Boden (120) aufweist, wobei der Graben ein oberes Gebiet angrenzend an eine Deckoberfläche des Substrats und ein unteres Gebiet angrenzend an den Boden des Grabens aufweist, wobei das obere Gebiet an das untere Gebiet angrenzt;
– c) Ausbilden einer Schutzschicht auf den Seitenwänden und auf dem Boden des Grabens, wobei die Schutzschicht eine erste Schicht (180) aus Siliziumnitrid auf einer Schicht aus Polysilizium (150) auf einer zweiten Schicht aus Siliziumnitrid (145) auf einer Schicht aus Siliziumoxid (140) umfasst, wobei die Schicht aus Siliziumoxid (140) mit den Seitenwänden (115) des Grabens in direktem physischem Kontakt steht;
– d) Entfernen der Schutzschicht von den Seitenwänden in dem unteren Gebiet des Grabens und von dem Boden...

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators.
  • Allgemeiner Stand der Technik
  • Eine Verwendung für Grabenkondensatoren ist für den Speicherknoten von DRAM-(dynamic random access memory – dynamischer Direktzugriffsspeicher)-Zellen. Während die Designregeln für DRAM-Zellen immer kleiner geworden sind, wird die erforderliche Zellenkapazität nicht, proportional kleiner, sondern bleibt relativ unverändert. Die Verwendung von Flaschengrabenkondensatoren ist eine Möglichkeit, um die Kapazität von Grabenkondensatoren zu erhöhen, wenn die Abmessungen von DRAM-Zellen abnehmen. Bei gegenwärtigen Verfahren zum Ausbilden von Flaschengrabenkondensatoren werden jedoch während der Ausbildung des Flaschenabschnitts des Kondensators Defekte während eines Ätzprozesses erzeugt. Diese Defekte können ein Kurzschließen des Kondensators zur p-Wanne der DRAM-Zelle und/oder eine ungleichmäßige Ausbildung des Kondensatordielektrikums verursachen. Eine schlechte. Kontrolle der Größe des Flaschendurchmessers auf Grund ungleichförmiger Nassätzprozesse kann zudem zu uneinheitlichen Flaschendurchmessern führen, was oft zu einem Verschmelzen der Flaschen von benachbarten DRAM-Zellen führt. Das Verschmelzen der benachbar ten Flaschen von benachbarten Grabenkondensatoren kann einzelne Bit-Fehler in DRAM-Zellenarrays verursachen. Defekte und verschmolzene Gräben können die Ausbeute der DRAM-Fertigung, die Zuverlässigkeit und die Leistung reduzieren. Deshalb besteht eine Notwendigkeit für einen Flaschengrabenkondensatorprozess mit reduzierter Anfälligkeit gegenüber Prozessdefekten und dem Verschmelzen benachbarter Gräben während der Ausbildung des Flaschenabschnitts des Kondensators.
  • Die US 5658816 A beschreibt ein Verfahren zum Herstellen eines Grabenkondensators. Dazu wird ein Substrat bereitgestellt, in das in mehreren Schritten ein Graben geätzt wird. In einem unteren Bereich des Grabens wird die Querschnittsfläche des Grabens erweitert.
  • In der DE 199 61 085 A1 ist ein Verfahren zur Herstellung einer Speicherelektrode eines Grabenkondensators beschrieben. Eine Schutzsicht wird an den Wänden des Grabens gebildet und in einem unteren Bereich entfernt, so dass im unteren Bereich eine Oxidschicht gebildet werden kann. Ein oberer Bereich ist durch die Schutzschicht vor Oxidation geschützt.
  • Die US 2003/0216044 A1 zeigt ein Verfahren zur Herstellung von Flaschengräben in einem Halbleitersubstrat. Eine Schutzschicht aus Siliziumnitrid wird im oberen Bereich des Grabens gebildet, um diesen Bereich in späteren Schritten zu schützen.
  • In der DE 102 37 345 A1 ein Verfahren zur Herstellung eines Opferkragens eines Grabenkondensators beschrieben. Eine Schutzschicht, die aus mehreren Schichten gebildet wird, umfasst eine Nitridlinerschicht, eine Polysiliziumschicht und eine Oxidschicht.
  • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Ausbilden eines oberen Gebiets eines Grabens (Kragengebiet eines Flaschengrabenkondensators) und eines breiteren unteren Gebiets des Grabens (Flaschengebiet des Flaschengrabenkondensators) durch Oxidation von Seitenwand- und Bodenoberflächen des unteren Abschnitts des Grabens bei gleichzeitigem Schutz des oberen Gebiets und Entfernen der so ausgebildeten oxidierten Schicht.
  • Ein Aspekt der vorliegenden Erfindung ist ein Verfahren, das umfasst: (a) Bereitstellen eines Substrats; (b) Ausbilden eines Grabens in dem Substrat, wobei der Graben Seitenwände und einen Boden aufweist, wobei der Graben ein oberes Gebiet, das an eine Deckoberfläche des Substrats angrenzt, und ein unteres Gebiet, das an den Boden des Grabens angrenzt, aufweist, wobei das obere Gebiet an das untere Gebiet anstößt; (c) Ausbilden einer Schutzschicht auf den Seitenwänden und auf dem Boden des Grabens, wobei die Schutzschicht eine Außenschicht aus Siliziumnitrid auf einer Schicht aus Polysilizium auf einer Innenschicht aus Siliziumnitrid auf einer Schicht aus Siliziumoxid umfasst, wobei die Schicht aus Siliziumoxid mit den Seitenwänden des Grabens in direktem physischem Kontakt steht; (d) Entfernen der Schutzschicht von den Seitenwänden in dem unteren Gebiet des Grabens und von dem Boden des Grabens; (e) Oxidieren einer Schicht des in Schritt (d) freigelegten Substrats an den Seitenwänden in dem unteren Gebiet des Grabens und am Boden des Grabens und (f) Entfernen der Schicht des in Schritt (e) oxidierten Substrats von dem unteren Gebiet des Grabens, wobei eine Querschnittsfläche des unteren Gebiets des Grabens größer ist als eine Querschnittsfläche des oberen Gebiets des Grabens.
  • In einer bevorzugten Weiterbildung der vorliegenden Erfindung umfasst das Verfahren: (A) Ausbilden einer zweiten Siliziumoxidschicht auf der Polysiliziumschicht, (B) teilweises Füllen des Grabens mit einem organischen Material, wobei eine Deckoberfläche des organischen Materials eine Grenze zwischen dem unteren Gebiet und dem oberen Gebiet des Grabens definiert; (C) Entfernen der zweiten Siliziumoxidschicht in dem oberen Gebiet; (D) Entfernen des organischen Materials aus dem Graben; (E) Umwandeln einer äußeren Schicht der Polysiliziumschicht in dem oberen Gebiet in die erste Siliziumnitridschicht.
  • Kurze Beschreibung von Zeichnungen
  • Die Merkmale der Erfindung werden in den beigefügten Ansprüchen dargelegt. Die Erfindung selbst jedoch wird am besten unter Bezugnahme auf die folgende ausführliche Beschreibung einer veranschaulichenden Ausführungsform bei Lektüre in Verbindung mit den beiliegenden Zeichnungen verstanden. Es zeigen:
  • 1 bis 14 Teilansichten im Querschnitt, die die Herstellung eines Grabenkondensators gemäß der vorliegenden Erfindung veranschaulichen; und
  • 15 eine Querschnittsansicht einer DRAM-Zelle unter Verwendung eines Flaschengrabenkondensators, dessen Flaschengebiet gemäß der vorliegenden Erfindung ausgebildet wurde.
  • Ausführliche Beschreibung der Erfindung
  • 1 bis 15 sind Teilansichten im Querschnitt, die die Herstellung eines Grabenkondensators gemäß der vorliegenden Erfindung veranschaulichen. Wie in 1 gezeigt, wird ein Graben 105 in einem Substrat 100 ausgebildet. Das Substrat 100 kann ein Volumensiliziumsubstrat oder ein SOI-(silicon-on-insulator)-Substrat sein. Das Substrat 100 kann eine oberste epitaxiale Siliziumschicht umfassen. Für die Zwecke der vorliegenden Erfindung ist ein Siliziumsubstrat definiert als ein Volumensiliziumsubstrat, als die Siliziumschicht eines SOI-Substrats, als eine oberste epitaxiale Siliziumschicht, ausgebildet entweder auf einem Volumen- oder einem SOI-Substrat oder als eine auf einem Substrat aus irgendeinem anderen Material ausgebildete Siliziumschicht. Der Graben 105 kann durch eine beliebige Anzahl in der Technik bekannter anisotroper Ätzprozesse, wie etwa Plasmaätzen und reaktives Ionenätzen (RIE), unter Verwendung einer Hartmaske ausgebildet werden, die lithographisch definiert wird. Eine Deckoberfläche 110 eines Substrats 100 definiert eine horizontale oder laterale Richtung, und eine vertikale Richtung wird definiert als eine Richtung senkrecht zur horizontalen Richtung. Der Graben 105 umfasst Seitenwände 115 und einen Boden 120. Wie in 1 gezeigt, enthält die zum Definieren des Grabens 105 verwendete Hartmaske eine auf einer Deckoberfläche 110 des Substrats 100 ausgebildete Padoxidschicht 125 und eine auf einer Deckoberfläche 135 der Padoxidschicht 125 ausgebildete Padnitridschicht 130. Der Graben 105 weist eine Breite W und eine Tiefe D auf (wobei D ab der Deckoberfläche 110 des Substrats 100 gemessen wird). Während W und D Funktionen von ständig abnehmenden Technologiedesigngrundregeln sind, beträgt bei einem Beispiel W etwa 100 nm bis etwa 200 nm und D etwa 6 μm bis etwa 10 μm. Bei einem Beispiel umfasst die Padoxidschicht 125 Siliziumoxid mit einer Dicke von etwa 4 nm bis etwa 13 nm, und die Padoxidschicht 130 umfasst Siliziumnitrid mit einer Dicke von etwa 150 nm bis etwa 250 nm.
  • 2 zeigt eine Teilansicht des Grabenkondensators in einem Stadium des Herstellungsprozesses. Eine Siliziumoxidschicht ist 140 an Seitenwänden 115 und dem Boden 120 des Grabens 105 ausgebildet, eine Siliziumnitridschicht 145 ist auf der Siliziumoxidschicht 140 und der Padoxidschicht 130 ausgebildet, und eine Polysiliziumschicht 150 ist auf der Siliziumnitridschicht 145 ausgebildet. Die Siliziumoxidschicht 140 kann durch thermische Oxidation einer Schicht des Substrats 100 an den Seitenwänden 115 und dem Boden 120 des Grabens 105 ausgebildet werden, nachdem der Graben 105 ausgebildet worden ist. Alternativ kann die Siliziumoxidschicht 140 durch eine beliebige Anzahl von in der Technik bekannten Verfahren ausgebildet werden, wie etwa chemische Dampfabscheidung (CVD), chemische Niederdruckdampfabscheidung (LPCVD) und plasmaunterstützte chemische Dampfabscheidung (PECVD). Die Siliziumnitridschicht 145 und die Polysiliziumschicht 150 sind konforme Beschichtungen und können über eine beliebige Anzahl von in der Technik bekannten Verfahren ausgebildet werden, wie etwa CVD, LPCVD und PECVD. Bei einem Beispiel ist die Siliziumoxidschicht 140 etwa 3 nm bis etwa 10 nm dick, die Siliziumnitridschicht 145 ist etwa 4 nm bis etwa 15 nm dick, und die Polysiliziumschicht 150 ist etwa 20 nm bis etwa 50 nm dick.
  • Bezugnehmend auf 3 wird dann eine Hochtemperaturoxidation durchgeführt, um eine Außenschicht der Polysiliziumschicht 150 in eine Siliziumoxidschicht 155 umzuwandeln. Bei einem Beispiel wird die Siliziumoxidschicht 155 durch thermische Oxidation in trockenem Sauerstoff bei einer Temperatur von etwa 1000°C ausgebildet und ist etwa 10 nm bis etwa 50 nm dick. Alternativ kann die Siliziumoxidschicht 155 über einen konformen Abscheidungsprozess wie etwa LPCVD ausgebildet werden.
  • Bezugnehmend auf 4 wird dann eine Fotolackschicht 160 über einer Deckoberfläche 165 der Siliziumoxidschicht 150 ausgebildet. Die Fotolackschicht 160 füllt den Graben 105. Andere organische Materialien können anstatt des Fotolacks verwendet werden.
  • Mit Bezug auf 5 wird in einem darauf folgenden Prozessschritt die Lackschicht 160 bis auf eine Tiefe D1 ausgenommen, gemessen ab der Deckoberfläche 110 des Siliziumsubstrats 100. Die Tiefe D1 definiert ein oberes Gebiet 170 und ein unteres Gebiet 175 des Grabens 105. Die Tiefe D1 kann so ausgewählt werden, dass sie sich unterhalb dem Boden einer in einem oberen Gebiet des Substrats 100 ausgebildeten p-Wanne befindet, in der ein n-Kanal-Feldeffekttransistor (NFET) einer DRAM-Speicherzelle ausgebildet werden wird (siehe 15). Im Fall einer DRAM-Zelle mit einer vergrabenen Brücke (buried strap) definiert D1 die Tiefe eines Gebiets, in dem ein Kragenoxid angrenzend an die vergrabene Brücke ausgebildet werden wird, wobei die vergrabene Brücke die Sourceelektrode des NFET mit der Polysiliziumplatte des Kondensators verbindet (siehe 15). Das Kragenoxid wird das ganze oder einen oberen Abschnitt des oberen Gebiets 170 gegenüber dem NFET einer DRAM-Speicherzelle isolieren. Bei einem Beispiel beträgt D1 etwa 1,0 Mikrometer bis etwa 2,0 Mikrometer. Die Lackschicht 160 kann mittels einer beliebigen Anzahl von in der Technik bekannten RIE-Prozesse ausgenommen werden, die Siliziumoxid nicht ätzen.
  • Mit Bezug auf 6 wird dann ein von der Lackschicht 160 nicht bedeckter Abschnitt der Siliziumoxidschicht 155 beispielsweise unter Verwendung gepufferter Flusssäure (HF) oder durch CDE (chemical downstream etch) oder einem anderen plasmabasierten Ätzprozess entfernt, wodurch die Polysilizium schicht 150 im oberen Gebiet 170 des Grabens 105 freigelegt wird.
  • Mit Bezug auf 7 wird dann die Lackschicht 160 (siehe 6) entfernt, beispielsweise unter Verwendung von wässrigen Mischungen von H2SO4 und H2O2 und NH4OH und H2O2, gefolgt von einer Reinigung (wässrige HCl).
  • Mit Bezug auf 8 wird dann ein Plasmanitrierungsprozess, beispielsweise unter Verwendung von NH3, NO, N2O oder HNO3-Gas, durchgeführt, um eine Außenschicht der Polysiliziumschicht 150 an Stellen, an denen die Polysiliziumschicht 150 nicht von der Siliziumoxidschicht 155 bedeckt ist in eine Siliziumnitridschicht 180 umzuwandeln. Somit wird im Graben 105 die Siliziumnitridschicht 180 nur im oberen Gebiet 170 ausgebildet. Bei einem Beispiel ist die Siliziumnitridschicht 180 etwa 0,5 nm bis etwa 5 nm dick.
  • Die Siliziumoxidschicht 140, die Siliziumnitridschicht 145, die Polysiliziumschicht 150 und die Siliziumnitridschicht 180 wirken als Schutzschichten, die Seitenwände 115 des oberen Gebiets 170 des Grabens 105 während nachfolgender Bearbeitungsschritte schützen, bei denen ein Flaschengebiet im Siliziumsubstrat ausgebildet wird, wie unten beschrieben.
  • Mit Bezug auf 9 wird die Siliziumoxidschicht 155 (siehe 8) beispielsweise unter Verwendung von verdünnter HF aus dem unteren Gebiet 175 des Grabens 105 entfernt und somit die Polysiliziumschicht 150 im unteren Gebiet freigelegt.
  • Bezugnehmend auf 10 wird die Polysiliziumschicht 150 im unteren Gebiet 175 des Grabens 105 beispielsweise unter Verwendung eines dreistufigen Prozesses entfernt, nämlich einer ersten Ätzung mit verdünntem HF, gefolgt von einer Behandlung mit einer wässrigen Lösung von HN3 und H2O2 bei einer Temperatur zwischen etwa 50°C und etwa 80°C, gefolgt von einer zweiten Ätzung mit verdünntem HF, wodurch die Siliziumnitridschicht 145 im unteren Gebiet freigelegt wird. Die Polysiliziumschicht 150 wird nicht von dem oberen Gebiet 170 entfernt, da die Polysiliziumschicht im oberen Gebiet von der Siliziumnitridschicht 180 bedeckt ist.
  • Mit Bezug auf 11 wird die Siliziumnitridschicht 145 im unteren Gebiet 175 des Grabens 105 beispielsweise über CDE oder einen anderen plasmabasierten Ätzprozess, bei dem Siliziumnitrid selektiv gegenüber Siliziumoxid geätzt wird, entfernt, wodurch die Siliziumoxidschicht 140 im unteren Gebiet freigelegt wird. Die Siliziumnitridschicht 145 wird nicht vom oberen Gebiet 170 entfernt, da die Siliziumnitridschicht 145 im oberen Gebiet von der Polysiliziumschicht 150 bedeckt ist. Die gesamte verbleibende Siliziumnitridschicht 180 (siehe 10) wird ebenso entfernt, wodurch die Polysiliziumschicht 150 im oberen Gebiet 170 freigelegt wird.
  • Mit Bezug auf 12 wird dann die Siliziumoxidschicht 140 im unteren Gebiet 175 des Grabens 105 beispielsweise unter Verwendung von wässriger verdünnter HF entfernt, wodurch die Seitenwände 115 und der Boden 120 des Grabens 105 im unteren Gebiet freigelegt werden. Die Siliziumoxidschicht 140 wird nicht vom oberen Gebiet 170 entfernt, da die Siliziumoxidschicht 140 im oberen Gebiet von der Siliziumnitridschicht 145 und der Polysiliziumschicht 150 bedeckt ist.
  • Mit Bezug auf 13 wird dann ein thermischer Oxidationsschritt ausgeführt, wodurch eine Oxidschicht 185 auf allen freigelegten Oberflächen des Grabens 105 ausgebildet und die Polysiliziumschicht 150 (siehe 12) im oberen Gebiet 170 in eine Siliziumoxidschicht 190 umgewandelt wird. Die Seitenwände 115 des Grabens 105 im oberen Gebiet 170 werden auf Grund des Schutzes, den die Siliziumnitridschicht 145 liefert, nicht oxidiert. Bei einem Beispiel wird der thermische Oxidationsschritt in einem Ofen unter Verwendung von trockenem Sauerstoff bei einer Temperatur von etwa 1000°C durchgeführt. Es kann auch eine Nassoxidation (unter Verwendung von H2O oder einer Mischung von H2O und O2) bei einer Temperatur von etwa 800°C verwendet werden. Bei einem Beispiel beträgt eine Dicke T der Siliziumoxidschicht 185 etwa ¼ oder mehr der Breite W (siehe 1) des Grabens 105. Die Dicke T ist eine Funktion der Zeitdauer der thermischen Oxidation.
  • Mit Bezug auf 14 werden die Siliziumoxidschichten 185 und 190 (siehe 13) beispielsweise unter Verwendung von verdünnter wässriger HF entfernt, wodurch Seitenwände 195 und der Boden 200 eines Flaschengebiets 205 des Grabens 105 in dem in 13 als unteres Gebiet 175 bezeichneten Gebiet erzeugt werden. Der Graben 105 von 13 ist nun der Graben 105A von 14 und weist annährend eine "Flaschengestalt" auf, wobei das obere Gebiet 170 der "Hals" der "Flasche" ist. Eine andere Möglichkeit, die Geometrie des Grabens 105A zu beschreiben, besteht darin, dass eine Querschnittsfläche des unteren Gebiets 175 des Grabens 105A größer ist als eine Querschnittsfläche des oberen Gebiets 170 des Grabens 105A. Das Flaschengebiet 205 weist eine Breite W1 auf. Während es möglicherweise wünschenswert ist, dass die Breite W1 groß ist, um beispielsweise die Kapazität zu erhöhen, indem der Flächeninhalt der Seitenwände 115 und des Bodens 120 erhöht wird, wird der Höchstwert der Breite W1 durch den Abstand zwischen benachbarten Gräben 105A eines Chips mit integrierter Schaltung beschränkt. Benachbarte Gräben dürfen sich nicht berühren. Bei einem Beispiel ist W1 etwa gleich dem 1,5-fachen von W bis etwa dem 2-fachen von W (siehe 1).
  • Man beachte, dass keine Ätzung von Silizium bei der Ausbildung des Flaschengebiets 205 durchgeführt wurde. Die Verwendung von Siliziumätzmitteln kann zu verschiedenen Defekten während der Ausbildung der "Flasche" führen, da kleinste Löcher in Schutzschichten eine Ätzung von Silizium in den Seitenwänden 115 des oberen Gebiets 170 gestatten können und weil Siliziumätzmittel verursachen können, dass die Seitenwände 195 des Flaschengebiets 205 aufgeraut werden. Jeder dieser Arten von Defekten kann die Fertigungsausbeute, die Zuverlässigkeit und die DRAM-Leistung beeinträchtigen.
  • In 15 ist eine Querschnittsansicht einer DRAM-Zelle unter Verwendung eines Flaschengrabenkondensators, dessen Flaschengebiet gemäß der vorliegenden Erfindung ausgebildet wurde, dargestellt. Die Siliziumnitridschicht 145 und die Siliziumoxidschicht 140 wurden an den Seitenwänden 115 des oberen Gebiets 170 unter Verwendung geeigneter Nassätzprozesse entfernt. Nach dem Entfernen der Siliziumnitridschicht 145 und der Siliziumoxidschicht 140 wurde eine DRAM-Zelle fertig gestellt, wie unten kurz beschrieben.
  • Eine Siliziumoxidschicht 210 wurde auf freigelegten Siliziumoberflächen in Graben 105A ausgebildet, und eine Knotennitridschicht 215 wurde auf der Siliziumoxidschicht ausgebildet, wobei beispielsweise ein LPCVD-Prozess verwendet wurde. Eine Oxynitridschicht 220 wurde auf der Knotensiliziumnitridschicht 215 ausgebildet, wobei beispielsweise ein thermischer Oxidationsprozess verwendet wurde. Eine n-dotierte erste Polysiliziumschicht 225 wurde im Graben 105A beispielsweise unter Verwendung eines LPCVD-Prozesses abgeschieden. Die erste Polysiliziumschicht 225 wurde vom oberen Abschnitt 170A des oberen Gebiets 170 beispielsweise unter Verwendung eines isotropen Ätzprozesses entfernt. Die Knotennitridschicht 215 und die Oxynitridschicht 220 wurden beispielsweise unter Verwendung einer Mischung aus HF und Ethylenglykol vom oberen Abschnitt 170A des oberen Gebiets 170 entfernt.
  • Eine Kragenoxidschicht 230 wurde im oberen Abschnitt 170A des oberen Gebiets 170 beispielsweise unter Verwendung eines LPCVD-Prozesses ausgebildet. Eine n-dotierte zweite Polysiliziumschicht 235 wurde im oberen Abschnitt 170A des oberen Gebiets 170 beispielsweise unter Verwendung eines LPCVD-Prozesses abgeschieden und dann beispielsweise unter Verwendung eines RIE-Prozesses zurückgeätzt. Die oberhalb der zweiten Polysiliziumschicht 235 freigelegte Kragenoxidschicht 230 wurde beispielsweise unter Verwendung eines Nassätzprozesses entfernt.
  • Ein Plasmanitrierungsprozess wurde durchgeführt, um eine nitrierte Schicht 240 für eine variable Steuerung der Speicherungszeit auszubilden. Eine n-dotierte dritte Polysiliziumschicht 245 wurde beispielsweise unter Verwendung, eines LPCVD-Prozesses abgeschieden, und eine vergrabene Brücke 250 wurde durch Ausdiffusion eines Dotierstoffs (bei einem Beispiel Arsen) aus der dritten Polysiliziumschicht 245 ausgebildet. Die dritte Polysiliziumschicht 245 wurde beispielsweise unter Verwendung eines RIE-Prozesses zurückgeätzt, und eine dicke Oxidschicht 255 wurde beispielsweise unter Verwendung eines LPCVD- oder eines PECVD-Prozesses ausgebildet.
  • Ein flacher Isolationsgraben (STI, shallow trench isolation) (nicht gezeigt) wurde ausgebildet, die Padoxidschicht 125 und die Padnitridschicht 130 wurden entfernt, und dann wurde eine Gatedielektrikumsschicht 260 ausgebildet. Die Sourceelektroden 265 und die Drainelektroden 270 wurden unter Verwendung von Abstandshaltern, Implantierungsprozessen zur Erweiterung des Source-/Drain-Gebietes sowie Source-/Drain-Ionen-implantierungsprozessen ausgebildet und Gateelektroden 275A und 275B wurden beispielsweise unter Verwendung von Polysilizium-LPCVD- und RIE-Prozessen ausgebildet. Die Gate-elektroden 275A sind Wortleitungen (WLs) einer DRAM-Zelle 280, und die Gateelektrode 275B ist eine zu anderen DRAM-Zellen führende, vorbeiführende Wortleitung.
  • Die erste, die zweite und die dritte Polysiliziumschicht 225, 235 und 245 sind Beispiele für ein elektrisch leitendes Material, das dazu verwendet werden kann, den Graben 105A zu füllen und als eine erste Platte des Flaschengrabenkondensators 285 zu dienen. Andere Kombinationen von dielektrischen Schichten und elektrisch leitenden Plattenmaterialien und Verfahren zum Ausbilden der dielektrischen Schicht und Platten können substituiert werden.
  • Für den Fall, dass der Flaschengrabenkondensator 285 in einer DRAM-Zelle mit NFET-Gate verwendet wird, ist die ungefähre Position eines p-Wannengebiets 290 des Substrats 100 relativ zum oberen Gebiet 170 dargestellt. Das p-Wannengebiet 290 kann nach der Ausbildung des Flaschengrabenkondensators 280 oder vor der Ausbildung des Grabens 105 ausgebildet werden (siehe 14).
  • Deshalb erhält man durch die vorliegende Erfindung einen Flaschengrabenkondensatorprozess mit reduzierter Anfälligkeit gegenüber Prozessdefekten und gegenüber dem Verschmelzen von benachbarten Gräben während der Ausbildung des Flaschenabschnitts des Kondensators.

Claims (14)

  1. Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators, das umfasst: – a) Bereitstellen eines Substrats (100); – b) Ausbilden eines Grabens in dem Substrat (100), wobei der Graben Seitenwände (115) und einen Boden (120) aufweist, wobei der Graben ein oberes Gebiet angrenzend an eine Deckoberfläche des Substrats und ein unteres Gebiet angrenzend an den Boden des Grabens aufweist, wobei das obere Gebiet an das untere Gebiet angrenzt; – c) Ausbilden einer Schutzschicht auf den Seitenwänden und auf dem Boden des Grabens, wobei die Schutzschicht eine erste Schicht (180) aus Siliziumnitrid auf einer Schicht aus Polysilizium (150) auf einer zweiten Schicht aus Siliziumnitrid (145) auf einer Schicht aus Siliziumoxid (140) umfasst, wobei die Schicht aus Siliziumoxid (140) mit den Seitenwänden (115) des Grabens in direktem physischem Kontakt steht; – d) Entfernen der Schutzschicht von den Seitenwänden in dem unteren Gebiet des Grabens und von dem Boden (120) des Grabens; – e) Oxidieren einer Schicht (185) des freigelegten Substrats an den Seitenwänden in dem unteren Gebiet des Grabens und am Boden (120) des Grabens und – (f) Entfernen der Schicht (185) des oxidierten Substrats von dem unteren Gebiet des Grabens, wobei eine Querschnittsfläche des unteren Gebiets des Grabens größer ist als eine Querschnittsfläche des oberen Gebiets des Grabens.
  2. Verfahren nach Anspruch 1, das weiterhin folgendes beinhaltet: – g) Ausbilden einer oder mehrerer dielektrischer Schichten (210, 215, 220) auf Oberflächen des im unteren Gebiet des Grabens in Schritt (f) freigelegten Substrats; und – h) Füllen des Grabens mit einem elektrisch leitenden Material (225).
  3. Verfahren nach Anspruch 2, wobei Schritt (g) weiterhin das Ausbilden einer oder mehrerer dielektrischer Schichten an den Seitenwänden des Grabens in dem oberen Gebiet des Grabens beinhaltet.
  4. Verfahren nach Anspruch 2, wobei das elektrisch leitende Material (225) n-dotiertes, p-dotiertes oder undotiertes Polysilizium ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Substrat (100) ein Siliziumsubstrat oder eine Schicht aus Silizium auf einem SOI-Substrat ist und die oxidierte Schicht (185) des Substrats Siliziumoxid umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei Schritt (d) weiterhin das Entfernen der zweiten Schicht aus Siliziumnitrid (145) und der Schicht aus Polysilizium (150) von Seitenwänden des oberen Gebiets des Grabens beinhaltet.
  7. Verfahren nach Anspruch 1, das weiterhin umfasst: A) Ausbilden einer zweiten Siliziumoxidschicht (155) auf der Polysiliziumschicht (150); – B) teilweises Füllen des Grabens mit einem organischen Material (160), wobei eine Deckoberfläche des organischen Materials (160) eine Grenze zwischen dem unteren Gebiet und dem oberen Gebiet des Grabens definiert; – C) Entfernen der zweiten Siliziumoxidschicht (155) in dem oberen Gebiet; – D) Entfernen des organischen Materials (160) aus dem Graben; – E) Umwandeln einer äußeren Schicht der Polysiliziumschicht (150) in dem oberen Gebiet in die erste Siliziumnitridschicht (180).
  8. Verfahren nach Anspruch 7, wobei das Ausbilden einer zweiten Siliziumoxidschicht (155) in Schritt (A) das Abscheiden einer Schicht aus Siliziumoxid auf der Polysiliziumschicht (150) beinhaltet.
  9. Verfahren nach Anspruch 7, wobei das Ausbilden einer zweiten Siliziumoxidschicht (155) in Schritt (A) das Oxidieren einer äußeren Schicht der Polysiliziumschicht (150) beinhaltet.
  10. Verfahren nach Anspruch 7, das weiterhin beinhaltet: – g) Ausbilden einer oder mehrerer dielektrischer Schichten (210, 215, 220) auf den in dem unteren Gebiet des Grabens in Schritt (C) freigelegten Grabenoberflächen und – h) Füllen des Grabens mit einem elektrisch leitenden Material.
  11. Verfahren nach Anspruch 10, wobei Schritt (g) weiterhin das Ausbilden der einen oder der mehreren dielektrischen Schichten an den Seitenwänden des Grabens in dem oberen Gebiet des Grabens beinhaltet.
  12. Verfahren nach Anspruch 10, wobei das elektrisch leitende Material (225) n-dotiertes, p-dotiertes oder undotiertes Polysilizium ist.
  13. Verfahren nach einem der Ansprüche 7 bis 12, wobei das Substrat (100) ein Siliziumsubstrat oder eine Schicht aus Silizium auf einem SOI-Substrat ist und die oxidierte Schicht (185) des Substrats Siliziumoxid umfasst.
  14. Verfahren nach einem der Ansprüche 7 bis 13, wobei das Ausbilden der oxidierten Schicht (185) des Substrats in Schritt (e) eine thermische Oxidation freigelegter Substratoberflächen, die an den Seitenwänden in dem unteren Gebiet des Grabens und dem Boden des Grabens in Schritt (e) freigelegt wurden, in O2, H2O oder einer Mischung aus O2 und H2O beinhaltet.
DE102005054431A 2004-11-17 2005-11-15 Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators Expired - Fee Related DE102005054431B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005063468A DE102005063468B4 (de) 2004-11-17 2005-11-15 Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/904,582 2004-11-17
US10/904,582 US7122439B2 (en) 2004-11-17 2004-11-17 Method of fabricating a bottle trench and a bottle trench capacitor
DE102005063468A DE102005063468B4 (de) 2004-11-17 2005-11-15 Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators

Publications (2)

Publication Number Publication Date
DE102005054431A1 DE102005054431A1 (de) 2006-06-29
DE102005054431B4 true DE102005054431B4 (de) 2008-08-28

Family

ID=36386908

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102005054431A Expired - Fee Related DE102005054431B4 (de) 2004-11-17 2005-11-15 Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
DE102005063468A Active DE102005063468B4 (de) 2004-11-17 2005-11-15 Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102005063468A Active DE102005063468B4 (de) 2004-11-17 2005-11-15 Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators

Country Status (3)

Country Link
US (3) US7122439B2 (de)
CN (1) CN1838401A (de)
DE (2) DE102005054431B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232718B2 (en) * 2003-09-17 2007-06-19 Nanya Technology Corp. Method for forming a deep trench capacitor buried plate
US7410864B2 (en) * 2004-04-23 2008-08-12 Infineon Technologies Ag Trench and a trench capacitor and method for forming the same
US7122439B2 (en) * 2004-11-17 2006-10-17 International Business Machines Corporation Method of fabricating a bottle trench and a bottle trench capacitor
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR100739988B1 (ko) * 2006-06-28 2007-07-16 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US7759189B2 (en) * 2008-07-29 2010-07-20 International Business Machines Corporation Method of manufacturing a dual contact trench capacitor
US8021945B2 (en) * 2009-04-14 2011-09-20 International Business Machines Corporation Bottle-shaped trench capacitor with enhanced capacitance
US8168507B2 (en) 2009-08-21 2012-05-01 International Business Machines Corporation Structure and method of forming enhanced array device isolation for implanted plate EDRAM
US8143135B2 (en) * 2009-10-08 2012-03-27 International Business Machines Corporation Embedded series deep trench capacitors and methods of manufacture
US8298908B2 (en) * 2010-02-11 2012-10-30 International Business Machines Corporation Structure and method for forming isolation and buried plate for trench capacitor
US8227311B2 (en) 2010-10-07 2012-07-24 International Business Machines Corporation Method of forming enhanced capacitance trench capacitor
TW201222778A (en) * 2010-11-18 2012-06-01 Ind Tech Res Inst Trench capacitor structures and method of manufacturing the same
US8624312B2 (en) 2011-04-28 2014-01-07 Freescale Semiconductor, Inc. Semiconductor device structure as a capacitor
US8318577B2 (en) * 2011-04-28 2012-11-27 Freescale Semiconductor, Inc. Method of making a semiconductor device as a capacitor
CN103094286B (zh) * 2011-11-08 2015-08-19 上海华虹宏力半导体制造有限公司 浅槽隔离结构进行离子注入的方法
CN103367109A (zh) * 2012-04-11 2013-10-23 南亚科技股份有限公司 沟渠电容的制作方法
CN104163398B (zh) * 2013-05-17 2017-02-08 无锡华润上华半导体有限公司 半导体器件中深槽的填充结构及其填充方法
US9130014B2 (en) * 2013-11-21 2015-09-08 United Microelectronics Corp. Method for fabricating shallow trench isolation structure
DE102014223904A1 (de) * 2014-11-24 2016-05-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kondensator und Verfahren zum Herstellen desselben
US9634131B2 (en) * 2015-02-05 2017-04-25 Changzhou ZhongMin Semi-Tech Co. Ltd. Insulated gate bipolar device
CN105990096B (zh) * 2015-02-15 2020-03-27 盛美半导体设备(上海)股份有限公司 半导体结构的清洗方法
US9728506B2 (en) * 2015-12-03 2017-08-08 Globalfoundries Inc. Strain engineering devices using partial depth films in through-substrate vias

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658816A (en) * 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
DE19961085A1 (de) * 1999-11-05 2001-07-05 Mosel Vitelic Inc Verfahren zum Herstellen einer Tiefgrabenspeicherelektrode eines Kondensators
DE10237345A1 (de) * 2001-08-15 2003-05-08 Infineon Technologies Ag Prozeßablauf für Opferkragenverfahren mit vertikaler Nitridmaske
US20030216044A1 (en) * 2002-05-16 2003-11-20 Nanya Technology Corporation Method for forming bottle trenches

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19956078B4 (de) * 1999-11-22 2006-12-28 Infineon Technologies Ag Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators
DE10234735A1 (de) * 2002-07-30 2004-02-12 Infineon Technologies Ag Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung
DE10321466B4 (de) * 2003-05-13 2007-01-25 Infineon Technologies Ag Trench-Speicherkondensator und Verfahren zu dessen Herstellung
US7078289B2 (en) * 2003-11-16 2006-07-18 Nanya Technology Corp. Method for fabricating a deep trench capacitor of DRAM device
US7122437B2 (en) * 2003-12-19 2006-10-17 Infineon Technologies Ag Deep trench capacitor with buried plate electrode and isolation collar
DE102004022602A1 (de) * 2004-05-07 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
DE102004043858A1 (de) * 2004-09-10 2006-03-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
US7122439B2 (en) * 2004-11-17 2006-10-17 International Business Machines Corporation Method of fabricating a bottle trench and a bottle trench capacitor
US20070040202A1 (en) * 2005-08-18 2007-02-22 Infineon Technologies Ag Semiconductor memory cell array having self-aligned recessed gate MOS transistors and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658816A (en) * 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
DE19961085A1 (de) * 1999-11-05 2001-07-05 Mosel Vitelic Inc Verfahren zum Herstellen einer Tiefgrabenspeicherelektrode eines Kondensators
DE10237345A1 (de) * 2001-08-15 2003-05-08 Infineon Technologies Ag Prozeßablauf für Opferkragenverfahren mit vertikaler Nitridmaske
US20030216044A1 (en) * 2002-05-16 2003-11-20 Nanya Technology Corporation Method for forming bottle trenches

Also Published As

Publication number Publication date
US20060105526A1 (en) 2006-05-18
CN1838401A (zh) 2006-09-27
US20080242021A1 (en) 2008-10-02
US7387930B2 (en) 2008-06-17
US7670901B2 (en) 2010-03-02
DE102005054431A1 (de) 2006-06-29
US7122439B2 (en) 2006-10-17
US20060275974A1 (en) 2006-12-07
DE102005063468B4 (de) 2009-05-20

Similar Documents

Publication Publication Date Title
DE102005054431B4 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
DE102018122648B4 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
US7723756B2 (en) Silicon pillars for vertical transistors
DE19930748C2 (de) Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE102006053159B4 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE102015213529A1 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE10038728A1 (de) Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung
DE102006045709A1 (de) Speicherzellenfeld und Verfahren zum Ausbilden des Speicherzellenfeldes
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE102021102547A1 (de) Luftspalte in speicherarraystrukturen
DE10116529B4 (de) Verfahren zur Herstellung von Kondensatoren mit tiefen Gräben für Drams mit verringerter Facettierung an der Substratkante, und zur Bereitstellung einer gleichförmigeren Anschlussflächenschicht aus SI3N4 über das Substrat
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE102018110185A1 (de) Speichervorrichtung und Herstellung dergleichen
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE112014000381T5 (de) Halbleiterbauelement und Verfahren zu seiner Fertigung
DE10239044B4 (de) Prozessfluss für Opferkragen
US20200152639A1 (en) Semiconductor structure and manufacturing method thereof
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE102005018735A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelements
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
DE102004007242A1 (de) Grabenkondensator mit vergrabener Kontaktbrücke
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 102005063468

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102005063468

Country of ref document: DE

Kind code of ref document: P

8127 New person/name/address of the applicant

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

AH Division in

Ref document number: 102005063468

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
R081 Change of applicant/patentee

Owner name: QIMONDA AG, DE

Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: QIMONDA AG, DE

Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: QIMONDA AG, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE