CN103094286B - 浅槽隔离结构进行离子注入的方法 - Google Patents
浅槽隔离结构进行离子注入的方法 Download PDFInfo
- Publication number
- CN103094286B CN103094286B CN201110350560.6A CN201110350560A CN103094286B CN 103094286 B CN103094286 B CN 103094286B CN 201110350560 A CN201110350560 A CN 201110350560A CN 103094286 B CN103094286 B CN 103094286B
- Authority
- CN
- China
- Prior art keywords
- groove
- isolation structure
- ion implantation
- carries out
- shallow groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种浅槽隔离结构，其截面形状呈现为正梯形，即开口处的宽度小于底部的宽度，其侧壁与底部的夹角为锐角；所述浅槽隔离结构包括内侧墙和填充结构两部分，所述填充结构的截面形状为矩形或倒梯形，倒梯形指开口处的宽度大于底部的宽度。本发明还公开了所述浅槽隔离结构进行离子注入的方法。本发明由于采用了正梯形的沟槽截面形状，因此对沟槽底部进行离子注入时可以采用高能量的离子注入工艺，而不用担心会对沟槽的侧壁造成损害。沟槽中的内侧墙可以避免沟槽填充出现空洞的问题。
Description
技术领域
本发明涉及一种半导体集成电路中的浅槽隔离结构。
背景技术
浅槽隔离(STI)工艺用于制造半导体衬底的有源区之间的隔离区，所述隔离区为介质材料，并且通常为氧化硅(SiO2)。现有的浅槽隔离结构如图1a所示，在衬底11上具有一个或多个浅槽隔离结构16，该浅槽隔离结构16的截面形状呈现为倒梯形，即开口处的宽度大于底部的宽度，其侧壁与底部的夹角为钝角，这种倒梯形的截面形状有利于填充沟槽。
请参阅图1b，现有的浅槽隔离结构进行离子注入的方法为：先在半导体衬底11上淀积一层硬掩膜层12，再在硬掩膜层12和衬底11上刻蚀出沟槽13，该沟槽13的开口宽度大于底部宽度。接着在沟槽13的两侧壁形成内侧墙14，再后在沟槽13底部进行离子注入形成掺杂区15。然后去除内侧墙14，再以介质材料填充沟槽13形成浅槽隔离结构16，最后去除硬掩膜层12。这种方法例如用于高压锗硅HBT(Heterojunction bipolartransistor，异质结双极型晶体管)器件的制造，沟槽底部的掺杂区15就是锗硅HBT器件的集电区埋层。
现有的浅槽隔离结构16中，由于沟槽13是倒梯形形貌，而且内侧墙14较薄，这就对形成掺杂区15的离子注入能量带来很大限制。为了避免离子注入穿透沟内侧墙14到达沟槽13的侧壁，必须采用低能量的离子注入，这就很难满足某些器件的要求(例如高压锗硅HBT器件的集电区埋层需要较高能量的离子注入)，从而对器件的性能产生影响。
发明内容
本发明所要解决的技术问题是提供一种新的浅槽隔离结构，这种浅槽隔离结构进行离子注入时可以采用高能量的离子注入，而不用担心离子注入会到达沟槽的侧壁。为此，本发明还要提供所述浅槽隔离结构进行离子注入的方法。
为解决上述技术问题，本发明浅槽隔离结构的截面形状呈现为正梯形，即开口处的宽度小于底部的宽度，其侧壁与底部的夹角为锐角；所述浅槽隔离结构包括内侧墙和填充结构两部分，所述填充结构的截面形状为矩形或倒梯形，倒梯形指开口处的宽度大于底部的宽度。
所述浅槽隔离结构进行离子注入的方法包括如下步骤：
第1步，在衬底上淀积一层硬掩膜层，并采用光刻和刻蚀工艺在所述硬掩膜层上刻蚀出浅槽隔离结构的位置；
第2步，采用刻蚀工艺在衬底上刻蚀出截面形状为正梯形的沟槽；
第3步，对沟槽底部进行离子注入，从而在沟槽的底部形成掺杂区；
第4步，在沟槽的两侧壁形成内侧墙，在制作内侧墙后沟槽的截面形状转变为矩形或倒梯形；
第5步，以介质材料填充沟槽形成填充结构，沟槽中的填充结构和内侧墙一起作为浅槽隔离结构；
第6步，去除硬掩膜层。
本发明浅槽隔离结构及其进行离子注入的方法由于采用了正梯形的沟槽截面形状，因此对沟槽底部进行离子注入时可以采用高能量的离子注入工艺，而不用担心会对沟槽的侧壁造成损害。为了避免填充正梯形的沟槽时出现空洞的问题，本发明先在沟槽中形成内侧墙，使沟槽剩余空间的截面形状为矩形或倒梯形，再进行介质材料的填充和平坦化。
附图说明
图1a是现有的浅槽隔离结构的示意图；
图1b是现有的浅槽隔离结构进行离子注入的示意图；
图2是本发明的浅槽隔离结构的示意图；
图3a～图3f为本发明浅槽隔离结构进行离子注入的方法的各步骤示意图。
图中附图标记说明：
11为衬底；12为硬掩膜层；13为沟槽；14为内侧墙；15为掺杂区；16为浅槽隔离结构；21为衬底；22为硬掩膜层；23为沟槽；24为内侧墙；25为掺杂区；26为填充结构；27为浅槽隔离结构。
具体实施方式
本发明的浅槽隔离结构如图2所示，在衬底21上具有一个或多个浅槽隔离结构27，该浅槽隔离结构27的截面形状呈现为正梯形，即开口处的宽度小于底部的宽度，其侧壁与底部的夹角为锐角，这种正梯形的截面形状有利于沟槽底部的离子注入。该浅槽隔离结构27为介质材料，优选为氧化硅。
进一步地，所述浅槽隔离结构27包括两部分，一部分是位于沟槽两侧壁的内侧墙24，另一部分是两个内侧墙24之间的填充结构26。所述填充结构26的截面形状为矩形或倒梯形。内侧墙24用于让沟槽的填充性更好。优选地，内侧墙24和填充结构26为同一种介质材料，例如均为氧化硅。
优选地，所述浅槽隔离结构27的侧壁与底部的夹角为80～90度。
本发明的浅槽隔离结构进行离子注入的方法包括如下步骤：
第1步，请参阅图3a，在半导体衬底(通常为硅衬底)21上淀积一层硬掩膜层22，并采用光刻和刻蚀工艺在所述硬掩膜层22上刻蚀出一个小沟槽，该小沟槽的位置就是浅槽隔离结构的位置，该小沟槽的底部为硬掩膜层22和衬底21的分界面。所述硬掩膜层22为介质材料，例如为氧化硅、氮化硅、氮氧化硅或三者的任意结合。其厚度由第3步的离子注入能量决定，需保证该硬掩膜层22能够完全阻挡离子注入对其下方的衬底21的伤害。
第2步，请参阅图3b，采用刻蚀工艺在衬底21上刻蚀出一个沟槽23，该沟槽23的截面形状为沟槽开口处的宽度小于沟槽底部的宽度，即正梯形。该沟槽23的位置就是浅槽隔离结构的位置。优选地，该沟槽23的侧壁与底部之间的夹角为80～90度之间。
第3步，请参阅图3c，对沟槽23的底部进行离子注入，从而在沟槽23的底部形成掺杂区25。该掺杂区25可能紧挨沟槽23的底部，也可能与沟槽23的底部具有一段距离(即更深处)。
优选地，这一步离子注入为整个硅片进行，由于硬掩膜层22保护了除沟槽23以外的其余部分的衬底21，因此只有沟槽23的底部形成了掺杂区25。正梯形的沟槽23的形状有利于高能量的离子注入，该步离子注入因此不会对沟槽23的侧壁带来损伤。
第4步，请参阅图3d，在沟槽23的两侧壁形成内侧墙24，在制作内侧墙24后沟槽23的截面形状转变为矩形或倒梯形。即沟槽23的底部去除内侧墙24后的宽度小于或等于沟槽23的开口去除内侧墙24后的宽度。所述内侧墙24的高度小于或等于沟槽23的深度。
所述内侧墙24的制造方法为现有工艺，简单描述如下。首先可选地在沟槽23的侧壁和底部热氧化生长一层氧化硅作为衬垫氧化层。其次在沟槽23的区域(或者在整个硅片表面)淀积一层介质，优选为氧化硅，该层介质覆盖沟槽23的侧壁和底部。接着对所淀积的介质进行干法刻蚀，刻蚀终止点为沟槽23底部的硅或硬掩膜层22。刻蚀结束后，在沟槽23的侧壁上就形成了内侧墙24。
所述第3步的离子注入可以放到第4步形成内侧墙工艺中的沟槽衬垫氧化层之前或之后进行。
第5步，请参阅图3e，以介质材料26填充沟槽23，沟槽23中除了内侧墙24以外由该介质材料形成了填充结构26。沟槽23中的填充结构26和内侧墙24一起作为本发明的浅槽隔离结构27。
所述沟槽23的填充方法为现有工艺，例如采用浅槽隔离工艺，简单描述如下。首先在沟槽23的区域(或者在整个硅片表面)淀积一层介质材料，例如为氧化硅，该层介质填充沟槽23，并高于硬掩膜层22。其次采用化学机械研磨(CMP)工艺对所淀积的介质进行平坦化抛光，硬掩膜层22作为抛光阻挡层。这样便在沟槽23中形成了填充结构23a。
由于沟槽23中排除掉内侧墙24后，剩余空间的截面形状转变为了矩形或倒梯形，因此有利于介质材料完整地将沟槽23进行填充以形成填充结构26。
第6步，请参阅图3f，去除硬掩膜层22，例如采用湿法腐蚀工艺。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种浅槽隔离结构进行离子注入的方法，其特征是，包括如下步骤：
第1步，在衬底上淀积一层硬掩膜层，并采用光刻和刻蚀工艺在所述硬掩膜层上刻蚀出浅槽隔离结构的位置；
第2步，采用刻蚀工艺在衬底上刻蚀出截面形状为正梯形的沟槽；
第3步，对沟槽底部进行离子注入，从而在沟槽的底部形成掺杂区；
第4步，在沟槽的两侧壁形成内侧墙，在制作内侧墙后沟槽的截面形状转变为矩形或倒梯形；
第5步，以介质材料填充沟槽形成填充结构，沟槽中的填充结构和内侧墙一起作为浅槽隔离结构；
第6步，去除硬掩膜层。
2.根据权利要求1所述的浅槽隔离结构进行离子注入的方法，其特征是，所述方法第1步中，所述硬掩膜层为氧化硅、氮化硅、氮氧化硅或三者的任意结合。
3.根据权利要求1所述的浅槽隔离结构进行离子注入的方法，其特征是，所述方法第4步中，所述内侧墙的高度小于或等于所述沟槽的深度。
4.根据权利要求1所述的浅槽隔离结构进行离子注入的方法，其特征是，所述方法第4步中，形成内侧墙包括：
第4.1步，在沟槽的侧壁和底部热氧化生长一层氧化硅作为衬垫氧化层；
第4.2步，淀积介质覆盖沟槽的侧壁和底部；
第4.3步，对所淀积的介质进行干法刻蚀，刻蚀终止点为沟槽底部的硅或硬掩膜层，刻蚀结束后在沟槽的侧壁上就形成了内侧墙。
5.根据权利要求4所述的浅槽隔离结构进行离子注入的方法，其特征是，所述方法第3步改为放到第4.1步和第4.2步之间进行。
6.根据权利要求4所述的浅槽隔离结构进行离子注入的方法，其特征是，所述方法第5步中，填充沟槽包括：
第5.1步，淀积一层介质材料，该层介质填充沟槽，并高于硬掩膜层；
第5.2步，采用化学机械研磨工艺对所淀积的介质进行平坦化抛光，硬掩膜层作为抛光阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110350560.6A CN103094286B (zh) | 2011-11-08 | 2011-11-08 | 浅槽隔离结构进行离子注入的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110350560.6A CN103094286B (zh) | 2011-11-08 | 2011-11-08 | 浅槽隔离结构进行离子注入的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103094286A CN103094286A (zh) | 2013-05-08 |
| CN103094286B true CN103094286B (zh) | 2015-08-19 |
Family
ID=48206671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110350560.6A Active CN103094286B (zh) | 2011-11-08 | 2011-11-08 | 浅槽隔离结构进行离子注入的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103094286B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514020A (zh) * | 2014-10-14 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的制作方法及半导体器件 |
| CN109727906B (zh) * | 2017-10-31 | 2021-01-05 | 无锡华润微电子有限公司 | N型半导体元器件的浅槽隔离结构的处理方法 |
| CN113745100B (zh) * | 2021-07-21 | 2023-12-22 | 绍兴中芯集成电路制造股份有限公司 | 一种台面无损伤的屏蔽栅场效应晶体管的制造方法 |
| CN115841982A (zh) * | 2021-08-12 | 2023-03-24 | 长鑫存储技术有限公司 | 浅槽隔离结构的制备方法、浅槽隔离结构和半导体结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403412B1 (en) * | 1999-05-03 | 2002-06-11 | International Business Machines Corp. | Method for in-situ formation of bottle shaped trench by gas phase etching |
| CN1838401A (zh) * | 2004-11-17 | 2006-09-27 | 因芬尼昂技术股份公司 | 瓶形沟槽及瓶形沟槽式电容器的制造方法 |
| CN101840888A (zh) * | 2009-03-16 | 2010-09-22 | 台湾积体电路制造股份有限公司 | 集成电路结构及其形成方法 |
| CN102044542A (zh) * | 2009-10-09 | 2011-05-04 | 台湾积体电路制造股份有限公司 | 半导体元件及其制法 |
| EP1763074A3 (en) * | 2005-09-09 | 2011-06-01 | Infineon Technologies AG | Isolation for Semiconductor Devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045468B2 (en) * | 1999-04-09 | 2006-05-16 | Intel Corporation | Isolated junction structure and method of manufacture |
| JP2005327867A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| TWI277202B (en) * | 2005-09-27 | 2007-03-21 | Promos Technologies Inc | Bottle-shaped trench and method of fabricating the same |
-
2011
- 2011-11-08 CN CN201110350560.6A patent/CN103094286B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403412B1 (en) * | 1999-05-03 | 2002-06-11 | International Business Machines Corp. | Method for in-situ formation of bottle shaped trench by gas phase etching |
| CN1838401A (zh) * | 2004-11-17 | 2006-09-27 | 因芬尼昂技术股份公司 | 瓶形沟槽及瓶形沟槽式电容器的制造方法 |
| EP1763074A3 (en) * | 2005-09-09 | 2011-06-01 | Infineon Technologies AG | Isolation for Semiconductor Devices |
| CN101840888A (zh) * | 2009-03-16 | 2010-09-22 | 台湾积体电路制造股份有限公司 | 集成电路结构及其形成方法 |
| CN102044542A (zh) * | 2009-10-09 | 2011-05-04 | 台湾积体电路制造股份有限公司 | 半导体元件及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094286A (zh) | 2013-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745917B1 (ko) | 반도체 소자의 제조 방법 | |
| CN103094286B (zh) | 浅槽隔离结构进行离子注入的方法 | |
| CN103515215B (zh) | 一种鳍式场效应管制作方法 | |
| US9142678B2 (en) | Semiconductor device having fin structure and method of manufacturing the same | |
| CN101465323B (zh) | 可以避免有源区宽度减小的半导体装置的制造方法 | |
| CN104835774A (zh) | 一种半导体器件的制备方法 | |
| KR100487657B1 (ko) | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 | |
| KR20110052206A (ko) | 소자 분리 구조물을 갖는 반도체 소자 | |
| US20020053715A1 (en) | Trench isolation structure having a curvilinear interface at upper corners of the trench isolation region, and method of manufacturing the same | |
| CN102412269A (zh) | 一种cmos侧墙结构及其制备方法 | |
| CN111584419A (zh) | 沟槽隔离结构的形成方法及沟槽隔离结构 | |
| CN103094329B (zh) | 具有深赝埋层的锗硅hbt器件及其制造方法 | |
| TW200727389A (en) | Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device | |
| CN103474353B (zh) | 一种鳍片和sti结构制作方法 | |
| CN101789389A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN101350328A (zh) | 栅氧化层的制造方法 | |
| CN103413777B (zh) | 深沟槽填充结构及其制作方法 | |
| CN113113347B (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN103632950A (zh) | 沟槽型双层栅mos中的多晶硅之间的氮化膜形成方法 | |
| CN111415936A (zh) | Nand闪存的制作方法 | |
| KR100949269B1 (ko) | 반도체 소자의 제조방법 | |
| CN113745100B (zh) | 一种台面无损伤的屏蔽栅场效应晶体管的制造方法 | |
| CN102916047A (zh) | 一种利用埋氧腐蚀技术的soi体接触结构及形成方法 | |
| US6790746B1 (en) | Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140110 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |