DE102021102547A1 - Luftspalte in speicherarraystrukturen - Google Patents

Luftspalte in speicherarraystrukturen Download PDF

Info

Publication number
DE102021102547A1
DE102021102547A1 DE102021102547.8A DE102021102547A DE102021102547A1 DE 102021102547 A1 DE102021102547 A1 DE 102021102547A1 DE 102021102547 A DE102021102547 A DE 102021102547A DE 102021102547 A1 DE102021102547 A1 DE 102021102547A1
Authority
DE
Germany
Prior art keywords
word line
conductive
air gap
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021102547.8A
Other languages
English (en)
Inventor
Sheng-Chen Wang
Kai-Hsuan LEE
Sai-Hooi Yeong
Chia-Ta Yu
Han-Jong Chia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021102547A1 publication Critical patent/DE102021102547A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Speichervorrichtung umfasst einen ersten Transistor über einem Halbleitersubstrat, wobei der erste Transistor eine erste Wortleitung umfasst, die sich über das Halbleitersubstrat erstreckt; einen zweiten Transistor über dem Halbleitersubstrat, wobei der zweite Transistor eine zweite Wortleitung umfasst, die sich über die erste Wortleitung erstreckt; einen ersten Luftspalt, der sich zwischen der ersten Wortleitung und der zweiten Wortleitung erstreckt; einen Speicherfilm, der sich entlang der ersten Wortleitung und der zweiten Wortleitung erstreckt und diese kontaktiert; eine Kanalschicht, die sich entlang des Speicherfilms erstreckt; eine Sourceleitung, die sich entlang der Kanalschicht erstreckt, wobei sich der Speicherfilm zwischen der Sourceleitung und der Wortleitung befindet; eine Bitleitung, die sich entlang der Kanalschicht erstreckt, wobei sich der Speicherfilm zwischen der Bitleitung und der Wortleitung befindet; und einen Isolationsbereich zwischen der Sourceleitung und der Bitleitung.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht den Vorteil der vorläufigen US-Anmeldung Nr. 63/044,588 , eingereicht am 26. Juni 2020, die hierin durch Bezugnahme aufgenommen wird.
  • HINTERGRUND
  • Halbleiterspeicher werden in integrierten Schaltungen für elektronische Anwendungen verwendet, zum Beispiel in Radios, Fernsehern, Mobiltelefonen und Personal Computern (PCs). Halbleiterspeicher umfassen zwei Hauptkategorien. Zum einen flüchtige Speicher, zum anderen nichtflüchtige Speicher. Flüchtige Speicher umfassen Direktzugriffsspeicher (RAM), der weiter in zwei Unterkategorien unterteilt werden kann, nämlich statischen Direktzugriffsspeicher (SRAM) und dynamischen Direktzugriffsspeicher (DRAM). SRAM und DRAM sind beide flüchtig, da sie die gespeicherten Informationen verlieren, wenn sie nicht mit Energie versorgt werden.
  • Dagegen können nichtflüchtige Speicher die gespeicherten Daten halten. Eine Art von nichtflüchtigen Halbleiterspeicher ist der ferroelektrische Direktzugriffsspeicher (FeRAM, oder FRAM). Zu den Vorteilen des FeRAM gehören unter anderem seine hohe Schreib-/Lese-Geschwindigkeit und seine geringe Größe.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verständlich, wenn diese in Verbindung mit den beigefügten Figuren gelesen wird. Es sei noch angemerkt, dass entsprechend der üblichen Branchenpraxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion beliebig vergrößert oder verkleinert sein.
    • 1A, 1B und 1C veranschaulichen eine perspektivische Ansicht, ein Schaltbild und eine Ansicht von oben nach unten eines Speicherarrays gemäß einigen Ausführungsformen.
    • 2, 3A, 3B, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14A, 14B, 15, 16, 17A, 17B, 18, 19A, 19B, 20A, 20B, 20C, 21, 22, 23A, 23B, 23C, 24A, 24B, 24C, 25A, 25B, 25C, 26A, 26B, 27, 28, 29, 30, 31A, 31B, 31C und 31D veranschaulichen verschiedene Ansichten von Zwischenschritten bei der Herstellung eines Speicherarrays gemäß einigen Ausführungsformen.
    • 32, 33 und 34 veranschaulichen Querschnittsansichten von Zwischenschritten bei der Herstellung eines Speicherarrays gemäß einigen Ausführungsformen.
    • 35A, 35B und 35C veranschaulichen Draufsichten von Zwischenschritten bei der Herstellung eines Speicherarrays gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen bzw. Ausführungsbeispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend konkrete Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich lediglich Ausführungsbeispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei welchen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und auch Ausführungsformen umfassen, bei welchen zusätzliche Merkmale derart zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder Buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können räumlich relative Begriffe wie „unter“, „unterhalb“, „untere/r/s“, „über“, „obere/r/s“ und dergleichen hier zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elementes oder Merkmals zu einem anderen Element (anderen Elementen) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren gezeigten Ausrichtung unterschiedliche Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb umfassen. Der Gegenstand kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die vorliegend verwendeten räumlich relativen Beschreibungen können ebenso entsprechend interpretiert werden.
  • Verschiedene Ausführungsformen stellen ein 3D-Speicherarray mit einer Vielzahl von vertikal gestapelten Speicherzellen bereit. Jede Speicherzelle umfasst einen Transistor, der einen Wortleitungsbereich, der als Gate-Elektrode dient, einen Bitleitungsbereich, der als erste Source-/Drain-Elektrode dient, und einen Sourceleitungsbereich, der als zweite Source-/Drain-Elektrode dient, aufweist. Jeder Transistor umfasst ferner einen isolierenden Speicherfilm (beispielsweise als ein Gate-Dielektrikum) und einen Oxid-Halbleiter-Kanalbereich (OS-Kanalbereich). Bei einigen Ausführungsformen werden Isolationsbereiche zwischen benachbarten Wortleitungen als Luftspalte gebildet. Durch Trennen der Wortleitungen durch Luftspalte kann die Kapazität zwischen den Wortleitungen verringert werden. Die Luftspalte können beispielsweise gebildet werden, indem zuerst ein Opfermaterial zwischen den Wortleitungen gebildet wird und dann das Opfermaterial unter Verwendung eines oder mehrerer Ätzprozesse entfernt wird. Es kann ein Material abgeschieden werden, um die Enden der Luftspalte abzudichten, um die Luftspalte zu schützen und zusätzliche strukturelle Unterstützung bereitzustellen. Das Bilden von Luftspalten zwischen den Wortleitungen auf diese Weise kann parasitäre Effekte, wie parasitäre Kapazität zwischen den Wortleitungen, reduzieren, was einen Betrieb der Transistoren mit höherer Frequenz, ein verbessertes Leistungsvermögen der Vorrichtung und einen verbesserten Wirkungsgrad der Vorrichtung ermöglichen kann.
  • 1A, 1B und 1C veranschaulichen Beispiele eines Speicherarrays gemäß einigen Ausführungsformen. 1A veranschaulicht ein Beispiel eines Abschnitts des Speicherarrays 200 in einer dreidimensionalen Ansicht; 1B veranschaulicht ein Schaltbild des Speicherarrays 200; und 1C veranschaulicht eine Ansicht von oben nach unten (z. B. eine Draufsicht) des Speicherarrays 200 gemäß einigen Ausführungsformen. Das Speicherarray 200 umfasst eine Vielzahl von Speicherzellen 202, die in einem Gitter von Zeilen und Spalten angeordnet sein können. Die Speicherzellen 202 können ferner vertikal gestapelt sein, um ein dreidimensionales Speicherarray bereitzustellen, wodurch die Bauelemente-Dichte erhöht wird. Das Speicherarray 200 kann in der Back-End-of-Line (BEOL) eines Halbleiterchips angeordnet sein. Zum Beispiel kann das Speicherarray in den Verschaltungsschichten des Halbleiterchips angeordnet sein, wie über einer oder mehreren aktiven Bauelementen (z. B. Transistoren oder dergleichen), die auf einem Halbleitersubstrat gebildet sind.
  • Bei einigen Ausführungsformen ist das Speicherarray 200 ein nicht-flüchtiges Speicherarray, wie zum Beispiel ein NOR-Speicherarray oder dergleichen. Jede Speicherzelle 202 kann einen Transistor 204 mit einem isolierenden Speicherfilm 90 als ein Gate-Dielektrikum umfassen. Bei einigen Ausführungsformen kann der Transistor 204 ein Dünnfilmtransistor (TFT) sein. Bei einigen Ausführungsformen ist ein Gate jedes Transistors 204 mit einer jeweiligen Wortleitung (z. B. leitfähigen Leitung 72) elektrisch gekoppelt, ist ein erster Source-/Drain-Bereich jedes Transistors 204 mit einer jeweiligen Bitleitung (z. B. leitfähigen Leitung 106) elektrisch gekoppelt, und ist ein zweiter Source-/Drain-Bereich jedes Transistors 204 mit einer jeweiligen Sourceleitung (z. B. leitfähigen Leitung 108) elektrisch gekoppelt, die den zweiten Source-/Drain-Bereich mit Masse elektrisch koppelt. Die Speicherzellen 202 in derselben horizontalen Reihe des Speicherarrays 200 können sich eine gemeinsame Wortleitung (z. B. 72) teilen, während die Speicherzellen 202 in derselben vertikalen Spalte des Speicherarrays 200 sich eine gemeinsame Sourceleitung (z. B. 108) und eine gemeinsame Bitleitung (z. B. 106) teilen können.
  • Das Speicherarray 200 umfasst eine Vielzahl von vertikal gestapelten leitfähigen Leitungen 72 (z. B. Wortleitungen), wobei Luftspalte 132 zwischen benachbarten Leitungen der leitfähigen Leitungen 72 angeordnet sind. Die leitfähigen Leitungen 72 erstrecken sich in einer Richtung parallel zu einer Hauptfläche eines darunterliegenden Substrats (in 1A und 1B nicht explizit veranschaulicht). Die leitfähigen Leitungen 72 können eine Treppenkonfiguration aufweisen, sodass untere leitfähige Leitungen 72 länger sind als obere leitfähige Leitungen 72 und sich seitlich über deren Endpunkte hinaus erstrecken. Wie beispielsweise in 1A gezeigt ist, sind mehrere gestapelte Schichten von leitfähigen Leitungen 72 veranschaulicht, wobei die obersten leitfähigen Leitungen 72 die kürzesten sind und die untersten leitfähigen Leitungen 72 die längsten sind. Die jeweiligen Längen der leitfähigen Leitungen 72 können in Richtung auf das darunterliegende Substrat zunehmen. Auf diese Weise kann ein Abschnitt jeder der leitfähigen Leitungen 72 von oberhalb des Speicherarrays 200 aus zugänglich sein, und es können leitfähige Kontakte zu einem freiliegenden Abschnitt jeder der leitfähigen Leitungen 72 hergestellt werden (siehe zum Beispiel 31A-D). Jeder Luftspalt 132 kann an einem oder beiden Enden durch Dichtungen 140 abgedichtet sein, die aus einem dielektrischen Material gebildet sind.
  • Das Speicherarray 200 umfasst ferner eine Vielzahl von leitfähigen Leitungen 106 (z. B. Bitleitungen) und leitfähigen Leitungen 108 (z. B. Sourceleitungen). Die leitfähigen Leitungen 106 und 108 können sich jeweils in einer Richtung senkrecht zu den leitfähigen Leitungen 72 erstrecken. Ein dielektrisches Material 98 ist zwischen benachbarten der leitfähigen Leitungen 106 und der leitfähigen Leitungen 108 angeordnet und isoliert diese. Paare der leitfähigen Leitungen 106 und 108 zusammen mit einer kreuzenden leitfähigen Leitung 72 definieren die Grenzen jeder Speicherzelle 202, und ein dielektrisches Material 102 ist zwischen benachbarten Paaren von leitfähigen Leitungen 106 und 108 angeordnet und isoliert diese. Bei einigen Ausführungsformen sind die leitfähigen Leitungen 108 an Masse elektrisch gekoppelt. Obwohl 1A eine besondere räumliche Anordnung der leitfähigen Leitungen 106 in Bezug auf die leitfähigen Leitungen 108 zeigt, sollte sich verstehen, dass in anderen Ausführungsformen die räumliche Anordnung der leitfähigen Leitungen 106, 108 auch umgekehrt sein kann.
  • Wie oben erläutert wurde, kann das Speicherarray 200 auch eine Oxid-Halbleiter-Schicht (OS-Schicht) 92 umfassen. Die OS-Schicht 92 kann Kanalbereiche für die Transistoren 204 der Speicherzellen 202 bereitstellen. Beispielsweise kann ein Bereich der OS-Schicht 92, der die leitfähige Leitung 72 kreuzt, ermöglichen, dass Strom von den leitfähigen Leitungen 106 zu den leitfähigen Leitungen 108 (z. B. in der durch den Pfeil 207 angegebenen Richtung) fließt, wenn mittels einer entsprechenden leitfähigen Leitung 72 eine geeignete Spannung (z. B. höher als eine jeweilige Schwellenspannung (Vth) eines entsprechenden Transistors 204) angelegt wird. Dementsprechend kann in einigen Fällen die OS-Schicht 92 als eine Kanalschicht betrachtet werden.
  • Zwischen den leitfähigen Leitungen 72 und der OS-Schicht 92 ist ein Speicherfilm 90 angeordnet, und der Speicherfilm 90 kann Gate-Dielektrika für die Transistoren 204 bereitstellen. Bei einigen Ausführungsformen umfasst der Speicherfilm 90 ein ferroelektrisches Material, wie zum Beispiel ein Hafniumoxid, Hafniumzirkoniumoxid, mit Silizium dotiertes Hafniumoxid oder dergleichen. Dementsprechend kann das Speicherarray 200 auch als ferroelektrisches Direktzugriffsspeicherarray (FeRAM-Array) bezeichnet werden. Alternativ kann der Speicherfilm 90 eine Mehrschichtstruktur sein, die eine SiNx-Schicht (beispielsweise eine ONO-Struktur) zwischen zwei SiOx-Schichten, ein anderes ferroelektrisches Material, eine andere Art von Speicherschicht (die z. B. in der Lage ist, ein Bit zu speichern) oder dergleichen umfasst.
  • In Ausführungsformen, in denen der Speicherfilm 90 ein ferroelektrisches Material umfasst, kann der Speicherfilm 90 in einer von zwei verschiedenen Richtungen polarisiert werden, und die Polarisationsrichtung kann geändert werden, indem eine geeignete Spannungsdifferenz über dem Speicherfilm 90 angelegt wird und ein geeignetes elektrisches Feld erzeugt wird. Die Polarisation kann örtlich relativ begrenzt sein (z. B. im Allgemeinen nur innerhalb der Grenzen der Speicherzellen 202 vorliegen), und ein zusammenhängender Bereich des Speicherfilms 90 kann sich über eine Vielzahl von Speicherzellen 202 erstrecken. Abhängig von einer Polarisationsrichtung eines bestimmten Bereichs des Speicherfilms 90 variiert eine Schwellenspannung eines entsprechenden Transistors 204, und es kann ein digitaler Wert (z. B. 0 oder 1) gespeichert werden. Beispielsweise kann der entsprechende Transistor 204 eine relativ niedrige Schwellenspannung aufweisen, wenn ein Bereich des Speicherfilms 90 eine erste Richtung der elektrischen Polarisation aufweist, und der entsprechende Transistor 204 kann eine relativ hohe Schwellenspannung aufweisen, wenn der Bereich des Speicherfilms 90 eine zweite Richtung der elektrischen Polarisation aufweist. Die Differenz zwischen den beiden Schwellenspannungen kann als die Schwellenspannungsverschiebung bezeichnet werden. Eine größere Schwellenspannungsverschiebung macht das Lesen des digitalen Werts, der in der entsprechenden Speicherzelle 202 gespeichert ist, einfacher (z. B. weniger fehleranfällig).
  • In solchen Ausführungsformen wird, um einen Schreibvorgang auf einer Speicherzelle 202 durchzuführen, eine Schreibspannung an einen Abschnitt des Speicherfilms 90 angelegt, der der Speicherzelle 202 entspricht. Die Schreibspannung kann beispielsweise durch Anlegen von geeigneten Spannungen an eine entsprechende leitfähige Leitung 72 (z. B. die Wortleitung) und die entsprechenden leitfähigen Leitungen 106/108 (z. B. die Bit-/Source-Leitung) angelegt werden. Durch Anlegen der Schreibspannung über dem Abschnitt des Speicherfilms 90 kann eine Polarisationsrichtung des Bereichs des Speicherfilms 90 geändert werden. Als Folge davon kann auch die entsprechende Schwellenspannung des entsprechenden Transistors 204 von einer niedrigen Schwellenspannung zu einer hohen Schwellenspannung oder umgekehrt umgeschaltet werden, und ein digitaler Wert kann in der Speicherzelle 202 gespeichert werden. Da die leitfähigen Leitungen 72 die leitfähigen Leitungen 106 und 108 kreuzen, können einzelne Speicherzellen 202 für den Schreibvorgang ausgewählt werden.
  • Um einen Lesevorgang an der Speicherzelle 202 durchzuführen, wird in solchen Ausführungsformen eine Lesespannung (eine Spannung zwischen der niedrigen und der hohen Schwellenspannung) an die entsprechende leitfähige Leitung 72 (z. B. die Wortleitung) angelegt. Abhängig von der Polarisationsrichtung des entsprechenden Bereichs des Speicherfilms 90 kann der Transistor 204 der Speicherzelle 202 eingeschaltet werden oder nicht. Als Ergebnis kann die leitfähige Leitung 106 über die leitfähige Leitung 108 (z. B. eine Source-Leitung, die an Masse gekoppelt ist) entladen werden oder nicht, und der in der Speicherzelle 202 gespeicherte digitale Wert kann bestimmt werden. Da die leitfähigen Leitungen 72 die leitfähigen Leitungen 106 und 108 kreuzen, können einzelne Speicherzellen 202 für den Lesevorgang ausgewählt werden.
  • 1A veranschaulicht ferner Referenzquerschnitte des Speicherarrays 200, die in nachfolgenden Figuren verwendet werden. Der Referenzquerschnitt B-B' verläuft entlang einer Längsachse der leitfähigen Leitungen 72 und in einer Richtung, die z. B. parallel zu der Richtung des Stromflusses der Transistoren 204 ist. Der Referenzquerschnitt C-C' ist senkrecht zu dem Querschnitt B-B' und ist parallel zu einer Längsachse der leitfähigen Leitungen 72. Der Referenzquerschnitt C-C' erstreckt sich durch die leitfähigen Leitungen 106 und/oder die leitfähigen Leitungen 108. Der Referenzquerschnitt D-D' ist parallel zu dem Referenzquerschnitt C-C' und erstreckt sich durch das dielektrische Material 102. Der Klarheit halber nehmen nachfolgende Figuren auf diese Referenzschnittebenen Bezug.
  • In 2 wird ein Substrat 50 bereitgestellt. Das Substrat 50 kann ein Halbleitersubstrat sein, zum Beispiel ein Volumenhalbleiter, ein Halbleiter-auf-Isolator- (SOI- bzw. Semiconductor on Insulator-) Substrat oder dergleichen, welches dotiert (z. B. mit einem p- oder einem n-Dotierstoff) oder undotiert sein kann. Das Substrat 50 kann ein Wafer, wie ein Siliziumwafer sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolationsschicht gebildet ist. Die Isolationsschicht kann zum Beispiel eine vergrabene Oxidschicht (Buried Oxide- bzw. BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolationsschicht ist auf einem Substrat, typischerweise einem Silizium- oder Glassubstrat, bereitgestellt. Andere Substrate, wie ein mehrschichtiges oder ein Gradientensubstrat, können ebenfalls verwendet werden. Bei einigen Ausführungsformen kann das Halbleitermaterial des Substrats 50 Silizium; Germanium; einen Verbindungshalbleiter, einschließlich Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, einschließlich Siliziumgermanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid; oder Kombinationen davon umfassen.
  • 2 veranschaulicht ferner Schaltungen, die über dem Substrat 50 gebildet werden können. Die Schaltungen umfassen aktive Bauelemente (z. B. Transistoren) an einer oberen Fläche des Substrats 50. Die Transistoren können Gate-Dielektrikum-Schichten 203 über oberen Flächen des Substrats 50 und Gate-Elektroden 205 über den Gate-Dielektrikum-Schichten 203 umfassen. Source-/Drain-Bereiche 206 sind in dem Substrat 50 auf gegenüberliegenden Seiten der Gate-Dielektrikum-Schichten 203 und der Gate-Elektroden 205 angeordnet. Gate-Abstandshalter 208 werden entlang den Seitenwänden der Gate-Dielektrikum-Schichten 203 gebildet und trennen die Source-/Drain-Bereiche 206 von den Gate-Elektroden 205 durch geeignete seitliche Abstände. Bei einigen Ausführungsformen können die Transistoren planare Feldeffekttransistoren (FETs), Fin-Feldeffekttransistoren (FinFETs), Nano-Feldeffekttransistoren (Nano-FETs) oder dergleichen sein.
  • Ein erstes ILD 210 umgibt und isoliert die Source-/Drain-Bereiche 206, die Gate-Dielektrikum-Schichten 203 und die Gate-Elektroden 205, und ein zweites ILD 212 ist über dem ersten ILD 210 angeordnet. Source-/Drain-Kontakte 214 erstrecken sich durch das zweite ILD 212 und das erste ILD 210 und sind mit den Source-/Drain-Bereichen 206 elektrisch gekoppelt, und die Gate-Kontakte 216 erstrecken sich durch das zweite ILD 212 und sind mit den Gate-Elektroden 205 elektrisch gekoppelt. Eine Verschaltungsstruktur 220, die eine oder mehrere gestapelte dielektrische Schichten 224 und leitfähige Merkmale 222 umfasst, die in der einen oder den mehreren dielektrischen Schichten 224 gebildet sind, liegt über dem zweiten ILD 212, den Source-/Drain-Kontakten 214 und den Gate-Kontakten 216. Obwohl 2 zwei gestapelte dielektrische Schichten 224 veranschaulicht, sollte verstanden werden, dass die Verschaltungsstruktur 220 eine beliebige Anzahl von dielektrischen Schichten 224 mit darin angeordneten leitfähigen Merkmalen 222 aufweisen kann. Die Verschaltungsstruktur 220 kann mit den Gate-Kontakten 216 und den Source-/Drain-Kontakten 214 elektrisch verbunden sein, um funktionelle Schaltungen zu bilden. Bei einigen Ausführungsformen können die durch die Verschaltungsstruktur 220 gebildeten funktionellen Schaltungen Logikschaltungen, Speicherschaltungen, Erfassungsverstärker, Steuerungen, Eingabe-/Ausgabe-Schaltungen, Bildsensorschaltungen und dergleichen oder Kombinationen davon umfassen. Obwohl 2 über dem Substrat 50 gebildete Transistoren erörtert, können auch andere aktive Bauelemente (z. B. Dioden oder dergleichen) und/oder passive Bauelemente (z. B. Kondensatoren, Widerstände oder dergleichen) als Teil der funktionellen Schaltungen gebildet werden.
  • In 3A und 3B wird ein mehrschichtiger Stapel 58 über der Struktur von 2 gebildet. Der Einfachheit und Klarheit halber können das Substrat 50, die Transistoren, die ILDs und die Verschaltung-Struktur 220 aus den folgenden Figuren weggelassen werden. Obwohl der mehrschichtige Stapel 58 als die dielektrischen Schichten 224 der Verschaltungsstruktur 220 kontaktierend veranschaulicht ist, kann eine beliebige Anzahl von Zwischenschichten zwischen dem Substrat 50 und dem mehrschichtigen Stapel 58 angeordnet sein. Beispielsweise können eine oder mehrere zusätzliche Verschaltungsschichten, die leitfähige Merkmale in Isolationsschichten (z. B. dielektrische Schichten mit niedrigem k-Wert) umfassen, zwischen dem Substrat 50 und dem mehrschichtigen Stapel 58 angeordnet sein. Bei einigen Ausführungsformen können die leitfähigen Merkmale strukturiert sein, um Strom-, Masse- und/oder Signalleitungen für die aktiven Vorrichtungen auf dem Substrat 50 und/oder dem Speicherarray 200 bereitzustellen (siehe 1A und 1B).
  • Der mehrschichtige Stapel 58 umfasst abwechselnde Schichten von leitfähigen Schichten 54A-D (die gemeinsam als Halbleiterschichten 54 bezeichnet werden) und Opferschichten 52A-C (die gemeinsam als Opferschichten 52 bezeichnet werden). Der mehrschichtige Stapel 58 umfasst eine Isolierschicht 74 über der obersten leitfähigen Schicht 54. Die leitfähigen Schichten 54 können in nachfolgenden Schritten strukturiert werden, um die leitfähigen Leitungen 72 (z. B. Wortleitungen) zu definieren. Die leitfähigen Schichten 54 können ein leitfähiges Material wie Kupfer, Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram, Ruthenium, Aluminium oder Kombinationen davon umfassen. Die Opferschichten 52 können ein Material, wie zum Beispiel Silizium, Germanium, Silizium-Germanium (SiGe), Siliziumnitrid, Siliziumoxid, Kombinationen davon oder dergleichen sein. Die Isolierschicht 74 kann ein isolierendes Material, wie etwa Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Kombinationen davon oder dergleichen umfassen. Bei einigen Ausführungsformen sind das Material der Isolierschicht 74 und das Material der Opferschichten 52 so gewählt, dass die Opferschichten 52 selektiv geätzt werden können, ohne die Isolierschicht 74 wesentlich zu ätzen. Die Opferschichten 52 können beispielsweise Silizium sein und die Isolierschicht 74 kann Siliziumoxid sein, obwohl auch andere Materialien möglich sind.
  • Die leitfähigen Schichten 54, die Opferschichten 52 und die Isolierschicht 74 können jeweils beispielsweise unter Verwendung von chemischer Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD), physischer Gasphasenabscheidung (PVD), plasmaunterstützter CVD (PECVD) oder dergleichen gebildet werden. Bei einigen Ausführungsformen werden die Opferschichten 52 mit einer Dicke T0 im Bereich von ungefähr 20 nm bis ungefähr 80 nm gebildet. Andere Dicken sind möglich. Die Opferschichten 52 des mehrschichtigen Stapels 58 können alle ungefähr dieselbe Dicke aufweisen, oder zwei oder mehr der Opferschichten 52 können unterschiedliche Dicken aufweisen. Obwohl 3A und 3B eine bestimmte Anzahl von leitfähigen Schichten 54 und Opferschichten 52 veranschaulichen, können andere Ausführungsformen eine andere Anzahl von leitfähigen Schichten 54 und Opferschichten 52 aufweisen.
  • 4 bis 12 sind Ansichten von Zwischenphasen beim Herstellen einer Treppenstruktur des Speicherarrays 200 gemäß einigen Ausführungsformen. 4 bis 11 und 12 sind entlang des Referenzquerschnitts B-B' veranschaulicht, der in 1 veranschaulicht ist.
  • In 4 wird ein Fotolack 56 über dem mehrschichtigen Stapel 58 gebildet. Wie oben erläutert wurde, kann der mehrschichtige Stapel 58 abwechselnde Schichten der leitfähigen Schichten 54 (mit 54A, 54B, 54C und 54D bezeichnet) und der Opferschichten 52 (mit 52A, 52B und 52C bezeichnet) umfassen und kann von der Isolierschicht 74 bedeckt sein. Der Fotolack 56 kann unter Verwendung einer geeigneten Technik gebildet werden, wie etwa durch eine Aufschleudertechnik.
  • In 5 wird Fotolack 56 strukturiert, um den mehrschichtige Stapel 58 in den Bereichen 60 freizulegen, während die verbleibende Abschnitte des mehrschichtigen Stapels 58 maskiert werden. Beispielsweise kann eine oberste Schicht (z. B. die Isolierschicht 74) des mehrschichtigen Stapels 58 in den Bereichen 60 freigelegt werden. Der Fotolack 56 kann unter Verwendung von akzeptablen Fotolithografietechniken strukturiert werden.
  • In 6 werden die freiliegenden Abschnitte des mehrschichtigen Stapels 58 in den Bereichen 60 unter Verwendung des Fotolacks 56 als Maske geätzt. Bei dem Ätzen kann es sich um einen beliebigen akzeptablen Ätzprozess handeln, wie Nass- oder Trockenätzen, reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), Ähnliches oder eine Kombination davon. Das Ätzen kann anisotrop sein. Das Ätzen kann Abschnitte der leitfähigen Schicht 54D und der Opferschicht 52C in den Bereichen 60 entfernen und Öffnungen 61 definieren. Da die Isolierschicht 74, die leitfähige Schicht 54D und die Opferschicht 52C unterschiedliche Materialzusammensetzungen aufweisen, können die Ätzmittel, die zum Entfernen freiliegender Abschnitte dieser Schichten verwendet werden, unterschiedlich sein. Bei einigen Ausführungsformen wirkt die Opferschicht 52C beim Ätzen der leitfähigen Schicht 54D als Ätzstoppschicht, und die leitfähige Schicht 54C wirkt beim Ätzen der Opferschicht 52C als Ätzstoppschicht. Als Ergebnis können die Abschnitte der Isolierschicht 74, der leitfähigen Schicht 54D und der Opferschicht 52C selektiv entfernt werden, ohne dass die verbleibenden Schichten des mehrschichtigen Stapels 58 entfernt werden, und die Öffnungen 61 können sich bis zu einer gewünschten Tiefe erstrecken. Alternativ können zeitgesteuerte Ätzprozesse verwendet werden, um das Ätzen der Öffnungen 61 zu stoppen, nachdem die Öffnungen 61 eine gewünschte Tiefe erreicht haben. In der resultierenden Struktur ist die leitfähige Schicht 54C in den Bereichen 60 freigelegt.
  • In 7 wird der Fotolack 56 getrimmt, um zusätzliche Abschnitte des mehrschichtigen Stapels 58 freizulegen. Der Fotolack kann unter Verwendung akzeptabler Fotolithografietechniken getrimmt werden. Als Ergebnis des Trimmens wird eine Breite des Fotolacks 56 verringert, und Abschnitte des mehrschichtigen Stapels 58 können in den Bereichen 60 und 62 freigelegt werden. Beispielsweise kann eine obere Fläche der Isolierschicht 54C in den Bereichen 60 freigelegt werden, und eine obere Fläche der Isolierschicht 74 kann in den Bereichen 62 freigelegt werden.
  • In 8 werden Abschnitte der Isolierschicht 74, der leitfähigen Schicht 54D, der Opferschicht 52C, der leitfähigen Schicht 54C und der Opferschicht 52B in den Bereichen 60 und 62 durch akzeptable Ätzprozesse unter Verwendung des Fotolacks 56 als Maske entfernt. Bei dem Ätzen kann es sich um einen beliebigen akzeptablen Ätzprozess handeln, wie Nass- oder Trockenätzen, reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), Ähnliches oder eine Kombination davon. Das Ätzen kann anisotrop sein. Das Ätzen kann bewirken, dass sich die Öffnungen 61 weiter in den mehrschichtigen Stapel 58 hinein erstrecken. Da die Isolierschicht 74, die leitfähigen Schichten 54D/54C und die Opferschichten 52C/52B unterschiedliche Materialzusammensetzungen aufweisen, können die Ätzmittel, die zum Entfernen der freiliegender Abschnitte dieser Schichten verwendet werden, unterschiedlich sein. Bei einigen Ausführungsformen wirkt die Opferschicht 52C beim Ätzen der dielektrischen Schicht 54D als Ätzstoppschicht; die leitfähige Schicht 54C wirkt beim Ätzen der leitfähigen Schicht 52C als Ätzstoppschicht; die Opferschicht 52B wirkt beim Ätzen der leitfähigen Schicht 54C wirkt beim Ätzen der leitfähigen Schicht als Ätzstoppschicht; und die leitfähige Schicht 54B wirkt beim Ätzen der leitfähigen Schicht 52B als Ätzstoppschicht. Als Ergebnis können Abschnitte der leitfähigen Schichten 54D/54C und der Opferschicht 52C/52B selektiv entfernt werden, ohne dass die verbleibenden Schichten des mehrschichtigen Stapels 58 entfernt werden, und die Öffnungen 61 können sich bis zu einer gewünschten Tiefe erstrecken. Ferner wirken während der Ätzprozesse ungeätzte Abschnitte der leitfähigen Schichten 54 und der Opferschichten 52 als Maske für darunterliegende Schichten, und als Ergebnis kann eine vorausgegangene Struktur der leitfähigen Schicht 54D und der Opferschicht 52C (siehe 7) auf die darunterliegende leitfähige Schicht 54C und die Opferschicht 52B übertragen werden. In der resultierenden Struktur ist die leitfähige Schicht 54B in den Bereichen 60 freigelegt, und die leitfähige Schicht 54C ist in den Bereichen 62 freigelegt.
  • In 9 wird der Fotolack 56 getrimmt, um zusätzliche Abschnitte des mehrschichtigen Stapels 58 freizulegen. Der Fotolack kann unter Verwendung akzeptabler Fotolithografietechniken getrimmt werden. Als Ergebnis des Trimmens wird eine Breite des Fotolacks 56 verringert, und Abschnitte des mehrschichtigen Stapels 58 können in den Bereichen 60, 62 und 64 freigelegt werden. Beispielsweise kann eine obere Fläche der leitfähigen Schicht 54B in den Bereichen 60 freigelegt werden; eine obere Fläche der leitfähigen Schicht 54C kann in den Bereichen 62 freigelegt werden; und eine obere Fläche der Isolierschicht 74 kann in den Bereichen 64 freigelegt werden.
  • In 10 werden Abschnitte der Isolierschicht 74 in dem Bereich 64 und Abschnitte der leitfähigen Schichten 54D, 54C und 54B in den Bereichen 60, 62 und 64 durch akzeptable Ätzprozesse unter Verwendung des Fotolacks 56 als Maske entfernt. Bei dem Ätzen kann es sich um einen beliebigen akzeptablen Ätzprozess handeln, wie Nass- oder Trockenätzen, reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), Ähnliches oder eine Kombination davon. Das Ätzen kann anisotrop sein. Das Ätzen kann bewirken, dass sich die Öffnungen 61 weiter in den mehrschichtigen Stapel 58 hinein erstrecken. Bei einigen Ausführungsformen wirkt die Opferschicht 52C beim Ätzen der leitfähigen Schicht 54D als Ätzstoppschicht; die Opferschicht 52B wirkt beim Ätzen der leitfähigen Schicht 54C als Ätzstoppschicht und die Opferschicht 52A wirkt beim Ätzen der leitfähigen Schicht 54B als Ätzstoppschicht. Als Ergebnis können Abschnitte der leitfähigen Schichten 54D, 54C und 54B selektiv entfernt werden, ohne dass die verbleibenden Schichten des mehrschichtigen Stapels 58 entfernt werden, und die Öffnungen 61 können sich bis zu einer gewünschten Tiefe erstrecken. Ferner wirkt während den Ätzprozessen jede der Opferschichten 52 als Maske für darunterliegende Schichten, und als Ergebnis kann eine vorausgegangene Struktur der Opferschichten 52C/52B (siehe 9) auf die darunterliegenden leitfähigen Schichten 54C/54B übertragen werden. In der resultierenden Struktur ist die Opferschicht 52A in den Bereichen 60 freigelegt; die Opferschicht 52B ist in den Bereichen 62 freigelegt; und die Opferschicht 52C ist in den Bereichen 64 freigelegt.
  • In 11 kann der Fotolack 56 entfernt werden, wie durch einen akzeptablen Veraschungs- oder Nassablöseprozess. Somit wird eine Treppenstruktur 68 gebildet. Die Treppenstruktur umfasst einen Stapel abwechselnder leitfähiger Schichten 54 und Opferschichten 52, wobei die obere leitfähige Schicht (z. B. die leitfähige Schicht 54D) durch die Isolierschicht 74 bedeckt wird. Die unteren leitfähigen Schichten 54 sind breiter und erstrecken sich seitlich über die oberen leitfähigen Schichten 54 hinaus, und eine Breite jeder leitfähigen Schicht 54 nimmt in Richtung des Substrats 50 zu. Beispielsweise kann die leitfähige Schicht 54A länger als die leitfähige Schicht 54B sein; die leitfähige Schicht 54B kann länger als die leitfähige Schicht 54C sein; und die leitfähige Schicht 54C kann länger als die leitfähige Schicht 54D sein. Als Ergebnis können in nachfolgenden Verarbeitungsschritten leitfähige Kontakte von oberhalb der Treppenstruktur 68 zu jeder leitfähigen Schicht 54 gebildet werden.
  • In 12 wird eine Zwischenmetall-Dielektrikum-Schicht (IMD-Schicht - inter-metal dielectric layer) 70 über dem mehrschichtigen Stapel 58 abgeschieden. Das IMD 70 kann aus einem dielektrischen Material gebildet werden und kann durch ein beliebiges geeignetes Verfahren abgeschieden werden, wie durch CVD, plasmaunterstützte CVD (PECVD) oder FCVD. Dielektrische Materialien können Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen umfassen. Andere Isoliermaterialien, die durch einen beliebigen annehmbaren Prozess gebildet werden, können verwendet werden. Das IMD 70 erstreckt sich entlang von Seitenwänden der Isolierschicht 74, der leitfähigen Schichten 54 und der Opferschichten 52. Ferner kann das IMD 70 obere Flächen jeder Opferschicht 52 in Kontakt stehen.
  • Wie weiterhin in 12 veranschaulicht ist, kann das IMD 70 einem Entfernungsprozess unterzogen werden, um überschüssiges dielektrisches Material über dem mehrschichtigen Stapel 58 zu entfernen. Bei einigen Ausführungsformen können ein Planarisierungsprozess, wie zum Beispiel chemisch-mechanisches Polieren (CMP), ein Schleifprozess, ein Rückätzprozess, Kombinationen davon oder dergleichen verwendet werden. Der Planarisierungsprozess legt den mehrschichtigen Stapel 58 frei, derart, dass die oberen Flächen des mehrschichtigen Stapels 58 (z. B. die oberen Flächen der Isolierschicht 74) und des IMDs 70 nach Abschluss des Planarisierungsprozesses eben sind.
  • 13 bis 19B sind Ansichten von Zwischenphasen beim Herstellen des Speicherarrays 200 gemäß einigen Ausführungsformen. In 13 bis 19B wird der mehrschichtige Stapel 58 gebildet, und Gräben werden in dem mehrschichtigen Stapel 58 gebildet, wodurch die leitfähigen Leitungen 72 definiert werden. Die leitfähigen Leitungen 72 können Wortleitungen in dem Speicherarray 200 entsprechen, und die leitfähigen Leitungen 72 können ferner Gate-Elektroden für die resultierenden Transistoren des Speicherarrays 200 bereitstellen. 14A, 17A und 19A sind in einer dreidimensionalen Ansicht veranschaulicht. 13, 14B, 15, 16, 17B, 18 und 19B sind entlang des Referenzquerschnitts C-C' veranschaulicht, der in 1A veranschaulicht ist.
  • In 13 werden eine Hartmaske 80 und ein Fotolack 82 über dem mehrschichtigen Stapel 58 gebildet. Die Hartmaske 80 kann zum Beispiel Siliziumnitrid, Siliziumoxynitrid oder dergleichen umfassen, welche durch CVD, PVD, ALD, PECVD oder dergleichen abgeschieden werden können. Der Fotolack 82 kann zum Beispiel unter Verwendung einer Aufschleudertechnik gebildet werden.
  • In 14A und 14B wird der Fotolack 82 strukturiert, um Gräben 86 zu bilden. Der Fotolack 82 kann unter Verwendung von akzeptablen Fotolithografietechniken strukturiert werden. Zum Beispiel wird der Fotolack 82 zum Strukturieren belichtet. Nach dem Belichtungsprozess kann der Fotolack 82 entwickelt werden, um entweder die belichteten oder die unbelichteten Abschnitte des Fotolacks 82 zu entfernen, abhängig davon, ob ein negatives oder ein positives Lack verwendet wird, um die Struktur der Gräben 86 zu definieren.
  • In 15 wird eine Struktur des Fotolacks 82 unter Verwendung eines akzeptablen Ätzprozesses, wie etwa durch Nass- oder Trockenätzen, reaktives Ionenätzen (RIE), neutrales Strahlätzen (NBE) oder dergleichen oder eine Kombination davon auf die Hartmaske 80 übertragen. Das Ätzen kann anisotrop sein. Somit werden Gräben 86 gebildet, die sich durch die Hartmaske 80 erstrecken. Der Fotolack 82 kann zum Beispiel durch einen Veraschungsprozess entfernt werden.
  • In 16 wird eine Struktur der Hartmaske 80 unter Verwendung eines oder mehrerer akzeptabler Ätzprozesse, wie etwa durch Nass- oder Trockenätzen, reaktives Ionenätzen (RIE), neutrales Strahlätzen (NBE) oder dergleichen oder eine Kombination davon auf den mehrschichtigen Stapel 58 übertragen. Die Ätzprozesse können anisotrop sein. Somit werden die Gräben 86, die sich durch den mehrschichtigen Stapel 58 erstrecken, und die leitfähigen Leitungen 72 (z. B. Wortleitungen) aus den leitfähigen Schichten 54 gebildet. Durch Ätzen der Gräben 86 durch die leitfähigen Schichten 54 können benachbarte leitfähige Leitungen 72 voneinander getrennt werden. Danach kann dann in 17A und 17B die Hartmaske 80 durch einen akzeptablen Prozess, wie zum Beispiel einen Nassätzprozess, einen Trockenätzprozess, einen Planarisierungsprozess, Kombinationen davon oder dergleichen, entfernt werden. Aufgrund der Treppenform des mehrschichtigen Stapels 58 (siehe beispielsweise 12) können die leitfähigen Leitungen 72 variierende Längen aufweisen, die in Richtung des Substrats 50 zunehmen. Beispielsweise können die leitfähigen Leitungen 72A länger als die leitfähigen Leitungen 72B sein; die leitfähigen Leitungen 72B können länger als die leitfähigen Leitungen 72C sein; und die leitfähigen Leitungen 72C können länger als die leitfähigen Leitungen 72D sein. Bei einigen Ausführungsformen können die Gräben 86 mit einer Breite W1 im Bereich von ungefähr 50 nm bis ungefähr 100 nm gebildet werden, wenngleich andere Breiten möglich sind.
  • In 18 wird ein dielektrisches Material 98 auf den Seitenwänden und einer unteren Fläche der Gräben 86 abgeschieden. Das dielektrische Material 98 kann zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen umfassen, welche durch CVD, PVD, ALD, PECVD oder dergleichen abgeschieden werden können. Wie in 18 gezeigt ist, kann das dielektrische Material 98 die Gräben 86 füllen und den mehrschichtigen Stapel 58 bedecken.
  • In 19A und 19B besteht dann ein Entfernungsprozess darin, das überschüssige dielektrische Material 98 über dem mehrschichtigen Stapel 58 zu entfernen. Bei einigen Ausführungsformen können ein Planarisierungsprozess, wie zum Beispiel chemisch-mechanisches Polieren (CMP), ein Schleifprozess, ein Rückätzprozess, Kombinationen davon oder dergleichen verwendet werden. Der Planarisierungsprozess kann den mehrschichtigen Stapel 58 freilegen, derart, dass die oberen Flächen des mehrschichtigen Stapels 58 (z. B. die oberen Flächen der Isolierschicht 74) nach Abschluss des Planarisierungsprozesses eben sind. 19A veranschaulicht eine dreidimensionale Ansicht, und 19B veranschaulicht eine Querschnittsansicht durch den in 1A gezeigten Referenzquerschnitt C-C'.
  • In 20A, 20B und 20C werden Gräben 88 durch das dielektrische Material 98 strukturiert. 20A ist in einer dreidimensionalen Ansicht veranschaulicht. 20B ist in einer Draufsicht veranschaulicht. 20C ist in einer Querschnittsansicht entlang des Referenzquerschnitts C-C' von 1A veranschaulicht. Die Gräben 88 können zwischen gegenüberliegenden Seitenwänden des mehrschichtigen Stapels 58 angeordnet sein und Bereiche definieren, in dem Abschnitte der Transistoren später gebildet werden. Bei einigen Ausführungsformen kann das Strukturieren der Gräben 88 durch eine Kombination aus Fotolithografie und Ätzen durchgeführt werden. Zum Beispiel kann ein Fotolack über dem mehrschichtigen Stapel 58 abgeschieden werden. Der Fotolack kann unter Verwendung einer geeigneten Technik, wie zum Beispiel einer Aufschleudertechnik, gebildet werden. Der Fotolack wird dann strukturiert, um Öffnungen zu definieren, die Bereiche des dielektrischen Materials 98 freilegen. Der Fotolack kann unter Verwendung von akzeptablen Fotolithografietechniken strukturiert werden. Zum Beispiel kann der Fotolack zur Strukturierung belichtet werden, und nach dem Belichtungsprozess kann der Fotolack entwickelt werden, um belichtete oder unbelichtete Abschnitte des Fotolacks zu entfernen, abhängig davon, ob ein negatives oder ein positives Lack verwendet wird, wodurch die Struktur der Öffnungen definiert wird.
  • Abschnitte des dielektrischen Materials 98, die durch die Öffnungen freigelegt sind, können durch Ätzen entfernt werden, wodurch Gräben 88 in dem dielektrischen Material 98 gebildet werden. Bei dem Ätzen kann es sich um einen beliebigen akzeptablen Ätzprozess handeln, wie Nass- oder Trockenätzen, reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), Ähnliches oder eine Kombination davon. Das Ätzen kann anisotrop sein. Bei einigen Ausführungsformen können die Gräben 88 eine Länge L1 im Bereich von ungefähr 80 nm bis ungefähr 150 nm aufweisen, wenngleich andere Abmessungen möglich sind. Bei einigen Ausführungsformen sind die Gräben 88 um eine Distanz L2 im Bereich von ungefähr 30 nm bis ungefähr 120 nm getrennt, wenngleich andere Distanzen möglich sind. Bei einigen Ausführungsformen können die Gräben 88 eine Tiefe im Bereich von ungefähr 1000 nm bis ungefähr 2000 nm aufweisen, wenngleich andere Tiefen möglich sind. Nach dem Strukturieren der Gräben 88 kann der Fotolack entfernt werden, beispielsweise durch Veraschen. In einigen Fällen kann die Form der Gräben 88 in Draufsicht rechteckig sein, wie in 20B gezeigt, oder kann ein gerundetes Rechteck oder eine gerundete Form, wie beispielsweise eine ovale Form oder eine Kreisform, sein.
  • In 21 wird ein Speicherfilm 90 in konformer Weise in den Gräben 88 abgeschieden. Der Speicherfilm 90 kann ein Material umfassen, das in der Lage ist, ein Bit zu speichern, wie beispielsweise ein Material, das durch Anlegen einer geeigneten Spannungsdifferenz an den Speicherfilm 90 zwischen zwei verschiedenen Polarisationsrichtungen umgeschaltet werden kann. Zum Beispiel kann sich die Polarisation des Speicherfilms 90 aufgrund eines elektrischen Feldes ändern, das durch das Anlegen der Spannungsdifferenz erzeugt wird. Bei einigen Ausführungsformen umfasst der Speicherfilm 90 ein dielektrisches Material mit hohem k-Wert, wie beispielsweise ein dielektrisches Material auf der Grundlage von Hafnium (Hf), oder dergleichen. Bei einigen Ausführungsformen umfasst der Speicherfilm 90 ein ferroelektrisches Material, wie zum Beispiel Hafniumoxid, Hafniumzirkoniumoxid, mit Silizium dotiertes Hafniumoxid oder dergleichen. Bei anderen Ausführungsformen kann der Speicherfilm 90 eine Mehrschichtstruktur (zum Beispiel ONO-Struktur) sein, die eine SiNx-Schicht zwischen zwei SiOx-Schichten umfasst. Bei anderen Ausführungsformen umfasst der Speicherfilm 90 ein anderes ferroelektrisches Material oder eine andere Art von Speichermaterial. Der Speicherfilm 90 kann durch CVD, PVD, ALD, PECVD oder dergleichen abgeschieden werden, um sich entlang der Seitenwände und unteren Flächen der Gräben 88 zu erstrecken. Bei einigen Ausführungsformen kann nach dem Abscheiden des Speicherfilms 90 ein Temperschritt durchgeführt werden. Bei einigen Ausführungsformen kann der Speicherfilm 90 auf eine Dicke im Bereich von ungefähr 5 nm bis ungefähr 15 nm abgeschieden werden, wenngleich andere Dicken möglich sind.
  • In 22 wird die OS-Schicht 92 in konformer Weise in den Gräben 88 über dem Speicherfilm 90 abgeschieden. Die OS-Schicht 92 umfasst ein Material, das geeignet ist, um einen Kanalbereich für einen Transistor (z. B. die Transistoren 204, siehe 1A) bereitzustellen. Bei einigen Ausführungsformen umfasst die OS-Schicht 92 ein indiumhaltiges Material, wie zum Beispiel InxGayZnzMO, wobei M Ti, Al, Sn, W oder dergleichen sein kann. X, Y und Z können jeweils ein beliebiger Wert zwischen 0 und 1 sein. Beispielsweise kann die OS-Schicht 92 Indiumgalliumzinkoxid, Indiumtitanoxid, Indiumwolframoxid, Indiumoxid oder dergleichen oder Kombinationen davon umfassen. Bei anderen Ausführungsformen kann ein anderes Halbleitermaterial als diese Beispiele für die OS-Schicht 92 verwendet werden. Die OS-Schicht 92 kann durch CVD, PVD, ALD, PECVD oder dergleichen abgeschieden werden. Die OS-Schicht 92 kann sich entlang der Seitenwände und entlang der unteren Flächen des Speicherfilms 90 innerhalb der Gräben 88 erstrecken. Bei einigen Ausführungsformen kann nach dem Abscheiden der OS-Schicht 92 ein Temperschritt in einer mit Sauerstoff in Beziehung stehenden Umgebung (z. B. bei einer Temperatur in einem Bereich von ungefähr 300 °C bis ungefähr 450 °C) durchgeführt werden, um die Ladungsträger der OS-Schicht 92 zu aktivieren. Bei einigen Ausführungsformen kann die OS-Schicht 92 auf eine Dicke im Bereich von ungefähr 1 nm bis ungefähr 15 nm abgeschieden werden, wenngleich andere Dicken möglich sind.
  • In 23A, 23B und 23C wird ein dielektrisches Material 102 über der OS-Schicht 92 abgeschieden und füllt die Gräben 88 gemäß einigen Ausführungsformen. 23C veranschaulicht eine Querschnittsansicht der Linie C-C' in 23B. Das dielektrische Material 102 kann zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen oder Kombinationen davon umfassen. Das dielektrische Material 102 kann aus dem gleichen Material wie das dielektrische Material 98 oder aus einem anderen Material bestehen. Das dielektrische Material 102 kann unter Verwendung einer geeigneten Technik, wie etwa CVD, PVD, ALD, PECVD oder dergleichen, abgeschieden werden. Das dielektrische Material 102 kann sich entlang der Seitenwände und entlang der unteren Flächen der OS-Schicht 92 innerhalb der Gräben 88 erstrecken. Nach der Abscheidung kann ein Planarisierungsprozess (z. B. CMP, Rückätzen oder dergleichen) durchgeführt werden, um überschüssige Abschnitte des dielektrischen Materials 102 zu entfernen. In der resultierenden Struktur können die oberen Flächen des mehrschichtigen Stapels 58, des Speicherfilms 90, der OS-Schicht 92 und des dielektrischen Materials 102 im Wesentlichen eben sein.
  • 24A bis 25C veranschaulichen Zwischenschritte beim Herstellen von leitfähigen Leitungen 106 und 108 (z. B. Sourceleitungen und Bitleitungen) in dem Speicherarray 200. Die leitfähigen Leitungen 106 und 108 können sich entlang einer Richtung senkrecht zu den leitfähigen Leitungen 72 erstrecken, sodass einzelne Zellen des Speicherarrays 200 für Lese- und Schreibvorgänge ausgewählt werden können. 24A und 25A veranschaulichen eine dreidimensionale Ansicht. 24B und 25B veranschaulichen eine Ansicht von oben nach unten. 24C und 25C veranschaulichen Querschnittsansichten entlang des Referenzquerschnitts C-C', der beispielsweise in 1A und 25B gezeigt ist.
  • In 24A, 24B und 24C werden die Gräben 120 in dem dielektrischen Material 102 gemäß einigen Ausführungsformen strukturiert. Die Gräben 120 werden durch das Strukturieren des dielektrischen Materials 102 unter Verwendung einer Kombination aus Fotolithografie und Ätzen strukturiert. Beispielsweise kann ein Fotolack über dem mehrschichtigen Stapel 58, dem dielektrischen Material 98, der OS-Schicht 92 und dem Speicherfilm 90 und dem dielektrischen Material 102 abgeschieden werden. Der Fotolack kann zum Beispiel unter Verwendung einer Aufschleudertechnik gebildet werden. Der Fotolack wird strukturiert, um Öffnungen zu definieren. Jede Öffnung kann entsprechende Bereiche des dielektrischen Materials 102 überlappen. Die Öffnungen überlappen das dielektrische Material 102 nicht vollständig, und die Abschnitte des dielektrischen Materials 102, die die Öffnungen nicht überlappen, definieren Isolierbereiche zwischen benachbarten leitfähigen Leitungen 106 und leitfähigen Leitungen 108. Der Fotolack kann unter Verwendung von akzeptablen Fotolithografietechniken strukturiert werden. Zum Beispiel wird der Fotolack zum Strukturieren belichtet. Nach dem Belichtungsprozess kann der Fotolack entwickelt werden, um entweder die belichteten oder die unbelichteten Abschnitte des Fotolacks zu entfernen, abhängig davon, ob ein negatives oder ein positives Lack verwendet wird, wodurch die Öffnungen definiert werden.
  • Abschnitte des dielektrischen Materials 102, die durch die Öffnungen freigelegt sind, können durch Ätzen entfernt werden, wodurch Gräben 120 gebildet werden. Bei dem Ätzen kann es sich um einen beliebigen akzeptablen Ätzprozess handeln, wie Nass- oder Trockenätzen, reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), Ähnliches oder eine Kombination davon. Das Ätzen kann anisotrop sein. Auf diese Weise können die Gräben 120 eine Struktur aus Bereichen definieren, in denen die leitfähigen Leitungen 106 und die leitfähigen Leitungen 108 gebildet sind. 24C zeigt eine Ausführungsform, in der nach dem Bilden der Gräben 120 die OS-Schicht 92 über dem Speicherfilm 90 zurückgelassen wird. Bei anderen Ausführungsformen kann das Ätzen Seitenwandabschnitte und/oder untere Abschnitte der OS-Schicht 92 entfernen, die den Speicherfilm 90 freilegen können. Nach dem Strukturieren der Gräben 120 kann der Fotolack entfernt werden, beispielsweise durch Veraschen. In einigen Fällen kann die Form der Gräben 120 in Draufsicht rechteckig sein, wie in 24B gezeigt, oder kann ein gerundetes Rechteck oder eine gerundete Form, wie beispielsweise eine ovale Form oder eine Kreisform, sein.
  • In 25A, 25B und 25C sind gemäß einigen Ausführungsformen die Gräben 120 mit einem leitfähigen Material gefüllt, wodurch leitfähige Leitungen 106 und leitfähige Leitungen 108 gebildet werden. Das leitfähige Material kann ein oder mehrere Materialien, wie etwa Kupfer, Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram, Ruthenium, Aluminium, Molybdän, Kombinationen davon oder dergleichen umfassen, die jeweils unter Verwendung von z. B. CVD, ALD, PVD, PECVD oder dergleichen gebildet werden können. Nach dem Abscheiden des leitfähigen Materials kann ein Planarisierungsprozess durchgeführt werden, um die überschüssigen Abschnitte des leitfähigen Materials zu entfernen. In der resultierenden Struktur können die oberen Flächen des mehrschichtigen Stapels 58, des Speicherfilms 90, der OS-Schicht 92, der Isolierschicht 74 und der leitfähigen Leitungen 106/108 im Wesentlichen eben (z. B. innerhalb von Prozessvariationen koplanar) sein.
  • Die leitfähigen Leitungen 106 können Bitleitungen in dem Speicherarray entsprechen, und die leitfähigen Leitungen 108 können Sourceleitungen in dem Speicherarray 200 entsprechen. Obwohl 25C eine Querschnittsansicht veranschaulicht, die nur die leitfähigen Leitungen 108 zeigt, kann eine Querschnittsansicht der leitfähigen Leitungen 106 ähnlich sein. Benachbarte leitfähige Leitungen 106 und leitfähige Leitungen 108 sind durch einen Isolationsbereich getrennt, der aus dem dielektrischen Material 102 gebildet wird.
  • Auf diese Weise können gestapelte Transistoren 204 in dem Speicherarray 200 gebildet werden. Jeder Transistor 204 umfasst eine Gate-Elektrode (z. B. einen Abschnitt einer entsprechenden leitfähigen Leitung 72), ein Gate-Dielektrikum (z. B. einen Abschnitt eines entsprechenden Speicherfilms 90), einen Kanalbereich (z. B. einen Abschnitt einer entsprechenden OS-Schicht 92) und Source- und Drain-Elektroden (z. B. Abschnitte entsprechender leitfähiger Leitungen 106 und 108). Das dielektrische Material 102 isoliert benachbarte Transistoren 204 in derselben Spalte auf derselben vertikalen Ebene. Die Transistoren 204 können in einem Array aus vertikal gestapelten Zeilen und Spalten angeordnet sein.
  • 26A bis 30 veranschaulichen Zwischenschritte beim Herstellen von Luftspalten 132 zwischen leitfähigen Leitungen 72 gemäß einigen Ausführungsformen. Durch Entfernen der Opferschichten 52 werden Luftspalte 132 zwischen vertikal benachbarten leitfähigen Leitungen 72 gebildet, wie nachfolgend näher beschrieben wird. Durch Ersetzen der Opferschichten 52 durch die Luftspalte 132 kann die Kapazität zwischen den leitfähigen Leitungen 72 verringert werden, was die Geschwindigkeit und die Leistung des Transistors insbesondere bei höheren Betriebsfrequenzen verbessern kann. In dem in 26 bis 30 beschriebenen Prozess werden mehrere Luftspalte 132 unter Verwendung derselben Prozessschritte gebildet. Bei anderen Ausführungsformen können die Luftspalte 132 sequentiell gebildet werden, indem ähnliche Prozessschritte zum Bilden jedes Luftspalts 132 wiederholt werden.
  • In 26A-B werden Gräben 130 gebildet, um die Opferschichten 52 freizulegen. Die Gräben 130 erlauben die Entfernung der Opferschichten 52, die Bildung der Dichtungen 140 (siehe 28) und die Bildung der Kontakte 110. Bei einigen Ausführungsformen können sich die Gräben 130 durch die Opferschichten 52 erstrecken, um die darunterliegenden leitfähigen Leitungen 72 wie in 26A gezeigt freizulegen. Bei einigen Ausführungsformen können die Gräben 130 die Opferschichten 52 freilegen, ohne die leitfähigen Leitungen 72 freizulegen. Beispielsweise können, wie in 26B gezeigt, die Gräben 130 die oberen Flächen der Opferschichten 52 freilegen. Die Gräben 130 können gebildet werden, um einen Bereich jeder Opferschicht 52 freizulegen, wie in den 26A-B gezeigt, oder mehrere Bereiche einer Opferschicht 52 können durch mehrere Gräben 130 freigelegt werden. Ein Beispiel des Bildens von Gräben 130 an beiden Enden jeder Opferschicht 52 ist in der nachstehenden 33 gezeigt.
  • Die Gräben 130 können durch Strukturieren von Öffnungen in dem IMD 70 unter Verwendung einer Kombination von Fotolithografie und Ätzen gebildet werden. Als Beispiel kann ein Fotolack über dem mehrschichtigen Stapel 58 und dem IMD 70 abgeschieden werden. Der Fotolack kann zum Beispiel unter Verwendung einer Aufschleudertechnik gebildet werden. Der Fotolack wird unter Verwendung akzeptabler Fotolithografietechniken strukturiert, um die Öffnungen zu definieren. Zum Beispiel wird der Fotolack zum Strukturieren belichtet. Nach dem Belichtungsprozess kann der Fotolack entwickelt werden, um entweder die belichteten oder die unbelichteten Abschnitte des Fotolacks zu entfernen, abhängig davon, ob ein negatives oder ein positives Lack verwendet wird, wodurch die Öffnungen definiert werden.
  • Abschnitte des IMDs 70, die durch die Öffnungen freigelegt sind, können durch Ätzen entfernt werden, wodurch Gräben 130 gebildet werden. Bei dem Ätzen kann es sich um einen beliebigen akzeptablen Ätzprozess handeln, wie Nass- oder Trockenätzen, reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), Ähnliches oder eine Kombination davon. Das Ätzen kann anisotrop sein. Bei einigen Ausführungsformen können sich die Öffnungen in dem IMD 70 durch die Opferschichten 52 erstrecken, um Gräben 130 zu bilden, die die leitfähigen Leitungen 72 freilegen, wie in 26A gezeigt ist. In diesen Ausführungsformen können das IMD 70 und die Opferschichten 52 unter Verwendung derselben Ätzschritte oder unterschiedlicher Ätzschritte geätzt werden. Beispielsweise kann das IMD 70 unter Verwendung eines ersten Ätzprozesses geätzt werden, und die Opferschichten 52 können unter Verwendung eines zweiten Ätzprozesses geätzt werden, der sich von dem ersten Ätzprozess unterscheidet. Bei einigen Ausführungsformen kann der zweite Ätzprozess auch die Opferschichten 52 entfernen, um die Luftspalte 132 zu bilden, wie nachfolgend ausführlicher beschrieben wird. Bei einigen Ausführungsformen kann der zweite Ätzprozess die Opferschichten 52 selektiv ätzen. Nach dem Strukturieren der Gräben 130 kann der Fotolack entfernt werden, beispielsweise durch Veraschen.
  • In 27 werden die Opferschichten 52 gemäß einigen Ausführungsformen unter Verwendung eines Ätzprozesses entfernt, wobei Luftspalte 132 zwischen den leitfähigen Leitungen 54 gebildet werden. Bei einigen Ausführungsformen kann, wie oben beschrieben, der Ätzprozess, der die Opferschichten 52 entfernt, als Teil des Bildens der Gräben 130 durchgeführt werden. Mit anderen Worten kann der Ätzprozess, der die Opferschichten 52 entfernt, während der Ausbildung der Gräben 130 oder nach der Ausbildung der Gräben 130 durchgeführt werden. Der Ätzprozess, der die Opferschichten 52 entfernt, kann vor oder nach der Entfernung des Fotolacks, das zum Strukturieren der Gräben 130 verwendet wird, durchgeführt werden. Bei einigen Ausführungsformen werden die Luftspalte 132 mit einer Höhe H0 im Bereich von ungefähr 20 nm bis ungefähr 80 nm gebildet. Andere Höhen sind ebenfalls möglich. Die Höhe H0 eines Luftspalts 132 kann ungefähr gleich der Dicke T0 der entsprechenden Opferschicht 52 sein. Bei einigen Ausführungsformen variiert die Höhe eines Luftspalts 132 entlang seiner Länge, wie unten mit Bezug auf 35 detaillierter beschrieben wird. Die Luftspalte 132 können alle ungefähr dieselbe Höhe aufweisen, oder zwei oder mehrere der Luftspalte 132 können unterschiedliche Höhen aufweisen.
  • Der Ätzprozess, der die Opferschichten 52 entfernt, kann einen oder mehrere Trockenätzprozesse und/oder einen oder mehrere Nassätzprozesse umfassen. Die Gräben 130 ermöglichen, dass die Ätzmittel (z. B. Prozessgase, Plasma, Nassätzmittel usw.) des Ätzprozesses die freiliegenden Flächen der Opferschichten 52 erreichen und ätzen. Bei einigen Ausführungsformen verwendet der Plasmaätzprozess Prozessgase, wie O2, CF4, CHF3, C4F8, BCl3, CCl4, Cl2, SF6, HBr, H2, Kombinationen davon oder dergleichen. Andere Prozessgase sind ebenfalls möglich. Bei einigen Ausführungsformen strömen die Prozessgase mit einer Rate im Bereich von ungefähr 5 sccm bis ungefähr 50 sccm. Bei einigen Ausführungsformen wird der Plasmaätzprozess bei einer Prozesstemperatur im Bereich von ungefähr 200 °C bis ungefähr 450 °C und einem Prozessdruck im Bereich von ungefähr 0,1 mTorr bis ungefähr 100 mTorr durchgeführt. Bei einigen Ausführungsformen wird der Plasmaätzprozess unter Verwendung einer Plasmaleistung im Bereich von ungefähr 50 W bis ungefähr 500 W und unter Verwendung einer Vorspannungsleistung im Bereich von ungefähr 50 W bis ungefähr 500 W durchgeführt. Andere Trockenätzprozesse oder Prozessparameter sind ebenfalls möglich.
  • Bei einigen Ausführungsformen umfasst der Nassätzprozess ein Ätzmittel, wie beispielsweise verdünnte Flusssäure (dHF); eine Lösung von Kaliumhydroxid (KOH); Ammoniak (NH4OH); eine Lösung, welche HF, Salpetersäure (HNO3) und/oder Essigsäure (CH3COOH) umfasst; Kombinationen davon; oder dergleichen. Andere Ätzmittel sind ebenfalls möglich. Der Nassätzprozess kann auf eine geeignete Weise durchgeführt werden, zum Beispiel durch Eintauchen in das Ätzmittel für eine Zeitdauer (z. B. weniger als eine Stunde oder dergleichen). Andere Nassätzprozesse sind ebenfalls möglich. Bei einigen Ausführungsformen werden die Opferschichten 52 entfernt, indem ein Trockenätzprozess und dann ein Nassätzprozess durchgeführt werden. Bei einigen Ausführungsformen wird ein Nassreinigungsprozess nach dem Entfernen der Opferschichten 52 durchgeführt.
  • In 28 werden die Luftspalte 132 gemäß einigen Ausführungsformen wenigstens teilweise mit einem Dichtungsmaterial 134 gefüllt. Das Dichtungsmaterial 134 wird so abgeschieden, dass es sich teilweise in die Luftspalte 132 erstreckt, wobei die Luftspalte 132 abgedichtet werden. Das Abdichten der Luftspalte 132 auf diese Weise schützt die Luftspalte 132 vor einem Füllen während der nachfolgenden Verarbeitungsschritte und stellt zusätzliche strukturelle Unterstützung bereit. Zusätzlich isoliert ein Abdichten der Luftspalte 132 die Luftspalte 132 von nachfolgend gebildeten Kontakten 110, wie nachfolgend beschrieben wird. 28 zeigt, dass das Dichtungsmaterial 134 die Gräben 130 teilweise füllt, aber bei anderen Ausführungsformen füllt das Dichtungsmaterial 134 die Gräben 130 vollständig. Bei einigen Ausführungsformen wird das Dichtungsmaterial 134 mit einer Dicke abgeschieden, die ausreicht, dass es die Luftspalte 132 abdichtet, jedoch nicht die Gräben 130 füllt. In einigen Fällen kann das Dichtungsmaterial 134 auf den Seitenwänden der Gräben 130 vorhanden sein, ohne die Gräben 130 zu füllen, wie in 28 gezeigt. Das Dichtungsmaterial 134 kann sich entlang der Seitenwände und entlang von unteren Flächen der Gräben 130 erstrecken. Das Dichtungsmaterial kann sich auf die Flächen des IMD 70 und/oder auf die Flächen der leitfähigen Leitungen 72 erstrecken, die aufgrund der Entfernung der Opferschichten 52 freigelegt wurden. Die relativen Dicken oder Mengen des in den Luftspalten 132 und in den Gräben 130 abgeschiedenen Dichtungsmaterials 134 können von den in 28 gezeigten abweichen, und Variationen davon werden als innerhalb des Umfangs der vorliegenden Offenbarung liegend angesehen. Die Abschnitte des Dichtungsmaterials 134, die sich in die Luftspalte 132 erstrecken, können eine im Wesentlichen flache Seitenwand, wie in 28 gezeigt, eine konkave Seitenwand oder eine konvexe Seitenwand aufweisen, wie nachstehend mit Bezug auf 33 gezeigt und beschrieben. In einigen Fällen kann das Dichtungsmaterial 134 Hohlräume (nicht in Figuren gezeigt) enthalten.
  • Das Dichtungsmaterial 134 kann zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen oder Kombinationen davon umfassen. Das Material 134 kann aus dem gleichen Material wie das IMD 70 oder aus einem anderen Material bestehen. Das Dichtungsmaterial 134 kann unter Verwendung einer geeigneten Technik, wie etwa CVD, PVD, ALD, PECVD oder dergleichen, abgeschieden werden. Zum Beispiel kann das Dichtungsmaterial 134 bei einigen Ausführungsformen Siliziumoxid sein, das unter Verwendung eines PECVD-Prozesses abgeschieden wird. Für die Vorläufer kann der PECVD-Prozess zum Beispiel Dichlorsilan, Silan, Sauerstoff, Kombinationen davon oder dergleichen verwenden. Bei einigen Ausführungsformen strömen die Vorläufer des PECVD-Prozesses mit einer Rate im Bereich von ungefähr 5 sccm bis ungefähr 50 sccm. Bei einigen Ausführungsformen wird der PECVD-Prozess bei einer Prozesstemperatur im Bereich von ungefähr 150°C bis ungefähr 350 °C und einem Prozessdruck im Bereich von ungefähr 0,1 mTorr bis ungefähr 100 mTorr durchgeführt. Bei einigen Ausführungsformen wird der PECVD-Prozess mit einer Plasmaleistung im Bereich von ungefähr 5 W bis ungefähr 500 W durchgeführt, um ein Beispiel zu nennen, und es sind auch andere Prozessparameter, Materialien, Materialkombinationen oder Abscheidungsprozesse möglich.
  • In 29 wird ein Ätzprozess durchgeführt, um überschüssige Abschnitte des Dichtungsmaterials 134 zu entfernen und um Dichtungen 140 gemäß einigen Ausführungsformen zu bilden. Die Dichtungen 140 umfassen die Abschnitte des Dichtungsmaterials 134, die verbleiben, nachdem der Ätzprozess durchgeführt wurde. Der Ätzprozess kann zum Beispiel Abschnitte des Dichtungsmaterials 134 von den Seitenwänden und/oder den unteren Fläche der Gräben 130 entfernen. Bei einigen Ausführungsformen entfernt der Ätzprozess Abschnitte des Dichtungsmaterials 134, sodass die darunterliegenden leitfähigen Leitungen 72 freigelegt werden. Der Ätzprozess kann einen Trockenätzprozess, einen Nassätzprozess oder eine Kombination davon umfassen. Der Ätzprozess kann zum Beispiel einen anisotropen Trockenätzprozess umfassen. Bei einigen Ausführungsformen kann der Ätzprozess einen ähnlichen Prozess umfassen wie den zuvor beschriebenen Ätzprozess zum Ätzen der Gräben 130 oder zum Entfernen der Opferschichten 52, obwohl bei anderen Ausführungsformen ein anderer Ätzprozess verwendet werden kann.
  • Bei einigen Ausführungsformen kann eine Dichtung 140 eine Gesamtlänge L3 im Bereich von ungefähr 500 nm bis ungefähr 1000 nm aufweisen. Bei einigen Ausführungsformen kann die Länge L3 eines Luftspalts 132 zwischen ungefähr 5 % und ungefähr 80 % der Länge der darüberliegenden leitfähigen Leitung 72 betragen oder kann zwischen ungefähr 5 % und ungefähr 80 % der Länge der darunterliegenden leitfähigen Leitung 72 betragen. Bei einigen Ausführungsformen kann die Länge L3 einer Dichtung 140 zwischen ungefähr 5 % und ungefähr 80 % der Länge der entsprechenden entfernten Opferschicht 52 betragen. Bei einigen Ausführungsformen kann eine Dichtung 140 unterhalb einer darüberliegenden leitfähigen Leitung 72 um eine Distanz L4 im Bereich von ungefähr 250 nm bis ungefähr 500 nm vorstehen. Andere Längen sind ebenfalls möglich.
  • Bei einigen Ausführungsformen kann nach dem Bilden der Dichtungen 140 ein Luftspalt 132 eine Länge L5 im Bereich von ungefähr 30 µm bis ungefähr 100 µm aufweisen. Andere Längen sind ebenfalls möglich. Bei einigen Ausführungsformen kann die Länge L5 eines Luftspalts 132 zwischen ungefähr 20 % und ungefähr 90 % der Länge der darüberliegenden leitfähigen Leitung 72 betragen oder kann zwischen ungefähr 20 % und ungefähr 90 % der Länge der darunterliegenden leitfähigen Leitung 72 betragen. Bei einigen Ausführungsformen kann das Volumen eines Luftspalts 132 zwischen ungefähr 20 % und ungefähr 90 % des Volumens der darüberliegenden leitfähigen Leitung 72 betragen oder kann zwischen ungefähr 20 % und ungefähr 90 % des Volumens der darunterliegenden leitfähigen Leitung 72 betragen. Bei einigen Ausführungsformen kann die Länge L5 eines Luftspalts 132 zwischen ungefähr 20 % und ungefähr 90 % der Länge der entsprechenden entfernten Opferschicht 52 betragen.
  • Bei einigen Ausführungsformen können verschiedene Dichtungen 140 dieselben Längen L3 oder L4 aufweisen oder können verschiedene Längen L3 oder L4 aufweisen. Das Bilden der Dichtungen 140 mit relativ kurzen Längen L3 oder L4 kann Luftspalte 132 mit einer relativ längeren Länge L5 zulassen. Bei einigen Ausführungsformen können die Längen L3 oder L4 der Dichtungen 140 gesteuert werden, indem die Parameter des Prozesses gesteuert werden, der zum Abscheiden des Dichtungsmaterials 134 verwendet wird. In einigen Fällen kann das Bilden von längeren Luftspalten 132 ermöglichen, dass die parasitäre Kapazität zwischen den leitfähigen Leitungen 72 weiter reduziert wird, und kann dadurch die Leistung der Vorrichtung verbessern.
  • In 30 werden Kontakte 110 in den Gräben 130 gemäß einigen Ausführungsformen gebildet. Bei einigen Ausführungsformen kann die Treppenform der leitfähigen Leitungen 72 eine Fläche für die Kontakte 110 auf jeder der leitfähigen Leitungen 72 bereitstellen, um sich in elektrischem Kontakt damit zu befinden. Bei einigen Ausführungsformen werden eine Auskleidung (nicht gezeigt), wie beispielsweise eine Diffusionssperrschicht, eine Haftschicht oder dergleichen, und ein leitfähiges Material in den Gräben 130 gebildet, um die Kontakte 110 zu bilden. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid, Kombinationen davon oder dergleichen aufweisen. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel, Kombinationen davon oder dergleichen umfassen. Ein Planarisierungsprozess, wie zum Beispiel CMP, kann durchgeführt werden, um überschüssiges Material von der Fläche des IMD 70 und dem mehrschichtigen Stapel 58 zu entfernen. Die verbleibende Auskleidung und das leitfähige Material in den Gräben 130 bilden die Kontakte 110.
  • Unter Bezugnahme auf 31A, 31B, 31 C und 31D können die Kontakte 110 auch auf den leitfähigen Leitungen 106 und den leitfähigen Leitungen 108 gebildet werden. 31A veranschaulicht eine perspektivische Ansicht des Speicherarrays 200; 31B veranschaulicht eine Draufsicht des Speicherarrays 200; und 31C veranschaulicht eine Querschnittsansicht der Vorrichtung und des darunterliegenden Substrats entlang der Linie 31 C'-31C' von 31A, und 31D veranschaulicht eine Querschnittsansicht der Vorrichtung entlang des Referenzquerschnitts B-B' von 1A.
  • An den leitfähigen Leitungen 106 und den leitfähigen Leitungen 108 können ebenfalls jeweils leitfähige Kontakte 112 und 114 gebildet werden, wie dies in der perspektivischen Ansicht von 31A veranschaulicht ist. Die leitfähigen Kontakte 110, 112 und 114 können jeweils mit leitfähigen Leitungen 116A, 116B und 116C elektrisch verbunden werden, die das Speicherarray mit einer darunterliegenden/darüberliegenden Schaltungsanordnung (z. B. einer Steuerschaltungsanordnung) und/oder einer Signalleitung, einer Leistungsversorgungsleitung und einer Masseleitung in dem Halbleiterchip verbinden. Beispielsweise können sich die leitfähigen Durchkontaktierungen 118 durch das IMD 70 erstrecken, um die leitfähigen Leitungen 116C mit der darunterliegenden Schaltungsanordnung der Verschaltungsstruktur 220 und den aktiven Bauelementen auf dem Substrat 50 elektrisch zu verbinden, wie in 31C veranschaulicht ist. Weitere leitfähige Durchkontaktierungen können durch das IMD 70 gebildet werden, um die leitfähigen Leitungen 116A und 116B mit der darunterliegenden Schaltungsanordnung der Verschaltungsstruktur 220 elektrisch zu verbinden. In alternativen Ausführungsformen können zusätzlich zu oder anstelle der Verschaltungsstruktur 220 Verdrahtungen und/oder Stromleitungen zu und von dem Speicherarray durch eine Verschaltungsstruktur bereitgestellt werden, die über dem Speicherarray 200 gebildet ist. Daher kann das Speicherarray 200 fertiggestellt werden.
  • Während die Ausführungsformen der 2 bis 31B eine bestimmte Struktur für die leitfähigen Leitungen 106 und 108 veranschaulichen, sind auch andere Konfigurationen möglich. Zum Beispiel haben in diesen Ausführungsformen die leitfähigen Leitungen 106/108 eine abgestufte Struktur. Bei einigen Ausführungsformen sind die leitfähigen Leitungen 106/108 in derselben Reihe des Arrays alle miteinander ausgerichtet.
  • 32 veranschaulicht eine Querschnittsansicht eines Zwischenschritts bei der Herstellung eines Speicherarrays 200 gemäß einigen Ausführungsformen. Die in 32 gezeigte Struktur ist der in 30 gezeigten Struktur ähnlich, außer dass die Seitenwände der Dichtungen 140, die in die Luftspalte 132 hineinragen, eine im Wesentlichen konvexe Form anstelle einer im Wesentlichen flachen Form aufweisen. In einigen Fällen ist es weniger wahrscheinlich, dass ein oder mehrere Vorläufer, die das Dichtungsmaterial 134 während der Abscheidung bilden, an einer Metallfläche im Vergleich zu einer dielektrischen Fläche anhaften. Beispielsweise ist es weniger wahrscheinlich, dass die Vorläufer an dem Metallmaterial der leitfähigen Leitungen 72 im Vergleich zu dem Oxid-Material des IMD 70 anhaften. Dies kann zu einer verlangsamten oder verzögerten Abscheidung des Dichtungsmaterials 134 auf den leitfähigen Leitungen 72 führen, was dazu führen kann, dass das Dichtungsmaterial 134 eine konvexe Seitenwand bildet, wenn das Dichtungsmaterial 134 innerhalb der Luftspalte 132 gebildet wird. Sobald der Luftspalt 132 vollständig durch das Dichtungsmaterial 134 abgedichtet ist, können keine weiteren Vorläufer in den Luftspalt 132 eindringen und verbleibt die konvexe Seitenwand des Dichtungsmaterials 134. In einigen Fällen kann, wie beschrieben, die verlangsamte oder verzögerte Abscheidung des Dichtungsmaterials 134 auf den leitfähigen Leitungen 72 die Distanz begrenzen, über die sich das Dichtungsmaterial 134 in die Luftspalte 132 erstreckt. Durch Beschränken oder Reduzieren des Vorsprungs der Dichtungen 140 in die Luftspalte 132 auf diese Weise können die Luftspalte 132 gebildet werden, derart, dass sie relativ längere Längen L5 aufweisen, was zu einer Reduzierung der parasitären Kapazität zwischen den leitfähigen Leitungen 72 führen kann.
  • 33 veranschaulicht eine Querschnittsansicht eines Zwischenschritts bei der Herstellung eines Speicherarrays 200 gemäß einigen Ausführungsformen. Die in 33 gezeigte Struktur ist ähnlich der in 30 gezeigten Struktur, mit der Ausnahme, dass an beiden Enden jedes Luftspalts 132 Dichtungen 140 gebildet sind. Bei anderen Ausführungsformen können die Dichtungen 140 und/oder die Kontakte 110 in anderen Konfigurationen gebildet werden. Zum Beispiel kann eine Abdichtung 140 an einem Ende einer leitfähigen Leitung 72 gebildet sein, obwohl die Kontakte 110 an beiden Enden der leitfähigen Leitung 72 gebildet sind. Als weiteres Beispiel kann eine Dichtung 140 an einem Ende einer leitfähigen Leitung 72 gebildet sein, obwohl ein Kontakt 110 an dem gegenüberliegenden Ende der leitfähigen Leitung 72 gebildet ist. Andere Konfigurationen sind möglich und werden als innerhalb des Schutzbereichs der vorliegenden Offenbarung liegend betrachtet.
  • 34 veranschaulicht eine Querschnittsansicht eines Zwischenschritts bei der Herstellung eines Speicherarrays 200 gemäß einigen Ausführungsformen. Die in 34 gezeigte Struktur ist ähnlich der in 33 gezeigten Struktur, mit der Ausnahme, dass die leitfähigen Leitungen 72 eine gekrümmte Form aufweisen. In einigen Fällen können sich die leitfähigen Leitungen 72 nach dem Entfernen der Opferschichten 74 zum Bilden der Luftspalte 132 biegen, krümmen oder durchhängen. Die leitfähigen Leitungen 72 können eine Krümmung aufweisen, die größer oder kleiner als die in 34 gezeigte Krümmung ist, und/oder die verschiedenen leitfähigen Leitungen 72 können unterschiedliche Krümmungen aufweisen. Bei einigen Ausführungsformen kann eine leitfähige Leitung 72 um eine vertikale Distanz durchhängen, die im Bereich von zwischen ungefähr 30 µm und ungefähr 100 µm liegt, wenngleich andere Distanzen möglich sind. Bei einigen Ausführungsformen kann aufgrund des Herunterhängens die Höhe eines Luftspalts 132 nahe der Mitte des Luftspalts 132 größer sein als die Höhe des Luftspalts 132 nahe des Endes des Luftspalts 132. Beispielsweise kann eine Höhe H1 in der Nähe der Mitte des obersten Luftspalts 132 eines mehrschichtigen Stapels 58 größer sein als eine Höhe H2 in der Nähe eines Endes dieses obersten Luftspalts 132. Bei anderen Ausführungsformen kann die Höhe H1 etwa gleich der Höhe H2 sein. Bei einigen Ausführungsformen die Höhe H3 eines Luftspalts 132 in der Nähe der Mitte des Luftspalts 132 größer, kleiner oder etwa gleich groß wie die Höhe H4 des Luftspalts 132 in der Nähe des Endes des Luftspalts 132 sein. Bei einigen Ausführungsformen können ein oder mehrere Luftspalte 132 unter dem obersten Luftspalt 132 eines mehrschichtigen Stapels 58 eine Höhe (z. B. die Höhen H3 oder H5, wie in 34 gezeigt) aufweisen, die geringer ist als die Höhe H1 des obersten Luftspalts 132. Bei anderen Ausführungsformen können die Höhen von verschiedenen Luftspalten 132 ähnlich sein, oder die Höhe eines ersten Luftspalts 132 kann größer sein als die Höhe eines zweiten Luftspalts 132 darüber. Bei einigen Ausführungsformen kann der oberste Luftspalt 132 eines mehrschichtigen Stapels 58 die größte Höhe (z. B. die Höhe H1 in 34) der Luftspalte 132 in dem mehrschichtigen Stapel 58 aufweisen, und/oder der unterste Luftspalt 132 eines mehrschichtigen Stapels 58 kann die geringste Höhe (z. B. die Höhe H5 in 34) der Luftspalte 132 in dem mehrschichtigen Stapel 58 aufweisen. Die Höhen der Luftspalte 132 in einem mehrschichtigen Stapel 58 können in anderen Kombinationen als den hierin beschriebenen ähnlich oder verschieden sein, und alle derartigen Kombinationen werden als innerhalb des Schutzbereichs der vorliegenden Offenbarung betrachtet.
  • 35A-C zeigen Draufsichten auf Transistoren 204 mit verschiedenen Formen gemäß einigen Ausführungsformen. 35A-C zeigen jeweils einen vergrößerten Abschnitt einer Draufsicht, die ähnlich wie jene in 25B ist, mit der Ausnahme, dass das dielektrische Material 102, der Speicherfilm 90, die OS-Schicht 92, die leitfähigen Leitungen 106/108 und das dielektrische Material 98 Formen aufweisen, die sich von denen 25B unterscheiden. Die in 35A-C gezeigten Ausführungsformen können teilweise oder vollständig in andere hierin beschriebene Ausführungsformen integriert werden. Die in 35A-C gezeigten Strukturen sind Beispiele, und andere Strukturen sind ebenfalls möglich.
  • In 3 5A werden der Speicherfilm 90, die OS-Schicht 92 und die leitfähigen Leitungen 106/108 mit abgerundeten Formen, beispielsweise Formen mit einem kreisförmigen, ovalen oder normalerweise runden seitlichen Querschnitt, gebildet. Bei einigen Ausführungsformen kann die in 35A gezeigte Struktur durch Ätzen der Gräben 88 in das dielektrische Material 98 (siehe 20A-C) gebildet werden, sodass die Gräben 88 eine abgerundete Form aufweisen. Beispielsweise können die Gräben 88 mit einer abgerundeten Form gebildet werden, indem Öffnungen mit einer abgerundeten Form in dem Fotolack, das zum Strukturieren der Gräben 88 verwendet wird, strukturiert werden. Demgemäß haben der in den Gräben 88 abgeschiedene Speicherfilm 90 und die OS-Schicht 92 (siehe 21-22) eine entsprechende abgerundete Form. Nach dem Abscheiden des dielektrischen Materials 102 (siehe 23A-C) können die Gräben 120 in dem dielektrischen Material 102 mit abgerundeten Formen (siehe 24A-C) gebildet werden. Das in den Gräben 120 abgeschiedene leitfähige Material 104 bildet somit leitfähige Leitungen 106/108 mit ähnlich abgerundeten Formen.
  • In 35B werden die leitfähigen Leitungen 106/108 mit einer abgerundeten Form gebildet, und der Speicherfilm 90 wird nicht gebildet, um sich über die Seitenwände des dielektrischen Materials 98 zu erstrecken. Bei einigen Ausführungsformen kann die in 35B gezeigte Struktur durch Verwenden eines selektiven Abscheidungsprozesses zum Abscheiden des Speicherfilms 90 innerhalb der Gräben 88 (siehe 21) gebildet werden. Zum Beispiel können die Vorläufer des Abscheidungsprozesses so gewählt oder gesteuert werden, dass der Speicherfilm 90 selektiv auf anderen Flächen als den Flächen des dielektrischen Materials 98 abgeschieden wird. Das Material des dielektrischen Materials 98 kann ausgewählt werden, um diese Selektivität der Abscheidung zu steigern oder zu bieten. Nach dem Abscheiden der OS-Schicht 92 und des dielektrischen Materials 102 (siehe 22-23C) können die Gräben 120 (siehe 24A-C) in dem dielektrischen Material 102 mit abgerundeten Formen gebildet werden. Das in den Gräben 120 abgeschiedene leitfähige Material 104 bildet somit leitfähige Leitungen 106/108 mit ähnlich abgerundeten Formen. In einigen Fällen kann das Bilden von Transistoren 204 ähnlich wie das in 35B gezeigte den Kontaktbereich zwischen den leitfähigen Leitungen 106/108 und der OS-Schicht 92 vergrößern, was den Kontaktwiderstand zwischen den leitfähigen Leitungen 106/108 und der OS-Schicht 92 verringern kann. In einigen Fällen kann das Bilden der leitfähigen Leitungen 106/108 auf diese Weise die laterale Ausdehnung des Kontaktbereichs um eine Distanz im Bereich von ungefähr 5 nm bis ungefähr 15 nm erhöhen.
  • In 35C werden weder der Speicherfilm 90 noch die OS-Schicht 92 gebildet, derart, dass sie sich über die Seitenwände des dielektrischen Materials 98 erstrecken, und die leitfähigen Leitungen 106/108 werden gebildet, derart, dass sie eine teilweise abgerundete Form aufweisen und sich über das dielektrische Material 98 erstrecken. Bei einigen Ausführungsformen kann die in 35C gezeigte Struktur durch die selektive Abscheidung der OS-Schicht 92 gebildet werden. In einigen Fällen kann das Bilden der Transistoren 204, das ähnlich wie das in 35C gezeigte ist, den Kontaktbereich zwischen den leitfähigen Leitungen 106/108 und der OS-Schicht 92 vergrößern, was den Widerstand des Kontakts zwischen den leitfähigen Leitungen 106/108 und der OS-Schicht 92 verringern kann. In einigen Fällen kann das Bilden der leitfähigen Leitungen 106/108 auf diese Weise die laterale Ausdehnung des Kontaktbereichs um eine Distanz im Bereich von ungefähr 5 nm bis ungefähr 30 nm erhöhen.
  • Verschiedene Ausführungsformen stellen ein 3D-Speicherarray mit vertikal gestapelten Speicherzellen bereit. Die Speicherzellen umfassen jeweils einen Transistor mit einem Speicherfilm, ein Gate-Dielektrikum-Material und einen Oxid-Halbleiter-Kanalbereich. Der Transistor umfasst eine Source-/Drain-Elektroden, die auch die Source- und Bitleitungen in dem Speicherarray sind. Der Transistor umfasst ferner Gate-Elektroden, die auch Wortleitungen in dem Speicherarray sind. Ein dielektrisches Material ist zwischen benachbarten Source-/Drain-Elektroden angeordnet und isoliert diese. Bei einigen Ausführungsformen wird eine Opferschicht zwischen jeder Wortleitung eines vertikalen Stapels von Wortleitungen gebildet. Die Opferschicht wird entfernt, wobei Luftspalte zwischen den vertikal benachbarten Wortleitungen gebildet werden. Da Luft eine niedrigere Dielektrizitätskonstante als viele andere dielektrische Materialien, wie etwa Oxide, Nitride oder dergleichen, aufweist, kann das Trennen von Wortleitungen durch Luftspalte anstelle eines dielektrischen Materials die parasitäre Kapazität zwischen verschiedenen Wortleitungen verringern. Durch Reduzieren der parasitären Kapazität auf diese Weise kann die Geschwindigkeit des Bauelements (z. B. Ansprechgeschwindigkeit, Schaltgeschwindigkeit usw.) erhöht werden und das parasitäre Rauschen kann reduziert werden. Dies kann den Betrieb des Bauelements verbessern, insbesondere wenn es bei relativ hohen Frequenzen betrieben wird.
  • Gemäß einigen Ausführungsformen umfasst ein Speicherbauelement ein Halbleitersubstrat; einen ersten Transistor über dem Halbleitersubstrat, wobei der erste Transistor eine erste Wortleitung umfasst, die sich über das Halbleitersubstrat erstreckt; einen zweiten Transistor über dem Halbleitersubstrat, wobei der zweite Transistor eine zweite Wortleitung umfasst, die sich über die erste Wortleitung erstreckt; einen ersten Luftspalt, der sich zwischen der ersten Wortleitung und der zweiten Wortleitung erstreckt; einen Speicherfilm, der sich entlang der ersten Wortleitung und der zweiten Wortleitung erstreckt, wobei der Speicherfilm die erste Wortleitung und die zweite Wortleitung kontaktiert; eine Kanalschicht, die sich entlang des Speicherfilms erstreckt; eine Sourceleitung, die sich entlang der Kanalschicht erstreckt, wobei sich der Speicherfilm zwischen der Sourceleitung und der Wortleitung befindet; eine Bitleitung, die sich entlang der Kanalschicht erstreckt, wobei sich der Speicherfilm zwischen der Bitleitung und der Wortleitung befindet; und einen Isolationsbereich zwischen der Sourceleitung und der Bitleitung. Bei einer Ausführungsform ist mindestens ein Ende des Luftspalts durch ein erstes dielektrisches Material abgedichtet, das sich zwischen der ersten Wortleitung und der zweiten Wortleitung erstreckt. Bei einer Ausführungsform umfasst das Speicherbauelement einen leitfähigen Kontakt, der sich durch das erste dielektrische Material erstreckt, um die erste Wortleitung physisch zu kontaktieren. Bei einer Ausführungsform umfasst die Speichervorrichtung eine Zwischenmetall-Dielektrikum-Schicht (IMD-Schicht), die sich über der ersten Wortleitung und dem ersten dielektrischen Material befindet und diese physisch kontaktiert. Bei einer Ausführungsform hat der Luftspalt eine erste Länge und hat die zweite Wortleitung eine zweite Länge, wobei die erste Länge im Bereich von 5 % bis 80 % der zweiten Länge liegt. Bei einer Ausführungsform umfasst das Speicherbauelement ein zweites dielektrisches Material, das sich über die zweite Wortleitung erstreckt und diese physisch kontaktiert. Bei einer Ausführungsform umfasst das Speicherbauelement einen dritten Transistor über dem Halbleitersubstrat, wobei der dritte Dünnfilmtransistor eine dritte Wortleitung, die sich über die zweite Wortleitung erstreckt, und einen zweiten Luftspalt, der sich zwischen der zweiten Wortleitung und der dritten Wortleitung erstreckt, umfasst. Bei einer Ausführungsform ist ein Volumen des zweiten Luftspalts kleiner als ein Volumen des ersten Luftspalts.
  • Gemäß einigen Ausführungsformen umfasst ein Bauelement ein Halbleitersubstrat; eine erste Speicherzelle über dem Halbleitersubstrat, wobei die erste Speicherzelle einen ersten Dünnfilmtransistor umfasst, wobei der erste Transistor eine erste Gate-Elektrode umfasst, die einen Abschnitt einer ersten Wortleitung umfasst, wobei eine untere Fläche der ersten Gate-Elektrode durch einen ersten Luftspalt freigelegt ist, wobei eine obere Fläche der ersten Gate-Elektrode durch einen zweiten Luftspalt freigelegt ist; einen ersten Abschnitt eines ferroelektrischen Materials, wobei sich der erste Abschnitt des ferroelektrischen Materials auf einer Seitenwand der ersten Gate-Elektrode befindet; und einen ersten Kanalbereich auf einer Seitenwand des ersten Abschnitts des ferroelektrischen Materials; eine Sourceleitung, wobei ein erster Abschnitt der Sourceleitung eine erste Source-/Drain-Elektrode für den ersten Transistor bereitstellt; eine Bitleitung, wobei ein erster Abschnitt der Bitleitung eine zweite Source-/Drain-Elektrode für den ersten Transistor bereitstellt; und ein erstes dielektrisches Material, das die Sourceleitung und die Bitleitung trennt. Bei einer Ausführungsform umfasst das Bauelement eine zweite Speicherzelle über der ersten Speicherzelle, wobei die zweite Speicherzelle einen zweiten Transistor umfasst, wobei der zweite Transistor eine zweite Gate-Elektrode umfasst, die einen Abschnitt einer zweiten Wortleitung umfasst, wobei eine untere Fläche der zweiten Gate-Elektrode durch den zweiten Luftspalt freigelegt ist. Bei einer Ausführungsform ist eine obere Fläche der zweiten Gate-Elektrode durch ein zweites dielektrisches Material bedeckt. Bei einer Ausführungsform umfasst die untere Fläche der ersten Gate-Elektrode ein erstes Ende und ein zweites Ende, wobei ein Abschnitt der unteren Fläche zwischen dem ersten Ende und dem zweiten Ende näher an dem Halbleitersubstrat als das erste Ende und das zweite Ende liegt. Bei einer Ausführungsform ist eine Höhe des zweiten Luftspalts größer als eine Höhe des ersten Luftspalts. Bei einer Ausführungsform umfasst das Bauelement eine erste Dichtung auf der unteren Fläche der ersten Gate-Elektrode und eine zweite Dichtung auf der oberen Fläche der ersten Gate-Elektrode, wobei die erste Dichtung und die zweite Dichtung ein Dichtungsmaterial aufweisen. Bei einer Ausführungsform haben ein lateraler Querschnitt der Sourceleitung und ein lateraler Querschnitt der Bitleitung eine abgerundete Form.
  • Gemäß einigen Ausführungsformen umfasst ein Verfahren Abscheiden abwechselnder Schichten von leitfähigem Material und Opfermaterial, um einen mehrschichtigen Stapel zu bilden, der Schichten von leitfähigen Material und Opfermaterialschichten umfasst; Abscheiden eines Speicherfilms entlang einer Seitenwand des mehrschichtigen Stapels; Abscheiden einer Oxid-Halbleiter-Schicht (OS-Schicht) über dem Speicherfilm; Bilden einer Zwischenmetall-Dielektrikum-Schicht (IMD-Schicht) über dem mehrschichtigen Stapel; Strukturieren von Gräben in dem IMD, wobei jeder der Gräben eine jeweilige Opfermaterialschicht der Opfermaterialschichten freilegt; Durchführen eines Ätzprozesses durch die Gräben, um die Opfermaterialschichten zu entfernen, wobei Entfernen der Opferschichten Luftspalte zwischen den Schichten aus leitfähigem Material der Schichten aus leitfähigem Material bildet; und Abscheiden eines dielektrischen Materials in den Gräben, wobei das dielektrische Material die Luftspalte abdichtet. Bei einer Ausführungsform ist das Opfermaterial Silizium. Bei einer Ausführungsform umfasst der Ätzprozess Durchführen eines Trockenätzprozesses, gefolgt von einem Nassätzprozess. Bei einer Ausführungsform umfasst das Abscheiden des dielektrischen Materials Abscheiden eines Oxids unter Verwendung eines PECVD-Prozesses. Bei einer Ausführungsform umfasst das Verfahren Bilden von Kontakten zu den leitfähigen Schichten, das Abscheiden eines leitfähigen Materials in den Gräben umfasst.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, sodass die Fachperson die Aspekte der vorliegenden Offenbarung besser verstehen kann. Die Fachperson sollte sich darüber im Klaren sein, dass sie die vorliegende Offenbarung ohne Weiteres als Grundlage für das Entwerfen oder Abwandeln anderer Prozesse und Strukturen verwenden kann, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der vorliegend vorgestellten Ausführungsformen zu erzielen. Die Fachperson sollte auch erkennen, dass derartige äquivalente Konstruktionen nicht von dem Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Modifikationen hieran vornehmen kann, ohne von dem Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/044588 [0001]

Claims (20)

  1. Speicherbauelement umfassend: ein Halbleitersubstrat; einen ersten Transistor über dem Halbleitersubstrat, wobei der erste Transistor eine erste Wortleitung umfasst, die sich über das Halbleitersubstrat erstreckt; einen zweiten Transistor über dem Halbleitersubstrat, wobei der zweite Transistor eine zweite Wortleitung umfasst, die sich über die erste Wortleitung erstreckt; einen ersten Luftspalt, der sich zwischen der ersten Wortleitung und der zweiten Wortleitung erstreckt; einen Speicherfilm, der sich entlang der ersten Wortleitung und der zweiten Wortleitung erstreckt, wobei der Speicherfilm die erste Wortleitung und die zweite Wortleitung kontaktiert; eine Kanalschicht, die sich entlang des Speicherfilms erstreckt; eine Sourceleitung, die sich entlang der Kanalschicht erstreckt, wobei sich der Speicherfilm zwischen der Sourceleitung und der Wortleitung befindet; eine Bitleitung, die sich entlang der Kanalschicht erstreckt, wobei sich der Speicherfilm zwischen der Bitleitung und der Wortleitung befindet; und einen Isolationsbereich zwischen der Sourceleitung und der Bitleitung.
  2. Speicherbauelement nach Anspruch 1, wobei mindestens ein Ende des Luftspalts durch ein erstes dielektrisches Material abgedichtet ist, das sich zwischen der ersten Wortleitung und der zweiten Wortleitung erstreckt.
  3. Speicherbauelement nach Anspruch 2, ferner umfassend einen leitfähigen Kontakt, der sich durch das erste dielektrische Material erstreckt, um die erste Wortleitung physisch zu kontaktieren.
  4. Speicherbauelement nach Anspruch 2 oder 3, ferner umfassend eine Zwischenmetall-Dielektrikum-Schicht (IMD-Schicht), die sich über der ersten Wortleitung und dem ersten dielektrischen Material befindet und diese physisch kontaktiert.
  5. Speicherbauelement nach einem der vorherigen Ansprüche, wobei der Luftspalt eine erste Länge hat und die zweite Wortleitung eine zweite Länge hat, wobei die erste Länge im Bereich von 5 % bis 80 % der zweiten Länge liegt.
  6. Speicherbauelement nach einem der vorherigen Ansprüche, ferner umfassend ein zweites dielektrisches Material, das sich über die zweite Wortleitung erstreckt und diese physisch kontaktiert.
  7. Speicherbauelement nach einem der vorherigen Ansprüche, ferner umfassend: einen dritten Transistor über dem Halbleitersubstrat, wobei der dritte Dünnfilmtransistor eine dritte Wortleitung umfasst, die sich über die zweite Wortleitung erstreckt; und einen zweiten Luftspalt, der sich zwischen der zweiten Wortleitung und der dritten Wortleitung erstreckt.
  8. Speicherbauelement nach Anspruch 7, wobei ein Volumen des zweiten Luftspalts kleiner als ein Volumen des ersten Luftspalts ist.
  9. Bauelement umfassend: ein Halbleitersubstrat; eine erste Speicherzelle über dem Halbleitersubstrat, wobei die erste Speicherzelle einen ersten Dünnfilmtransistor umfasst, wobei der erste Transistor Folgendes umfasst: eine erste Gate-Elektrode, die einen Abschnitt einer ersten Wortleitung umfasst, wobei eine untere Fläche der ersten Gate-Elektrode durch einen ersten Luftspalt freigelegt ist, wobei eine obere Fläche der ersten Gate-Elektrode durch einen zweiten Luftspalt freigelegt ist; einen ersten Abschnitt eines ferroelektrischen Materials, wobei sich der erste Abschnitt des ferroelektrischen Materials auf einer Seitenwand der ersten Gate-Elektrode befindet; und einen ersten Kanalbereich auf einer Seitenwand des ersten Abschnitts des ferroelektrischen Materials; eine Sourceleitung, wobei ein erster Abschnitt der Sourceleitung eine erste Source-/ Drain-Elektrode für den ersten Transistor bereitstellt; eine Bitleitung, wobei ein erster Abschnitt der Bitleitung eine zweite Source-/Drain-Elektrode für den ersten Transistor bereitstellt; und ein erstes dielektrisches Material, das die Sourceleitung und die Bitleitung trennt.
  10. Bauelement nach Anspruch 9, ferner umfassend eine zweite Speicherzelle über der ersten Speicherzelle, wobei die zweite Speicherzelle einen zweiten Transistor umfasst, wobei der zweite Transistor eine zweite Gate-Elektrode umfasst, die einen Abschnitt einer zweiten Wortleitung umfasst, wobei eine untere Fläche der zweiten Gate-Elektrode durch den zweiten Luftspalt freigelegt ist.
  11. Bauelement nach Anspruch 10, wobei eine obere Fläche der zweiten Gate-Elektrode durch ein zweites dielektrisches Material bedeckt ist.
  12. Bauelement nach einem der Ansprüche 9 bis 11, wobei die untere Fläche der ersten Gate-Elektrode ein erstes Ende und ein zweites Ende umfasst, wobei ein Abschnitt der unteren Fläche zwischen dem ersten Ende und dem zweiten Ende näher an dem Halbleitersubstrat als das erste Ende und das zweite Ende liegt.
  13. Bauelement nach einem der Ansprüche 9 bis 12, wobei eine Höhe des zweiten Luftspalts größer als eine Höhe des ersten Luftspalts ist.
  14. Bauelement nach einem der Ansprüche 9 bis 13, ferner umfassend eine erste Dichtung auf der unteren Fläche der ersten Gate-Elektrode und eine zweite Dichtung auf der oberen Fläche der ersten Gate-Elektrode, wobei die erste Dichtung und die zweite Dichtung ein Dichtungsmaterial umfassen.
  15. Bauelement nach einem der Ansprüche 9 bis 14, wobei ein lateraler Querschnitt der Sourceleitung und ein lateraler Querschnitt der Bitleitung eine abgerundete Form aufweisen.
  16. Verfahren, das Folgendes umfasst: Abscheiden abwechselnder Schichten von leitfähigem Material und Opfermaterial, um einen mehrschichtigen Stapel zu bilden, der eine Vielzahl von Schichten aus leitfähigem Material und eine Vielzahl von Opfermaterialschichten umfasst; Abscheiden eines Speicherfilms entlang einer Seitenwand des mehrschichtigen Stapels; Abscheiden einer Oxidhalbleiterschicht (OS-Schicht) über dem Speicherfilm; Bilden einer Zwischenmetall-Dielektrikum-Schicht (IMD-Schicht) über dem mehrschichtigen Stapel; Strukturieren einer Vielzahl von Gräben in dem IMD, wobei jeder Graben der Vielzahl von der Gräben eine jeweilige Opfermaterialschicht der Vielzahl von Opfermaterialschichten freilegt; Durchführen eines Ätzprozesses durch die Vielzahl von Gräben, um die Vielzahl von Opfermaterialschichten zu entfernen, wobei Entfernen der Vielzahl von Opferschichten Luftspalte zwischen den Schichten aus leitfähigem Material der Vielzahl von Schichten aus leitfähigem Material bildet; und Abscheiden eines dielektrischen Materials in der Vielzahl von Gräben, wobei das dielektrische Material die Luftspalte abdichtet.
  17. Verfahren nach Anspruch 16, wobei das Opfermaterial Silizium ist.
  18. Verfahren nach Anspruch 16 oder 17, wobei der Ätzprozess Durchführen eines Trockenätzprozesses gefolgt von einem Nassätzprozess umfasst.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei das Abscheiden des dielektrischen Materials Abscheiden eines Oxids unter Verwendung eines PECVD-Prozesses umfasst.
  20. Verfahren nach einem der Ansprüche 16 bis 19 ferner umfassend: Bilden von Kontakten zu der Vielzahl von leitfähigen Schichten umfasst, das Abscheiden eines leitfähigen Materials in der Vielzahl von Gräben.
DE102021102547.8A 2020-06-26 2021-02-04 Luftspalte in speicherarraystrukturen Pending DE102021102547A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063044588P 2020-06-26 2020-06-26
US63/044,588 2020-06-26
US17/159,830 2021-01-27
US17/159,830 US11600520B2 (en) 2020-06-26 2021-01-27 Air gaps in memory array structures

Publications (1)

Publication Number Publication Date
DE102021102547A1 true DE102021102547A1 (de) 2021-12-30

Family

ID=78066095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021102547.8A Pending DE102021102547A1 (de) 2020-06-26 2021-02-04 Luftspalte in speicherarraystrukturen

Country Status (5)

Country Link
US (2) US11600520B2 (de)
KR (1) KR102638126B1 (de)
CN (1) CN113517302A (de)
DE (1) DE102021102547A1 (de)
TW (1) TWI763375B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102521580B1 (ko) * 2019-07-31 2023-04-12 삼성전자주식회사 반도체 장치
US11910617B2 (en) 2020-05-28 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
KR20220040143A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
US11716856B2 (en) * 2021-03-05 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11657863B2 (en) * 2021-06-17 2023-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array test structure and method of forming the same
US20230262987A1 (en) * 2022-02-14 2023-08-17 Sunrise Memory Corporation Memory structure of three-dimensional nor memory strings of junctionless ferroelectric memory transistors incorporating air gap isolation structures
TWI809855B (zh) * 2022-05-05 2023-07-21 旺宏電子股份有限公司 記憶體元件、半導體元件及其製造方法
US20240032278A1 (en) * 2022-07-22 2024-01-25 Nanya Technology Corporation Memory structure
CN116761423B (zh) * 2023-02-08 2024-03-01 北京超弦存储器研究院 3d堆叠的半导体器件及其制造方法、3d存储器、电子设备
CN116367539B (zh) * 2023-04-20 2024-01-19 北京超弦存储器研究院 半导体器件、存储器及其制备方法、电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130066950A (ko) * 2011-12-13 2013-06-21 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
US8847302B2 (en) * 2012-04-10 2014-09-30 Sandisk Technologies Inc. Vertical NAND device with low capacitance and silicided word lines
US9576975B2 (en) * 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
KR101946179B1 (ko) * 2014-12-09 2019-02-08 샌디스크 테크놀로지스 엘엘씨 백 게이트 전극을 갖는 3차원 메모리 구조
EP3381036B1 (de) * 2015-11-25 2021-07-21 Sunrise Memory Corporation Dreidimensionale vertikale oder nicht dünnschichtige flash-transistorketten
JP2017103328A (ja) * 2015-12-01 2017-06-08 株式会社東芝 半導体装置及びその製造方法
US10043819B1 (en) * 2017-05-17 2018-08-07 Macronix International Co., Ltd. Method for manufacturing 3D NAND memory using gate replacement, and resulting structures
TWI643318B (zh) 2017-12-01 2018-12-01 旺宏電子股份有限公司 記憶體元件及其操作方法
TWI643317B (zh) 2017-12-01 2018-12-01 旺宏電子股份有限公司 記憶體元件及其製作方法
KR102626137B1 (ko) * 2018-02-02 2024-01-18 선라이즈 메모리 코포레이션 3-차원 수직 nor 플래시 박막 트랜지스터 스트링들
US10256247B1 (en) 2018-02-08 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device with silicided word lines, air gap layers and discrete charge storage elements, and method of making thereof
US11362140B2 (en) * 2018-06-29 2022-06-14 Intel Corporation Word line with air-gap for non-volatile memories
US10741576B2 (en) 2018-08-20 2020-08-11 Sandisk Technologies Llc Three-dimensional memory device containing drain-select-level air gap and methods of making the same
US11380709B2 (en) * 2018-09-04 2022-07-05 Sandisk Technologies Llc Three dimensional ferroelectric memory
EP3857608A4 (de) * 2018-10-09 2022-09-21 Micron Technology, Inc. Verfahren zur herstellung einer vorrichtung, zugehörige vorrichtungen und elektronische systeme
US10685971B2 (en) * 2018-10-15 2020-06-16 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
KR102644533B1 (ko) 2018-12-12 2024-03-07 삼성전자주식회사 수직형 반도체 소자
US11398496B2 (en) * 2020-04-27 2022-07-26 Sandisk Technologies Llc Three-dimensional memory device employing thinned insulating layers and methods for forming the same

Also Published As

Publication number Publication date
TWI763375B (zh) 2022-05-01
US20210407845A1 (en) 2021-12-30
CN113517302A (zh) 2021-10-19
US20230215761A1 (en) 2023-07-06
KR20220000807A (ko) 2022-01-04
KR102638126B1 (ko) 2024-02-16
TW202201739A (zh) 2022-01-01
US11600520B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
DE102021102547A1 (de) Luftspalte in speicherarraystrukturen
DE102021100089B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE112013001404B4 (de) Verfahren zum Verhindern eines Kurzschließens von benachbarten Einheiten
DE102020111648B4 (de) Halbleiterspeichervorrichtungen
DE102020118388A1 (de) Ferroelektrische direktzugriffsspeichervorrichtungen und verfahren
DE102021100240A1 (de) 3d-halbleiterpackage mit speicherarray
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE102019124526B4 (de) Designprozess für ein Herstellungsverfahren eines Halbleiterbauelements
DE102016114573A1 (de) Dreidimensionale Halbleitervorrichtungen
DE102020130975A1 (de) Ferroelektrische speichervorrichtung und verfahren zum bilden derselben
DE102018110017B4 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102020133751A1 (de) Speicherarray-isolationsstrukturen
DE102018110185A1 (de) Speichervorrichtung und Herstellung dergleichen
DE102020126631B4 (de) Speicheranordnungen enthaltend Dummy-Bereiche und Verfahren zu ihrer Herstellung
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102021100674A1 (de) Speicherarray mit epitaktischer sourceleitung und bitleitung
DE102020123978A1 (de) Speicherarray-wortleitungsrouting
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102020124212A1 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE112011105831B4 (de) Verfahren zur Herstellung von Kondensatoren mit zurückgesetzter Bodenelektrode
DE102022100089A1 (de) Speicheranordnungsteststruktur und verfahren zum bilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115970

Ipc: H10B0051200000

R016 Response to examination communication