DE10239044B4

DE10239044B4 - Prozessfluss für Opferkragen

Info

Publication number: DE10239044B4
Application number: DE10239044A
Authority: DE
Inventors: Irene Lennox Mc Stay; Stephan P. Kudelka; Dr. Tews Helmut Horst
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-08-27
Filing date: 2002-08-26
Publication date: 2012-01-05
Anticipated expiration: 2022-08-27
Also published as: DE10239044A1; US6458647B1

Abstract

Verfahren zum Herstellen eines Halbleiterbauelements, das umfasst: Bereitstellen eines Halbleitersubstrats; Ausbilden mehrerer Gräben im Halbleitersubstrat; Abscheiden einer ersten Materialschicht über dem Substrat; Abscheiden einer Halbleiterschicht über der ersten Materialschicht; Dotieren eines oberen Teils der Halbleiterschicht, wobei undotierte Halbleiterschichtteile im Boden der Gräben zurückgelassen und dotierte Halbleiterschichtteile in der Oberseite der Gräben erzeugt werden; Entfernen der undotierten Halbleiterschichtteile; Entfernen von Teilen der ersten Materialschicht unter Verwendung des dotierten Halbleiterschichtteils als Maske, wobei Teile der ersten Materialschicht an der Oberseite der Gräben zurückgelassen werden, und Entfernen des dotierten Halbleiterschichtteils, wobei die zurückbleibenden Teile der ersten Materialschicht einen Opferkragen umfassen.

Description

ERFINDUNGSGEBIET
Die vorliegende Erfindung betrifft allgemein die Herstellung integrierter Halbleiterschaltungen (ICs) und insbesondere die Herstellung von Halbleiter-ICs.
ALLGEMEINER STAND DER TECHNIK
Halbleiterbauelemente werden in verschiedenen elektronischen Anwendung verwendet, wie zum Beispiel PCs und Mobilfunktelefonen. In der Halbleiterindustrie geht die Tendenz allgemein dahin, die Größe von auf integrierten Schaltungen angebrachten Halbleiterbauelementen zu verringern. Die Miniaturisierung wird allgemein benötigt, um die steigende Dichte von für die heutigen Halbleiterprodukte notwendigen Schaltungen zu berücksichtigen.
Ein in elektronischen Systemen zum Speichern von Daten häufig verwendetes Halbleiterprodukt ist ein Halbleiterspeicherbauelement, und eine übliche Art von Halbleiterspeicherbauelement ist ein dynamischer Direktzugriffsspeicher (DRAM). Ein DRAN enthält in der Regel Millionen oder Milliarden von in einem Array angeordneten einzelnen DRAN-Zellen, wobei jede Zelle ein Datenbit speichert. Eine DRAM-Speicherzelle enthält in der Regel einen Zugriffs-Feldeffekttransistor (FET) und einen Speicherkondensator. Der Zugriffs-FET ermöglicht die Übertragung von Datenladungen zu und von dem Speicherkondensator während der Lese- und Schreibvorgänge. Außerdem werden die Datenladungen im Speicherkondensator während eines Auffrischvorgangs periodisch aufgefrischt.
Bei jüngeren DRAM-Designs werden Speicherkondensatoren hergestellt, die tiefe Gräben und einen darüberliegenden Transistor umfassen, der über den in einer nachfolgenden Schicht ausgebildeten Tiefgrabenspeicherzellen angeordnet ist. Diese Art von DRAM-Struktur wird als ein vertikales DRAM bezeichnet.
Eine bei der Ausbildung von Tiefgrabenspeicherzellen verwendete Zwischenstruktur ist ein Opferkragen. Ein Opferkragen umfaßt eine dünne isolierende Kragenschicht, die an der Oberseite eines Grabens ausgebildet wird, der während der Grabenbearbeitung zurückbleibt, beispielsweise während einer Flaschenätzung und dem Dotieren des Halbleitersubstrats im tiefen Graben. Vor der Fertigstellung des Halbleiterspeicherbauelements wird der Opferkragen entfernt, und er wird nach der Beendigung der Tiefgrabenverarbeitung durch einen permanenten Kragen ersetzt.
DE 102 37 345 A1 beschreibt ein Verfahren zum Herstellen eines Halbleiterbauelements, bei dem nach dem Ausbilden von Gräben eine erste Materialschicht und darüber eine Halbleiterschicht abgeschieden werden. Letztere wird als Maske zum Entfernen von Teilen der ersten Materialschicht verwendet. Danach bleiben Teile der Materialschicht, unter anderem auch Opferkragen, an der Oberseite der Gräben zurück. Das Material der Halbleiterschicht ist homogen; insbesondere sind keinerlei Dotierstoffe selektiv in bestimmten Bereichen der Halbleiterschicht vorhanden. Auch das Verfahren aus US 5,877,061 A wird mit einer als Maske dienenden Halbleiterschicht durchgeführt, ohne dass Teile dieser Schicht selektives dotiert würden. Weitere Verfahren zur Herstellung eines Halbleiterbauelements sind aus WO 02/47157 A2 und aus WO 01/95391 A1 bekannt.
KURZE DARSTELLUNG DER ERFINDUNG
Durch Ausführungsformen der vorliegenden Erfindung erhält man technische Vorteile wie einen Prozessfluss für ein Opferkragenverfahren für einen Graben in einem Halbleiterbauelement wie etwa einem DRAM. Eine Halbleiterschicht wird abgeschieden und als Maske verwendet, indem der obere Teil der Halbleiterschicht im Graben dotiert wird. Die undotierte Schicht des Halbleitermaterials wird entfernt, und das dotierte Halbleitermaterial wirkt wie eine Maske für die Barunterliegende Nitridschicht, die geätzt wird, damit man einen Opferkragen gemäß einer Ausführungsform der Erfindung erhält.
Es wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt, das das Bereitstellen eines Halbleitersubstrats, das Abscheiden einer ersten Materialschicht über dem Substrat und das Abscheiden einer Halbleiterschicht über der ersten Materialschicht umfasst. Das Verfahren beinhaltet das Dotieren eines Teils der Halbleiterschicht, wobei undotierte Halbleiterschichtteile zurückgelassen und dotierte Halbleiterschichtteile erzeugt werden, und das Entfernen der undotierten Halbleiterschichtteile. Das Verfahren beinhaltet außerdem das Entfernen von Teilen der ersten Materialschicht, wobei der dotierte Halbleiterschichtteil als Maske verwendet wird, und Entfernen der dotierten Halbleiterschichtteile.
Außerdem wird ein Verfahren zum Ausbilden eines Opferkragens in einem Halbleiterbauelement mit mehreren in einem Substrat ausgebildeten Gräben offenbart, wobei das Verfahren das Abscheiden einer ersten Nitridschicht über dem Substrat, Abscheiden einer Halbleiterschicht über der ersten Nitridschicht und Dotieren eines oberen Teils der Halbleiterschicht in den Gräben umfasst, wobei undotierte Halbleiterschichtteile im Boden der Gräben zurückgelassen werden. Das Verfahren beinhaltet das Entfernen der undotierten Halbleiterschichtteile aus den Grabenböden, Entfernen von Teilen der ersten Nitridschicht aus den Grabenböden, wobei der dotierte Halbleiterschichtteil als Maske verwendet wird, und Zurücklassen von Teilen der ersten Nitridschicht an der Oberseite der Gräben zur Ausbildung eines Opferkragens. Der dotierte Halbleiterschichtteil wird entfernt.
Bei einer weiteren Ausführungsform wird ein Verfahren offenbart zum Ausbilden eines Opferkragens in einem Halbleiterbauelement mit mehreren in einem Substrat ausgebildeten Gräben, wobei die Gräben Seitenwände aufweisen. Das Verfahren umfasst das Ausbilden einer ersten Oxidschicht an den Gräbenseitenwänden, Abscheiden einer ersten Nitridschicht über der ersten Oxidschicht, Abscheiden einer Halbleiterschicht über der ersten Nitridschicht und Dotieren eines oberen Teils der Halbleiterschicht in den Gräben, wobei undotierte Halbleiterschichtteile im Boden der Gräben zurückgelassen werden. Das Verfahren beinhaltet das Entfernen der undotierten Halbleiterschichtteile von den Grabenböden, Entfernen von Teilen der ersten Nitridschicht von den Grabenböden, wobei der dotierte Halbleiterschichtteil als Maske verwendet wird, Zurücklassen von Teilen der ersten Nitridschicht an der Oberseite der Gräben zum Ausbilden eines Opferkragens, Entfernen der ersten Oxidschicht am Bodenteil der Gräben und Entfernen der dotierten Halbleiterschichtteile.
Weiterhin wird ein Verfahren offenbart zum Ausbilden eines Opferkragens in einem Halbleiterbauelement mit mehreren in einem Substrat ausgebildeten Gräben, wobei das Verfahren umfasst: Abscheiden einer ersten Nitridschicht über dem Substrat, Abscheiden einer Halbleiterschicht über der ersten Nitridschicht, Abscheiden einer zweiten Nitridschicht über der Halbleiterschicht und Entfernen eines oberen Teils der zweiten Nitridschicht in den Gräben, um einen Bodenteil der zweiten Nitridschicht in den Graben zurückzulassen und einen oberen Teil der Halbleiterschicht freigelegt zu lassen. Das Verfahren beinhaltet das Dotieren des oberen Teils der Halbleiterschicht in den Gräben, Zurücklassen von undotierten Halbleiterschichtteilen im Boden der Gräben, Entfernen des Bodenteils der zweiten Nitridschicht und Entfernen der undotierten Halbleiterschichtteile aus den Grabenböden. Teile der ersten Nitridschicht werden von den Grabenböden entfernt, wobei der dotierte Halbleiterschichtteil als Maske verwendet wird, wobei Teile der erste Nitridschicht an der Oberseite der Gräben zurückbleiben, um einen Opferkragen zu bilden, und der dotierte Halbleiterschichtteil wird entfernt.
Zu Vorteilen von Ausführungsformen der Erfindung zählt das Bereitstellen der Fähigkeit zum Ausbilden eines Opferkragens, ohne daß in den tiefen Gräben eine Polysiliziumfüllung verwendet werden müßte, die schwer zu entfernen ist und bei der Halbleiterverarbeitung zu Problemen führen kann, weil schwarzes Silizium ausgebildet wird und mehr Teilchen im Waferherstellungsgerät verursacht werden, um Beispiele zu nennen. Anstatt eine Polysiliziumgrabenfüllung zu verwenden wie in Opferkragenprozessen des Stands der Technik, wird eine Resistfüllung dazu verwendet, die Halbleiterschicht zu maskieren, während der obere Teil der Halbleiterschicht dotiert wird. Der Resist wird entfernt und der undotierte Teil der Halbleiterschicht wird entfernt. Die zurückbleibende dotierte Polysiliziumschicht wirkt als Maske für die Ausbildung des Opferkragens gemäß einer Ausführungsform der vorliegenden Erfindung.
Bei einer alternativen Ausführungsform wird eine erste Nitridschicht über der Halbleiterschicht abgeschieden, und das Nitrid wird als Maske verwendet, so daß eine Hochtemperaturgasphasendotierung verwendet werden kann, um die Halbleiterschicht zu dotieren, die dann als Maske für die darunterliegende erste Nitridschicht verwendet wird.
Die Dicke des Opferkragens kann gut gesteuert werden, da sie bevorzugt in einem Abscheidungsprozeß ausgebildet wird. Vorteilhafterweise können dickere Opferkragen ausgebildet werden als in Prozessen des Stands der Technik, bei denen Opferkragen durch Nitrierung ausgebildet werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die obigen Merkmale von Ausführungsformen der vorliegenden Erfindung lassen sich unter Betrachtung der folgenden Beschreibungen in Verbindung mit beiliegenden Zeichnungen besser verstehen. Es zeigen:
1 und 2 Querschnittsansichten eines Prozessflusses zur Herstellung eines Opferkragens gemäß einem der Amnmelderin bekannten, sogenannten internen Stand der Technik;
3–10 Querschnittsansichten eines Halbleiterbauelements bei verschiedenen Herstellungsstadien gemäß einer Ausführungsform der vorliegenden Erfindung, einen Prozessfluss zum Ausbilden eines Opferkragens und
11–15 Querschnittsansichten einer weiteren Ausführungsform der vorliegenden Erfindung bei verschiedenen Herstellungsstadien.
Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich auf entsprechende Teile, es sei denn, etwas anderes ist angegeben. Die Figuren sind so gezeichnet, damit sie relevante Aspekte der bevorzugten Ausführungsformen klar darstellen, und sie sind nicht notwendigerweise maßstabsgetreu gezeichnet.
AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
Es wird ein Prozessfluss des Stands der Technik zum Ausbilden eines Opferkragens erörtert, auf den eine Beschreibung einiger Ausführungsbeispiele der vorliegenden Erfindung und eine Erörterung einiger ihrer Vorteile folgt. In jeder Figur ist ein Querschnitt durch eine Speicherzelle gezeigt, obwohl in den gezeigten Halbleiterbauelementen viele weitere Speicherzellen und Komponenten von Speicherzellen vorliegen.
Die 1 und 2 veranschaulichen Querschnittsansichten eines Verfahrens des Stands der Technik zum Ausbilden eines Opferkragens in einer DRAM-Zelle. Ein Wafer 10 mit einem Substrat 11 wird bereitgestellt. Ein Padnitrid 12 wird über dem Substrat 11 ausgebildet. Das Padnitrid 12 kann beispielsweise aus Siliziumnitrid bestehen. Eine fakultative Oxidschicht kann unter dem Padnitrid 12 abgeschieden sein, um Beanspruchungseffekte zu reduzieren. Gräben 14 werden im Substrat 11 und im Padnitrid 12 ausgebildet. Eine dünne erste Nitridschicht 16 wird über dem Substrat 11 und dem Padnitrid 12 abgeschieden. Ein in der Regel aus Polysilizium bestehendes Halbleitermaterial 17 wird über dem Wafer 10 abgeschieden. Das Polysizilium 17 wird in den Gräben 14 bis auf eine vorbestimmte Höhe unter der Oberseite der Oberfläche des Substrate 11 zurückgeätzt.
Bei dem für 1 beschriebenen Verfahren des Stands der Technik besteht ein Problem darin, daß es schwierig ist, das Polysilizium 17 in den tiefen Gräben 14 zu entfernen, wie in 2 gezeigt. Zum Entfernen des Polysiliziums 17 ist ein sehr langwieriger Ätzvorgang mit hohen Konzentrationen an Ätzchemikalien erforderlich, was für den Wafer 10 abträglich ist, da eine hochkonzentrierte Ätzung möglicherweise das Wafersubtrat 11 an den Kanten 15 des Wafers 10 beschädigen kann, wie in den beschädigten Gebieten 19 in 2 gezeigt ist. In der Technik werden beschädigte Gebiete 19 der Waferseiten 15 oftmals als schwarzes Silizium bezeichnet. Schwarzes Silizium 19 ist in einem Herstellungsprozess für den Wafer 10 sehr schädlich, da Teilchen erzeugt werden, die die Wafer 10 beschädigen und im Waferverarbeitungsgerät Teilchen zurücklassen, die später andere, im Gerät verarbeitete Wafer beschädigen können. Es ist zudem sehr schwierig, alles Polysilizium 17 vom Boden der Gräben 14 zu entfernen, wie in 2 gezeigt ist.
Ausführungsformen der vorliegenden Erfindung bieten technische Vorteile als Prozessfluss zum Ausbilden eines Opferkragens in einem tiefen Graben einer Speicherzelle. Die 3–10 zeigen Querschnittsansichten eines Wafers 100 in verschiedenen Herstellungsstadien gemäß einer Ausführungsform der vorliegenden Erfindung.
Wie in 3 gezeigt, wird ein Wafer 100 bereitgestellt, der ein Substrat 111 aufweist. Das Substrat 111 umfaßt in der Regel ein Halbleitermaterial wie etwa einkristallines Silizium, und es kann andere leitende Schichten oder andere Halbleiterelemente wie beispielsweise Transistoren oder Dioden enthalten. Das Substrat 111 kann aber auch aus Verbundhalbleitern bestehen wie etwa GaAs, InP, Si/Ge, SiC.
Ein Padnitrid 112 wird über dem Substrat 111 abgeschieden. Das Padnitrid 112 kann mit einer Dicke von beispielsweise etwa 100–300 nm abgeschiedenes Siliziumnitrid sein, und das Padnitrid 112 kann alternativ andere Nitride umfassen. Eine fakultative Oxidschicht kann unter dem Padnitrid 112 abgeschieden sein, um Beanspruchungseffekte zu reduzieren. Der Wafer 100 wird unter Verwendung herkömmlicher Lithographietechniken strukturiert und geätzt, damit im Substrat 111 und im Padnitrid 112 tiefe Gräben 114 entstehen, wie in 5 gezeigt ist. Die tiefen Gräben 114 können beispielsweise etwa 10 μm tief sein und eine Breite mit einem Durchmesser von 100 nm aufweisen, obwohl diese Parameter eine Funktion der Grundregeln für das hergestellte jeweilige Bauelement sind.
Wie gezeigt, wird eine erste Nitridschicht 116 über dem Padnitrid 112 und dem Substrat 111 abgeschieden. Die erste Nitridschicht 116 besteht bevorzugt beispielsweise aus 5–10 nm Siliziumnitrid oder Si₃N₄. Die erste Nitridschicht 116 kann alternativ auch andere Nitride umfassen.
Eine Oxidschicht 118 wird über der ersten Nitridschicht 116 abgeschieden. Die Oxidschicht 118 enthält bevorzugt Siliziumdioxid, und sie kann alternativ beispielsweise andere Oxide enthalten. Die Oxidschicht 118 kann durch chemische Dampfabscheidung (CVD) abgeschieden werden, und alternativ kann die Oxidschicht 118 beispielsweise durch Oxidieren der oberen Oberfläche der ersten Nitridschicht 116 ausgebildet werden. Die Oxidschicht 118 besitzt bevorzugt eine Dicke von beispielsweise etwa 2–4 nm.
Eine Halbleiterschicht 120 wird über der Oxidschicht 118 abgeschieden. Die Halbleiterschicht 120 enthält bevorzugt beispielsweise Silizium, und sie kann auch andere Halbleitermaterialien enthalten. Die Halbleiterschicht 120 enthält bevorzugt amorphes Silizium, das im wesentlichen gleichförmig und konform bei einer niedrigen Temperatur abgeschieden wird. Die Halbleiterschicht 120 kristallisiert später bei der Verarbeitung des Wafers 100, wenn der Wafer 100 den höheren Temperaturen ausgesetzt wird, die während späterer Schichtabscheidungen verwendet werden. Alternativ enthält die Halbleiterschicht 120 polykristallines Silizium (Polysilizium). Die Halbleiterschicht 120 ist bevorzugt konform und weist eine Dicke von etwa 5–20 nm auf. Die Halbleiterschicht 120 kann beispielsweise bei etwa 500 Grad Celsius abgeschieden werden.
Wie in 4 gezeigt, wird der Wafer 100 zum Füllen der Gräben 114 mit Resist 122 gefüllt. Der Resist 122 wird in den Gräben 114 bis auf eine vorbestimmte Höhe unter der oberen Oberfläche des Substrats 111 ausgenommen, beispielsweise um etwa 1 μm unter die obere Oberfläche des Substrats 111.
Wenn sich der Resist 122 in den Gräben 114 an seinem Platz befindet, wird der Wafer 100 mit einem Prozess zur Dotierstoffionenimplantation 126 behandelt. Bevorzugt erfolgt die Dotierstoffionenimplantation 126 bei hoher Dosis und geringer Energie, wobei die Implantationstiefe bevorzugt unter etwa 10 nm und die Oberflächendotierung bevorzugt über etwa 10¹⁹ cm^–3 liegt, um Beispiele zu nennen. So kann beispielsweise eine Halbleiterimplantation für das Dotieren der freiliegenden Halbleiterschicht 120 verwendet werden, und alternativ kann Dotierstoffionenimplantation unter einem Winkel eingesetzt werden. Beispielsweise kann die Dotierstoffionenimplantation 126 bezüglich der horizontalen Position des Wafers 100 unter einem Winkel von etwa 10 bis 30 Grad und mit einer Energie von etwa 1–5 keV bei einer Dosis von etwa 10¹⁴ bis 10¹⁵ cm^–2 vorgenommen werden. Zu bevorzugten Dotierstoffen zählen Bor oder BF₂, Arsen oder Phosphor, um Beispiele zu nennen. Bei dem Prozeß der Dotierstoffionenimplantation 126 werden bevorzugt die Seitenwände der Gräben 114 dotiert, wobei das Dotieren der Grabenseitenwände durch Dotieren unter einem Winkel erfolgen kann, um sicherzustellen, daß das Halbleitermaterial 120 an den Seitenwänden der Gräben 114 ausreichend dotiert wird. Die freiliegende Halbleiterschicht 120 kann aber auch beispielsweise durch Plasmaimplantation dotiert werden.
Der dotierte Teil 124 der Halbleiterschicht 120 bildet eine Maske, die zum Ausbilden des Opferkragens gemäß einer Ausführungsform der Erfindung verwendet wird, wie in 6 gezeigt.
Wie in 7 gezeigt, wird der Resist 122 in den Gräben 114 entfernt, wodurch dotierte Teile der Halbleiterschicht 124 an der Oberseite über der Oberfläche des Wafers 100 und entlang den Seitenwänden der Gräben 114 an der Oberseite zurückbleiben. Die undotierte Halbleiterschicht 120 bleibt weiterhin in den Gräben 114 zurück.
Der Wafer 100 wird einem Ätzprozess unterzogen, bevorzugt einer Ätzung selektiv zum dotierten Halbleitermaterial 124 (als Beispiel), um die undotierte Halbleiterschicht 120 am Boden der Gräben 114 zu entfernen. Falls beispielsweise für die Halbleiterschicht 120 Polysilizium verwendet wird, kann eine Polysilizium-Naßätzung selektiv zu dotiertem Polysilizium verwendet werden. So wird die undotierte Halbleiterschicht 120 entfernt, und die in 8 gezeigte Struktur bleibt zurück.
Der Wafer 100 wird einer Oxidätzung unterzogen, zum Beispiel bevorzugt einer Oxidätzung selektiv zu Nitrid, damit die im Boden der Gräben 114 zurückbleibende Oxidschicht 118 entfernt wird, wie in 9 gezeigt.
Der Wafer 100 wird einer Ätzung des dotierten Halbleitermaterial 124 unterzogen, um das dotierte Halbleitermaterial 124 von der Oberseite des Wafer 100 und den oberen Seitenwänden der Gräben 114 zu entfernen, wie in 10 gezeigt. Alternativ kann eine thermische Oxidierung vorgenommen werden, um die dotierte Halbleiterschicht 124 in ein Oxid umzuwandeln, gefolgt von einem Oxidätzschritt. Bei dieser Ausführungsform schützt die erste Nitridschicht 116 den unteren Teil der Gräben 114 vor Oxidation.
Dann wird der Wafer 100 einer Nitridätzung selektiv zum Oxid unterzogen, um die erste Nitridschicht 116 vom Boden der Gräben 114 zu entfernen, ebenfalls in 10 gezeigt. Der Wafer 100 kann dann nachfolgenden Verarbeitungsschritten der tiefen Gräben 114 unterzogen werden, wie etwa dem Entfernen der verbleibenden Oxidschicht 118, und einer Flaschenätzung und Dotierung einer vergrabenen Platte, um Beispiele zu nennen. Vorteilhafterweise umfasst die Nitridschicht 116 einen Opferkragen gemäß einer Ausführungsform der vorliegenden Erfindung.
Eine alternative Ausführungsform der vorliegenden Erfindung beinhaltet das Anordnen einer nicht gezeigten zusätzlichen dünnen Oxidschicht unter der Nitridschicht 116. Ansonsten ist die Verarbeitungssequenz gegenüber dem in den 3–10 dargestellten Verfahren unverändert. Es wird danach ein zusätzlicher Oxidätzschritt benötigt, um die Siliziumseitenwand im unteren Teil der Gräben 114 freizulegen. Ein Vorteil bei Verwendung dieser zusätzlichen dünnen Oxidschicht besteht in der Fähigkeit, nach dem Ätzen der ersten Nitridschicht 116 Reinigungsschritte vornehmen zu können. Die zusätzliche dünne Oxidschicht verhindert, daß auf der Siliziumoberfläche Metallverunreinigungen zurückbleiben, zum Beispiel nach der Ätzung der ersten Nitridschicht 116 in den Gräben 114.
Eine alternative Ausführungsform der vorliegenden Erfindung ist in 11–14 in Querschnittsansicht dargestellt. Ein Halbleiterwafer 200 wird bereitgestellt, wobei der Wafer 200 ein Halbleitersubstrat 211 umfasst. Ein Padnitrid 212 wird über dem Substrat 211 abgeschieden, eine fakultative Oxidschicht kann unter dem Padnitrid 212 abgeschieden werden, und tiefe Gräben 214 werden im Padnitrid 212 und im Halbleitersubstrat 211 ausgebildet, wie in 11 gezeigt.
Eine erste Nitridschicht 216 wird über dem Wafer 200 abgeschieden. Die erste Nitridschicht 216 enthält bevorzugt Siliziumnitrid und kann alternativ beispielsweise andere Nitride umfassen. Die erste Nitridschicht 216 besitzt bevorzugt eine Dicke von etwa 5–10 nm.
Ein Halbleitermaterial 220 wird über der ersten Nitridschicht 216 abgeschieden. Das Halbleitermaterial 220 umfasst bevorzugt dünnes intrinsisches Polysilizium und umfasst etwa 5–20 nm an in einer konformen Abscheidung bei beispielsweise 500 Grad Celsius abgeschiedenem Material.
Wie in 11 gezeigt, wird eine zweite Nitridschicht 230 über der Halbleiterschicht 220 abgeschieden. Die zweite Nitridschicht 230 umfasst bevorzugt beispielsweise etwa 5–10 nm Siliziumnitrid, obwohl andere Nitride verwendet werden können.
Um die Gräben 214 zu füllen, wird, wie in 12 gezeigt, über dem Wafer 200 ein Resist 222 abgeschieden. Der Resist wird wieder auf eine Höhe von beispielsweise etwa 1 μm unter der oberen Oberfläche des Substrats 211 ausgenommen. Die zweite Nitridschicht 230 wird von der oberen Oberfläche des Wafers 200 und von der Oberseite der Gräben 214 geätzt.
Der Resist 222 wird, wie in 13 gezeigt, aus den Gräben 214 entfernt. Der Wafer 200 wird mit einem Gasphasendotierungsprozess behandelt, um die freiliegenden Oberflächen der Halbleiterschicht 220 zu dotieren und die dotierte Halbleiterschicht 224 an der Oberseite der Gräben 214 und über der oberen Oberfläche des Wafers 200 auszubilden. Bevorzugt wird der Wafer beim Gasphasendotierungsprozess etwa 10 Minuten lang Diboran bei einer Temperatur von 900 bis 1100 Grad Celsius ausgesetzt, um Beispiele zu nennen. Alternativ können, um Beispiele zu nennen, Chemien wie etwa Arsin oder Phosphin für die Gasphasendotierung verwendet werden. Bei Verwendung der Gasphasendotierung wird die freiliegende Halbleiterschicht mit einer hohen Dosis dotiert.
Der Wafer 200 wird einer Nitridätzung unterzogen, um die zweite Nitridschicht 230 vom Boden der Gräben 214 zu entfernen, wie in 14 gezeigt. Der Wafer 200 wird dann einer Ätzung der undotierten Halbleiterschicht 220 unterzogen, um die undotierte Halbleiterschicht 220 vom Boden der Gräben 214 zu entfernen. Die erste Nitridschicht 216 wird aus den Gräben 214 entfernt, und das dotierte Halbleitermaterial 224 wird von der Oberseite der Gräben 214 und von der Oberseite des Wafers 200 entfernt, wobei die erste Nitridschicht 216 an der Oberseite der Gräben 214 zurückbleibt, wie in 15 gezeigt. Vorteilhafterweise umfasst die Nitridschicht 216 einen Opferkragen gemäß einer Ausführungsform der vorliegenden Erfindung.
Die in den 11 bis 15 gezeigten Ausführungsformen sind deshalb vorteilhaft, da mit einem Hochtemperaturgasphasendotierungsprozess die Halbleiterschicht 220 dotiert werden kann, was nicht möglich ist, wenn während des Halbleitermaterialdotierungsprozesses auf dem Wafer der Resist 222 verbleibt, wie in der hier beschriebenen ersten Ausführungsform.
Wenngleich Ausführungsformen der vorliegenden Erfindung hier unter Bezugnahme auf einen DRAM beschrieben werden, lassen sie sich mit Nutzen auch auf FRAM(Ferroelectric Random Access Memory)-Bauelemente und andere Halbleiterbauelemente anwenden. So können beispielsweise andere Halbleiterbauelemente, die Topografien mit grabenartigen oder stapelartigen Merkmalen aufweisen, aus den hier beschriebenen Herstellungsprozessen Nutzen ziehen.
Auch Halbleiter mit im wesentlichen flachen Topografien können von Ausführungsformen der vorliegenden Erfindung profitieren.
Das Halbleitermaterial 120/220 kann selektiv dotiert werden, und die undotierten Teile können danach entfernt werden, wie hier beschrieben, so daß das dotierte Halbleitermaterial 124/224 als Maske für eine darunterliegende Materialschicht wie etwa die erste Nitridschicht 116/216 wirkt.
Ausführungsformen der vorliegenden Erfindung liefern im Vergleich zu Prozessen des Stands der Technik zum Ausbilden von Opferkragen von tiefen Gräben von Speicherzellen mehrere Vorteile. Zunächst wird ein Resist 122/222 zum Strukturieren der Opferkragen 116/216 verwendet, wobei der Resist 122/222 leicht aus den tiefen Gräben 114/214 entfernt wird. Dies ist im Vergleich zu Prozessen des Stands der Technik von Vorteil, die zum Strukturieren der Opferkragen Polysilizium verwendeten, was sich aus den tiefen Gräben 14 schwer entfernen ließ und das Auftreten von schwarzem Silizium 19 verursachte. Ein Hochtemperaturgasphasendotierungsprozess kann gemäß einer Ausführungsform der vorliegenden Erfindung zum Dotieren der Halbleiterschicht 220 verwendet werden. Zudem kann die Dicke des Opferkragens 116/216 gut gesteuert werden, da er bevorzugt im Abscheidungsprozeß ausgebildet wird. Vorteilhafterweise können dickere Opferkragen 116/216 als in Prozessen des Stands der Technik ausgebildet werden, bei denen Opferkragen durch Nitrierung ausgebildet werden.
Die Reihenfolge der Prozessschritte kann von einem Durchschnittsfachmann umgeordnet werden.

Claims

Verfahren zum Herstellen eines Halbleiterbauelements, das umfasst: Bereitstellen eines Halbleitersubstrats; Ausbilden mehrerer Gräben im Halbleitersubstrat; Abscheiden einer ersten Materialschicht über dem Substrat; Abscheiden einer Halbleiterschicht über der ersten Materialschicht; Dotieren eines oberen Teils der Halbleiterschicht, wobei undotierte Halbleiterschichtteile im Boden der Gräben zurückgelassen und dotierte Halbleiterschichtteile in der Oberseite der Gräben erzeugt werden; Entfernen der undotierten Halbleiterschichtteile; Entfernen von Teilen der ersten Materialschicht unter Verwendung des dotierten Halbleiterschichtteils als Maske, wobei Teile der ersten Materialschicht an der Oberseite der Gräben zurückgelassen werden, und Entfernen des dotierten Halbleiterschichtteils, wobei die zurückbleibenden Teile der ersten Materialschicht einen Opferkragen umfassen.
Verfahren nach Anspruch 1, wobei die erste Materialschicht aus einer ersten Nitridschicht besteht.
Verfahren nach Anspruch 2, wobei das Abscheiden einer Halbleiterschicht das Abscheiden von 5 bis 20 nm amorphen oder polykristallinen Siliziums umfasst.
Verfahren nach Anspruch 2, das weiterhin umfasst: Abscheiden eines Resist über der Halbleiterschicht und Entfernen eines Teils des Resist, so dass der Resist unter eine obere Oberfläche des Substrats ausgenommen ist.
Verfahren nach Anspruch 4, wobei das Dotieren des Halbleiterschichtteils das Behandeln des Wafers mit einer Dotierstoffionenimplantierung unter einem vorbestimmten Winkel umfasst.
Verfahren nach Anspruch 5, wobei der vorbestimmte Winkel 10 bis 30 Grad beträgt.
Verfahren nach Anspruch 3, wobei das Dotieren des Halbleiterschichtteils das Behandeln des Wafers mit einem Plasmaimplantierungsprozeß umfasst.
Verfahren nach Anspruch 2, das weiterhin umfasst: Abscheiden einer zweiten Nitridschicht über der Halbleiterschicht nach dem Abscheiden der Halbleiterschicht und Entfernen eines Teils der zweiten Nitridschicht vor dem Dotieren eines Teils der Halbleiterschicht.
Verfahren nach Anspruch 8, bei dem das Entfernen eines Teils der zweiten Nitridschicht das Entfernen der zweiten Nitridschicht von einem oberen Teil der Gräben umfasst.
Verfahren nach Anspruch 9, wobei das Abscheiden einer Halbleiterschicht das Abscheiden von 5 bis 20 nm Polysilizium umfasst.
Verfahren nach Anspruch 10, das weiterhin umfasst: Abscheiden eines Resist über der zweiten Nitridschicht nach dem Abscheiden der zweiten Nitridschicht und Entfernen eines Teils des Resist, so daß der Resist unter eine obere Oberfläche des Substrats ausgenommen ist.
Verfahren nach Anspruch 11, wobei das Dotieren des Halbleiterschichtteils Behandeln des Wafers mit einem Gasphasendotierungsprozeß umfasst.
Verfahren nach Anspruch 2, das weiterhin umfasst: Abscheiden einer Oxidschicht über der ersten Nitridschicht nach dem Abscheiden einer ersten Nitridschicht und Entfernen von Teilen der Oxidschicht, wobei die dotierten Halbleiterschichtteile als Maske verwendet werden, nach dem Entfernen der undotierten Halbleiterschichtteile.
Verfahren zum Ausbilden eines Opferkragens in einem Halbleiterbauelement mit mehreren in einem Substrat ausgebildeten Gräben, wobei das Verfahren umfasst: Abscheiden einer ersten Nitridschicht über dem Substrat; Abscheiden einer Halbleiterschicht über der ersten Nitridschicht; Dotieren eines oberen Teils der Halbleiterschicht in den Gräben, wobei undotierte Halbleiterschichtteile im Boden der Gräben zurückgelassen werden; Entfernen der undotierten Halbleiterschichtteile aus den Grabenböden; Entfernen von Teilen der ersten Nitridschicht von den Grabenböden, wobei der dotierte Halbleiterschichtteil als Maske verwendet wird, wobei Teile der ersten Nitridschicht an der Oberseite der Gräben zur Ausbildung eines Opferkragens zurückgelassen werden, und Entfernen der dotierten Halbleiterschichtteile.
Verfahren nach Anspruch 14, wobei das Abscheiden einer Halbleiterschicht das Abscheiden von 5 bis 20 nm amorphen oder polykristallinen Siliziums umfasst.
Verfahren nach Anspruch 15, das weiterhin umfasst: Abscheiden eines Resist über der Halbleiterschicht nach dem Abscheiden der Halbleiterschicht; Entfernen eines Teils des Resist, so dass der Resist unter eine obere Oberfläche des Substrats ausgenommen ist, vor dem Dotieren des oberen Halbleiterschichtteils und Entfernen des Resist nach dem Dotieren des oberen Halbleiterschichtteils.
Verfahren nach Anspruch 16, wobei das Dotieren des oberen Halbleiterschichtteils das Behandeln des Wafers mit einer Dotierstoffionenimplantierung unter einem vorbestimmten Winkel umfasst.
Verfahren nach Anspruch 14, das weiterhin umfasst: Abscheiden einer Oxidschicht über der ersten Nitridschicht nach dem Abscheiden einer ersten Nitridschicht und Entfernen von Teilen der Oxidschicht, wobei die dotierten Halbleiterschichtteile als Maske verwendet werden, nach dem Entfernen der undotierten Halbleiterschichtteile.
Verfahren zum Ausbilden eines Opferkragens in einem Halbleiterbauelement mit mehreren in einem Substrat ausgebildeten Gräben, wobei die Gräben Seitenwände aufweisen, wobei das Verfahren umfasst: Ausbilden einer ersten Oxidschicht an den Grabenseitenwänden; Abscheiden einer ersten Nitridschicht über der ersten Oxidschicht; Abscheiden einer Halbleiterschicht über der ersten Nitridschicht; Dotieren eines oberen Teils der Halbleiterschicht in den Gräben, wobei undotierte Halbleiterschichtteile im Boden der Gräben zurückgelassen werden; Entfernen der undotierten Halbleiterschichtteile von den Grabenböden; Entfernen von Teilen der ersten Nitridschicht von den Grabenböden, wobei der dotierte Halbleiterschichtteil als Maske verwendet wird, wobei Teile der ersten Nitridschicht an der Oberseite der Gräben zur Ausbildung eines Opferkragens zurückgelassen werden; Entfernen der ersten Oxidschicht am Bodenteil der Gräben und Entfernen des dotierten Halbleiterschichtteils.
Verfahren nach Anspruch 19, wobei das Abscheiden einer Halbleiterschicht das Abscheiden von 5 bis 20 nm amorphen oder polykristallinen Siliziums umfasst.
Verfahren nach Anspruch 20, das weiterhin umfasst: Abscheiden eines Resist über der Halbleiterschicht nach dem Abscheiden der Halbleiterschicht; Entfernen eines Teils des Resist, so dass der Resist unter eine obere Oberfläche des Substrats ausgenommen ist, vor dem Dotieren des oberen Halbleiterschichtteils und Entfernen des Resist nach dem Dotieren des oberen Halbleiterschichtteils.
Verfahren nach Anspruch 21, wobei das Dotieren des oberen Halbleiterschichtteils das Behandeln des Wafers mit einer Dotierstoffionenimplantierung unter einem vorbestimmten Winkel umfasst.
Verfahren zum Ausbilden eines Opferkragens in einem Halbleiterbauelement mit mehreren in einem Substrat ausgebildeten Gräben, wobei das Verfahren umfasst: Abscheiden einer ersten Nitridschicht über dem Substrat; Abscheiden einer Halbleiterschicht über der ersten Nitridschicht; Abscheiden einer zweiten Nitridschicht über der Halbleiterschicht; Entfernen eines oberen Teils der zweiten Nitridschicht in den Gräben, um in den Gräben einen Bodenteil der zweiten Nitridschicht zurückzulassen und einen oberen Teil des Halbleiterschichtteils freigelegt zu lassen; Dotieren des oberen Teils der Halbleiterschicht in den Gräben, wobei undotierte Halbleiterschichtteile im Boden der Gräben zurückgelassen werden; Entfernen des unteren Teils der zweiten Nitridschicht; Entfernen der undotierten Halbleiterschichtteile aus den Grabenböden; Entfernen von Teilen der ersten Nitridschicht von den Grabenböden, wobei der dotierte Halbleiterschichtteil als Maske verwendet wird, wobei Teile der ersten Nitridschicht an der Oberseite der Gräben zur Ausbildung eines Opferkragens zurückgelassen werden, und Entfernen des dotierten Halbleiterschichtteils.
Verfahren nach Anspruch 23, wobei das Abscheiden einer Halbleiterschicht das Abscheiden von 5 bis 20 nm amorphen oder polykristallinen Siliziums umfasst.
Verfahren nach Anspruch 23, das weiterhin umfasst: Abscheiden eines Resist über der zweiten Nitridschicht nach dem Abscheiden der zweiten Nitridschicht und Entfernen eines Teils des Resist, so dass der Resist unter eine obere Oberfläche des Substrats ausgenommen ist.
Verfahren nach Anspruch 25, wobei das Dotieren des Halbleiterschichtteils Behandeln des Wafers mit einem Gasphasendotierungsprozeß umfasst.
Verfahren nach Anspruch 23, das weiterhin umfasst: Abscheiden einer Oxidschicht über der ersten Nitridschicht nach dem Abscheiden einer ersten Nitridschicht und Entfernen von Teilen der Oxidschicht, wobei die dotierten Halbleiterschichtteile als Maske verwendet werden, nach dem Entfernen der undotierten Halbleiterschichtteile.