DE10003014B4 - Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur - Google Patents

Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur Download PDF

Info

Publication number
DE10003014B4
DE10003014B4 DE10003014A DE10003014A DE10003014B4 DE 10003014 B4 DE10003014 B4 DE 10003014B4 DE 10003014 A DE10003014 A DE 10003014A DE 10003014 A DE10003014 A DE 10003014A DE 10003014 B4 DE10003014 B4 DE 10003014B4
Authority
DE
Germany
Prior art keywords
trench
silicon
layer
sidewall
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10003014A
Other languages
English (en)
Other versions
DE10003014A1 (de
Inventor
Effendi Leobandung
Devendra K. Sadana
Dominic J. Schepis
Ghavam Shahidi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE10003014A1 publication Critical patent/DE10003014A1/de
Application granted granted Critical
Publication of DE10003014B4 publication Critical patent/DE10003014B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Herstellung einer planaren Silizium-auf-Isolator-Struktur (SOI-Struktur) mit Bereichen ohne bedeckendes-Oxid auf einem Substrat, das einen Siliziumwafer (10), eine Oxidschicht (12), eine Siliziumschicht (14) und eine Nitridschicht (18) umfasst, wobei das Substrat eine Oberseite besitzt und das Verfahren folgende Schritte umfasst
(a) Bilden eines Grabens im Substrat (22), der von der Oberseite bis zum Siliziumwafer reicht und Seitenwände sowie einen Boden besitzt, wobei die Seitenwände Seitenwand-Siliziumbereiche (25) aufweisen;
(b) Bilden von Oxidschichten auf dem Grabenboden (28) und den Seitenwand-Siliziumbereichen (30), um eine Grabenboden-Oxidschicht und Grabenseitenwand-Oxidschichten zu erzeugen;
(c) Bilden einer schützenden Seitenwand (32) auf der Grabenseitenwand, die sich über die Grabenseitenwand-Oxidschicht erstreckt und einen Teil der Grabenboden-Oxidschicht bedeckt;
(d) Abtragen der gesamten Grabenboden-Oxidschicht (28), die nicht unter der schützenden Seitenwand liegt;
(e) Auffüllen des Grabens mit einem Halbleiter (34) mindestens bis zur Oberseite;
(f) Entfernen der Nitridschicht (18) und der an die Nitridschicht angrenzenden...

Description

  • Die vorliegende Erfindung betrifft allgemein eine Silizium-auf-Isolator-Struktur (Silicon-on-insulator – SOI) und speziell eine Planare, dicht strukturierte SOI-Struktur und ein Verfahren zur Herstellung einer solchen Struktur.
  • Strukturierte SOI-Strukturen bestehen aus SOI- und Nicht-SOI-Bereichen (oder Grundmaterialbereichen). Strukturierte SOI-, Strukturen sind für Schaltungen nützlich, die sowohl konventionelle als auch SOI-Vorrichtungen erfordern. Solche, Schaltungen sind beispielsweise ML-DRAM-Schaltungen (Merged Logic Dynamic Random Access Memory – Mischlogik-DRAM).
  • Ein Verfahren, das zur Erzeugung strukturierter SOI-Wafers eingesetzt wird, beinhaltet die Abscheidung epitaktischen Siliziums (selektives Epitaxialverfahren) auf selektiv gebildeten Grabenstrukturen. Die Entwicklung der Fähigkeit, enge Gräben in Siliziumsubstrate zu ätzen, hat die Wichtigkeit des selektiven Epitaxialverfahrens gesteigert.
  • Wenn diese engen Gräben erfolgreich mit einem Siliziummaterial gefüllt werden können, ist es möglich, dicht beieinander liegende Siliziuminseln zu bilden, die durch eine Isolierschicht wie ein Oxid voneinander isoliert sind.
  • Der erste Schritt zur Herstellung dicht beieinander liegender Siliziuminseln, die durch eine Isolierschicht voneinander getrennt sind, ist die Bildung von Gräben. In diesem Schritt wird das SOI-Substrat in den Bereichen, wo ein Nicht-SOI-Substrat gewünscht wird, selektiv bis zur Oberfläche der Basisschicht weggeätzt. Dann wird der Graben durch einen selektiven Epitaxialprozeß gefüllt.
  • Bei diesem Verfahren wird das epitaktische Aufwachsen von Silizium genutzt, das selektiv auf freiliegendes Silizium, und in erster Linie auf den freiliegenden Siliziumwafer am Boden des geätzten Grabens, wirkt. Die selektive epitaktische Abscheidung wird erreicht, wenn Siliziumatome mit hoher Oberflächenmobilität auf einzelne Siliziumkristallstellen wandern, wo eine Kristallisationskernbildung begünstigt wird. Als Resultat dieses selektiven Epitaxialprozesses wird der Graben mit Silizium gefüllt. Die resultierende Struktur umfaßt einen SOI-Bereich und einen Nicht-SOI-Bereich mit einem siliziumgefüllten Graben.
  • Leider können beim selektiven Epitaxialverfahren einige Probleme auftreten. Ein Problem ist die Ausbildung einer beschädigten Siliziumkristallstruktur. Dieses Problem ist die Folge davon, daß zwei oder mehr Wachstumsquellen vorhanden sind. Während des epitaktischen Wachstums von Silizium im Graben ist es höchst wünschenswert, Silizium von einer einzigen Quelle aus wachsen zu lassen. Eine Aufgabe des selektiven Epitaxialverfahrens besteht darin, den Graben mit Silizium zu füllen, das die gleiche Kristallgitterstruktur aufweist wie der darunter liegende Siliziumwafer, so daß das Silizium, das den Graben füllt, praktisch eine Erweiterung des Siliziumwafers ist. Wo zwei oder mehr Siliziumwachstumsquellen vorhanden sind, ist die resultierende epitaktische Siliziumstruktur beschädigt, weil das Silizium dazu neigt, mit unterschiedlichen Geschwindigkeiten und Orientierungen zu wachsen. Die gewünschte gleichmäßige Siliziumkristallstruktur wird deshalb nicht erreicht.
  • Ein zweites Problem ist die Entstehung von Unebenheiten. Wenn epitaktisches Silizium auf dem Siliziumschichtbereich der Grabenseitenwand aufwächst, entsteht zwischen dem SOI-Bereich und dem Nicht-SOI-Bereich eine Unebenheit. Diese Unebenheit hat mehrere Nachteile. Die gravierendste Folge ist die geringere Fähigkeit, kleine, dicht strukturierte SOI- und Nicht-SOI-Bereiche zu erzeugen. Darüber hinaus sind diese Unebenheiten in nachfolgenden Planarisierungsschritten hinderlich, wo sie oft teure und zeitaufwendige zusätzliche Verarbeitungsschritte erforderlich machen.
  • Patentschrift US 5,208,172 beschreibt ein Verfahren zum Ausbilden eines Transistors, der gegenüber der Substratoberfläche erhaben ist und vertikal zu dieser orientiert ist. Das bekannte Verfahren geht von einem Halbleitersubstrat 12 aus, auf dem eine dielektrische Schicht 16 ausgebildet ist. Darüber befindet sich eine elektrische leitende Schicht 18, die von einer zweiten dielektrischen Schicht 20 überlagert wird. Als Halbleitersubstrat 12 kann ein Siliziumwafer verwendet werden. Bei der dielektrischen Schicht 16 kann es sich um eine Oxidschicht handeln. Die elektrisch leitende Schicht 18 kann durch eine Siliziumschicht gebildet werden und die dielektrische Schicht 20 kann in Form einer Nitridschicht realisiert sein. In mehreren Ätzschritten, die alle von der Oberseite dieses Schichtaufbaus ausgehen, wird eine Öffnung erzeugt, die sich durch die dielektrische Schicht 20, die elektrisch leitende Schicht 18 und die dielektrische Schicht 16 bis zum Halbleitersubstrat 12 erstreckt. In einem weiteren Verfahrensschritt wird eine Seitenwandoxidschicht 22 im Bereich der elektrisch leitenden Schicht 18 erzeugt. Diese Seitenwandoxidschicht dient als Gateoxid für die in der elektrische leitenden Schicht 18 realisierte Kontroll- bzw. Gate-Elektrode. Als unerwünschter Nebeneffekt bildet sich bei diesem Verfahrensschritt auch eine dünne dielektrische Schicht am Grabenboden aus.
  • Die Nachteile der Verwendung des selektiven Epitaxialverfahrens zum Auffüllen von Gräben lassen erkennen, daß immer noch ein Bedarf besteht, das epitaktische Aufwachsen von Silizium aus dem Siliziumschichtbereich der Grabenseitenwände zu eliminieren. Um die Nachteile des selektiven Epitaxialprozesses zu überwinden, wurde ein neues Verfahren entwickelt.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Auffüllen eines Grabens mittels eines selektiven Epitaxialprozesses bereitzustellen, bei dem das Verfahren die gewünschte gleichmäßige Kristallstruktur der darunter liegenden Siliziumschicht ausbildet und außerdem keine Unebenheiten zwischen den SOI- und den Nicht-SOI-Bereichen bildet.
  • Um diese Aufgabe zu erfüllen, stellt die vorliegende Erfindung ein Verfahren zur Herstellung einer Planaren SOI-Struktur mit Bereichen ohne verdecktes Oxid bereit. Mit dem selektiven Epitaxialverfahren wird eine Planare SOI-Struktur mit einem Graben gebildet, der mit einer gleichmäßigen Kristallstruktur gefüllt ist, welche zu der Kristallgitterstruktur des darunter liegenden Siliziumwafers paßt. Darüber hinaus schränkt die vorliegende Erfindung die Bildung von Unebenheiten zwischen dem SOI-Bereich und dem Nicht-SOI-Bereich der Planaren SOI-Struktur ein.
  • Die erfindungsgemäße SOI-Schicht umfaßt einen Siliziumwafer, eine Oxidschicht und eine Siliziumschicht. Die Struktur weist Gräben auf, die von der Oberseite der Struktur zum Siliziumwafer reichen und mit einem Halbleitermaterial gefüllt sind. Die Gräben besitzen eine Oberseite, einen Boden und Seitenwände mit Seitenwand-Siliziumbereichen. Die Silizium-Seitenwandbereiche der Grabenseitenwände sind von Grabenseitenwand-Oxidschichten bedeckt. Eine schützende Seitenwand erstreckt sich über die Grabenseitenwände und die Grabenseitenwand-Oxidschicht von der Grabenoberseite zum Grabenboden.
  • Bei der Herstellung einer Planaren SOI-Struktur nach der vorliegenden Erfindung wird zuerst ein Substrat aus einem Siliziumwafer, einer Oxidschicht, einer Siliziumschicht und einer Nitridschicht erzeugt. Das Substrat besitzt eine Oberseite. Das Verfahren umfaßt allgemein folgende Schritte:
    • (a) Bilden eines Grabens im Substrat, der von der Oberseite des Substrats bis zum Siliziumwafer reicht und Seitenwände sowie eine Unterseite besitzt, wobei die Seitenwände Seitenwand-Siliziumbereiche aufweisen;
    • (b) Bilden einer Oxidschicht auf dem Grabenboden und einer Oxidschicht auf den Seitenwand-Siliziumbereichen, um eine Grabenboden-Oxidschicht und ein Grabenseitenwand-Oxidschichten zu erzeugen;
    • (c) Bilden einer schützenden Seitenwand auf der Grabenseitenwand, die sich über die Grabenseitenwand-Oxidschicht erstreckt und einen Teil der Grabenboden-Oxidschicht bedeckt.
    • (d) Abtragen der gesamten Grabenboden-Oxidschicht, die nicht unter der schützenden Seitenwand liegt; und
    • (e) Auffüllen des Grabens mit einem Halbleitermaterial mindestens bis zur Oberseite.
  • Selbstverständlich ist sowohl die obige allgemeine Beschreibung als auch die nachstehende ausführliche Beschreibung der Erfindung nicht restriktiv, sondern rein exemplarisch zu verstehen.
    •
  • Die vorliegende Erfindung läßt sich am besten anhand der nachstehenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. An dieser Stelle sei darauf hingewiesen, daß der gängigen Praxis entsprechend die verschiedenen Elemente der Zeichnungen nicht maßstäblich gezeichnet sind, sondern daß vielmehr der Klarheit halber die Abmessungen der verschiedenen Elemente willkürlich vergrößert oder verkleinert dargestellt sind. Die Zeichnungen haben folgenden Inhalt:
  • 1 zeigt eine Schemazeichnung einer SOI-Struktur mit einem Siliziumwafer, einer Oxidschicht, einer Siliziumschicht, einer schützenden Oxidschicht und einer Nitridschicht.
  • 2 ist eine Schemazeichnung der SOI-Struktur aus 1, in der die Nitridschicht, die schützende Oxidschicht, die Siliziumschicht und die Oxidschicht teilweise entfernt wurden, so daß ein Graben entstanden ist.
  • 3 ist eine schematische Darstellung der SOI-Struktur aus 2, in der auf dem Grabenboden und dem Seitenwand-Siliziumbereich Oxidschichten gebildet worden sind, so daß eine Grabenboden-Oxidschicht und Grabenseitenwand-Oxidschichten entstanden sind.
  • 4 zeigt schematisch die SOI-Struktur aus 3, nachdem an den Seitenwänden des Grabens schützende Seitenwände erzeugt worden sind.
  • 5 zeigt schematisch die SOI-Struktur aus 4, in der der nicht unter den schützenden Seitenwänden liegende Teil der Grabenboden-Oxidschicht entfernt worden ist.
  • 6 zeigt schematisch die SOI-Struktur aus 5, in der der Graben mit einem Halbleiter aufgefüllt worden ist.
  • 7 zeigt schematisch die SOI-Struktur aus 6, in der die Nitridschicht, die schützende Oxidschicht, Teile der schützenden Seitenwände und ein Teil des Halbleitermaterials entfernt worden sind.
  • 8 schließlich ist eine Schemazeichnung der SOI-Struktur aus 7, in der die Grabenboden-Oxidschicht, die Grabenseitenwand-Oxidschicht und schützende Seitenwände zu einem mit einem Oxid gefüllten Graben geätzt worden sind.
  • Im Folgenden wird die Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Dabei bezeichnen gleiche Bezugszahlen gleiche Elemente in allen Zeichnungen. Die Zeichnungen sind rein illustrativ und nicht einschränkend zu verstehen, und sie sind beigefügt, um die Erklärung der erfindungsgemäßen Vorrichtung zu vereinfachen.
  • In 1 beinhaltet der erste Schritt in der Implementierung des erfindungsgemäßen Verfahrens, daß ein Substrat 1 erzeugt wird, das aus einem Siliziumwafer 10 besteht, auf dem eine Oxidschicht 12, eine Siliziumschicht 14 und eine Nitridschicht 18 gebildet wurden. Substrat 1 (und speziell Nitridschicht 18 von Substrat 1) hat eine freiliegende Oberfläche 20. Die Nitridschicht 18 ist eine nach dem Stand der Technik übliche Nitridschicht, z.B. aus Siliziumnitrid, Bornitrid und Oxynitrid. In einer bevorzugten Ausführungsform wird zur Bildung der Nitridschicht 18 Siliziumnitrid verwendet.
  • Das Substrat 1 kann außerdem auch eine schützende Oxidschicht 16 enthalten. Auf der Siliziumschicht 14 liegend schützt die Oxidschicht 16 die Siliziumschicht 14 vor Beschädigungen bei der Bildung der Nitridschicht 18. In einer bevorzugten Ausführungsform beträgt die Dicke der Oxidschicht 12 ca. 220 nm bis ca. 400 nm, die Dicke der Siliziumschicht 14 ca. 100 nm bis ca. 300 nm, die Dicke der schützenden Oxidschicht 16 ca. 5 nm bis ca. 15 nm und die Dicke der Nitridschicht 18 ca. 220 nm bis ca. 500 nm. Die Verfahren zur Herstellung des Substrats 1 sind allgemein bekannt und nicht kritisch für die vorliegende Erfindung.
  • Der nächste Schritt in dem erfindungsgemäßen Verfahren besteht darin, in den gewünschten Nicht-SOI-Bereichen der in 1 dargestellten Struktur Gräben zu erzeugen. Dieser Schritt wird mit konventionellen Verfahren, z.B. durch Maskierung und Ätzen, ausgeführt. Es wird ein Graben 22 wie in 2 gebildet, der von der freiliegenden Oberfläche 20 des Substrats 1 zum Siliziumwafer reicht.
  • Der Graben 22 besitzt Seitenwände 24 und einen Boden 26. Die Grabenseitenwände 24 sind vorzugsweise so geformt, daß sie im wesentlichen senkrecht zur freiliegenden Oberfläche 20 angeordnet sind. Die Grabenseitenwände 24 werden vorzugsweise mit Trockenätzverfahren geätzt. Beispiele für geeignete Trockenätzverfahren sind reaktives Ionenätzen (RIE) und Plasmaätzen. An der freiliegenden Siliziumschicht 14 bildet sich ein Seitenwand-Siliziumbereich 25 der Grabenseitenwände 24.
  • Nach der Erzeugung des Grabens 22 besteht der nächste Schritt des erfindungsgemäßen Verfahrens darin, auf dem Grabenboden 26 und an dem Seitenwand-Siliziumbereich 25 eine Oxidschicht zu bilden. Auf diese Weise wird eine Grabenboden-Oxidschicht 28 und eine Grabenseitenwand-Oxidschicht 30 gebildet. Diese Struktur ist in 3 dargestellt. Die Grabenboden-Oxidschicht 28 und die Grabenseitenwand-Oxidschicht 30 schützen den Grabenboden 26 und den Seitenwand-Siliziumbereich 25 vor Beschädigungen im nachfolgenden Schritt, in dem schützende Seitenwände gebildet werden. Dieser Schritt wird unten beschrieben. Außerdem entfernt die Grabenboden-Oxidschicht 28 beschädigtes Silizium, das im Ätzschritt bei der Bildung des Grabens 22 entstanden ist, vom Grabenboden 26.
  • Nach der Bildung der Grabenboden-Oxidschicht 28 und der Grabenseitenwand-Oxidschicht 30 werden an den Grabenseitenwänden 24 schützende Seitenwände 32 gebildet wie in 4. Die schützenden Seitenwände 32 bedecken den Seitenwand-Siliziumbereich 25 vollständig. Obwohl die Grabenseitenwand-Oxidschicht 30 den Seitenwand-Siliziumbereich 25 bedeckt, dienen die schützenden Seitenwände 32 im nachfolgenden Schritt, in dem der Graben 22 durch ein weiter unten beschriebenes selektives Epitaxialverfahren aufgefüllt wird, als Barrieren, die ein epitaktisches Siliziumwachstum auf dem Seitenwand-Silizi- umbereich 25 verhindern. Ohne diese Barriere bilden sich als Resultat des epitaktischen Siliziumwachstums auf dem freiliegenden Seitenwand-Siliziumbereich 25 gern Unebenheiten auf der freiliegenden Oberfläche 20 von Substrat 1, zwischen den SOI- und den Nicht-SOI-Bereichen (siehe 8). Die Eliminierung der Bildung von Unebenheiten wahrt die Fähigkeit, kleine, dicht strukturierte SOI- und Nicht-SOI-Bereich zu erzeugen, und vereinfacht auch die nachfolgende Planarisierung.
  • Außerdem verhindern die schützenden Seitenwände 32 ein epitaktisches Wachstum, das von dem Seitenwand-Siliziumbereich 25 ausgeht. Es ist höchst wünschenswert, daß nur eine einzige Quelle epitaktischen Wachstums vorhanden ist. Durch Beschränkung des Wachstums auf eine einzige Quelle wird eine Beschädigung der Kristallgitterstruktur des neu gebildeten Silizium verhindert.
  • Bei der Erzeugung der schützenden Seitenwände 32 wird zuerst mit konventionellen Abscheidungsverfahren wie der Niederdruckgasphasenabscheidung (LPCVD) Nitrid auf den Grabenseitenwänden 24 abgeschieden. Nach der Abscheidung wird das Nitrid trockengeätzt, vorzugsweise mittels RIE, um schützende Seitenwände 32 zu erzeugen. In einer bevorzugten Ausführungsform handelt es sich bei dem verwendeten Nitrid um Siliziumnitrid.
  • Vorzugsweise sollten sowohl die schützenden Seitenwände 32, als auch die Nitridschicht 18 aus Siliziumnitrid bestehen. In einem nachfolgenden Schritt des erfindungsgemäßen Verfahrens wird die Grabenboden-Oxidschicht 28 durch Naßätzen entfernt. Siliziumnitrid hat sich als resistent gegenüber den Chemikalien erwiesen, die üblicherweise zum Entfernen der Grabenboden-Oxidschicht 28 verwendet werden. Da sowohl die Nitridschicht 18 als auch die schützenden Seitenwände 32 aus Siliziumnitrid bestehen, kann die Abtragung der Grabenboden-Oxidschicht 28 erfolgen, ohne daß die Nitridschicht 18 und die schützenden Seitenwände 32 beschädigt werden.
  • Wie in 5 zu sehen ist, wird im nächsten Schritt des erfindungsgemäßen Verfahrens der Teil der Grabenboden-Oxid schicht 28, der nicht unter den schützenden Seitenwänden 32 liegt, entfernt. Dies geschieht durch Wegätzen eines Teils der Grabenboden-Oxidschicht 28 mittels konventioneller Naßätzverfahren, z.B. durch Naßätzen mit Fluorwasserstoff. In diesem Naßätzschritt werden Siliziuminseln weggewaschen. Diese Siliziuminseln sind bei der Herstellung des Substrats am Grabenboden 26 entstanden. Außerdem schützt die Grabenboden-Oxidschicht 28 den Grabenboden 26 vor einer Beschädigung während der Bildung der schützenden Seitenwände 32.
  • Nachdem die Grabenboden-Oxidschicht 28 weggeätzt worden ist, wird der Graben 22 mittels des selektiven Epitaxialverfahrens mit einem Halbleitermaterial 34 aufgefüllt. Das Ergebnis dieses Schrittes ist die in 6 abgebildete Struktur. Die Kristallgitterstruktur des zugrunde liegenden Siliziumwafers 10 sollte in der Epitaxialschicht dupliziert werden, so daß der Halbleiter 34 praktisch eine Erweiterung des Siliziumwafers 10 ist. Die schützenden Seitenwände 32 verhindern ein Wachstum des Halbleitermaterials 34 auf dem Seitenwand-Siliziumbereich 25 und verhindern auf diese Weise die Bildung von Unebenheiten. Die Nitridschicht 18 und die schützende Oxidschicht 16 dienen auch als Barrieren beim selektiven Epitaxialprozeß. In einer bevorzugten Ausführungsform ist das Halbleitermaterial 34 Silizium.
  • Wie in 7 zu sehen ist, werden im nächsten Schritt die Nitridschicht 18 und der an die Nitridschicht 18 angrenzende Teil der schützenden Seitenwände 32 entfernt. Diese Schichten werden mit konventionellen Naßätzverfahren entfernt, z.B. mit Phosphorsäure. Anschließend wird die schützende Oxidschicht 16 (falls vorhanden) ebenfalls mit konventionellen Naßätzverfahren entfernt, z.B. mit Fluorwasserstoff.
  • Nach der Entfernung der Nitridschicht 18, eines Teils der schützenden Seitenwände 32 und der schützenden Oxidschicht 16 können konventionelle Schritte angewendet werden, um die Verarbeitung des SOI-Substrats abzuschließen. Vorzugsweise wird die Struktur aus 7 durch konventionelle Verfahren, z.B. durch chemisch-mechanisches Polieren (CMP) planarisiert. Zusätzlich zur Planarisierung können die Grabenboden-Oxidschicht 28, die Grabenseitenwand-Oxidschicht 30 und die schützenden Seitenwände 32 aus 7 so geätzt werden, daß sie einen kleineren Graben (im Vergleich zu Graben 22) bilden, der dann mit einem Oxid gefüllt wird. 8 zeigt den resultierenden Oxidbereich 36, der den Nicht-SOI-Bereich 38 vom aktiven SOI-Bereich 40 der SOI-Struktur isoliert.
  • In einer Ausführungsform wurde durch die im folgenden genannten Schritte eine planare SOI-Struktur mit scharf begrenzten Bereichen ohne bedecktes Oxid auf einem Substrat erzeugt. Mittels Trennung durch Implantieren von Sauerstoff (SIMOX-Verfahren) wurde eine hohe Dosis von Sauerstoffionen in einen Siliziumwafer 10 implantiert, der danach einem Ausheilungsprozeß unterzogen wurde. Durch diesen Prozeß wurde eine 300 nm dicke Oxidschicht 12 unter einer 220 nm dicken Siliziumschicht 14 auf dem Siliziumwafer 10 erzeugt. Anschließend wurde auf der Siliziumschicht 14 eine 10 nm dicke schützende Oxidschicht 16 erzeugt, auf der dann eine 300 nm dicke Siliziumnitridschicht 18 abgeschieden wurde. Ein Teil der Nitridschicht 18 wurde photolithographisch und durch selektives RIE entfernt, so daß ein Teil der schützenden Oxidschicht 16 freigelegt wurde.
  • Dann wurde mittels selektivem RIE ein Graben 22 geätzt, der von der freiliegenden Oberfläche 20 der Nitridschicht 18 bis zum Siliziumwafer 10 reicht. Der Graben 22 wurde mit dem RCA-Verfahren gereinigt, auf das in "Silicon Processing for the VLSI Era, Volume 1 – Process Technology", S. 516-517 (1986), von S. Wolf und R.N. Tauber verwiesen wird. Anschließend wurde der Graben 22 bei 1000°C ausgeheilt, um (1) eine 10 nm dicke Grabenboden-Oxidschicht 28 auf dem Grabenboden 26 und der Grabenseitenwand-Oxidschicht 30 auf dem Seitenwand-Siliziumbereich 25 der Grabenseitenwände 24 aufwachsen zu lassen und (2) durch das selektive RIE bei der Bildung des Grabens 22 entstandene Schäden am Siliziumwafer zu reparieren.
  • Schützende Seitenwände 32 wurden gebildet, indem auf den Grabenseitenwänden 24 mittels LPCVD (Niederdruckgasphasenabscheidung) 500 nm Siliziumnitrid abgeschieden wurden, gefolgt von selektivem RIE, das das Siliziumnitrid in die Form der schützenden Seitenwände 32 geätzt hat. Anschließend wurde der Teil der Grabenboden-Oxidschicht 28, der nicht unter den schützenden Seitenwänden 32 liegt, mit Fluorwasserstoff geätzt, der auch restliche Siliziuminseln, die sich bei der Herstellung des Substrats auf dem Grabenboden 26 gebildet hatten, entfernt hat. Mit einem selektiven Epitaxialverfahren wuchs Silizium auf dem freiliegenden Silizium des Grabenbodens 26 auf, so daß der Graben 22 gefüllt wurde.
  • Dann wurden die Nitridschicht 18 und ein an die Nitridschicht 18 angrenzender Teil der schützenden Seitenwände 32 mit Phosphorsäure entfernt. Die schützende Oxidschicht 16 wurde dann mit Fluorwasserstoff entfernt. Anschließend wurde die Struktur ausgeheilt, um durch das selektive Epitaxialverfahren entstandene Schäden zu beheben, und durch CMP planarisiert. Dann wurden die verbliebenen Teile der Grabenboden-Oxidschicht 28, der Grabenseitenwand-Oxidschicht 30 und der schützenden Seitenwände 32 weggeätzt, so daß ein Graben entstand. Dieser Graben wurde dann mit einem Oxid gefüllt.
  • Auch wenn die vorliegende Erfindung oben unter Bezugnahme auf bestimmte Ausführungsformen beschrieben wurde, soll sie dennoch nicht auf die dargestellten Details beschränkt sein. Vielmehr können innerhalb des Schutzumfangs und Bereichs der Erfindung Details variiert werden, ohne daß dies eine Abweichung vom Geist der Erfindung darstellen würde.

Claims (8)

  1. Verfahren zur Herstellung einer planaren Silizium-auf-Isolator-Struktur (SOI-Struktur) mit Bereichen ohne bedeckendes-Oxid auf einem Substrat, das einen Siliziumwafer (10), eine Oxidschicht (12), eine Siliziumschicht (14) und eine Nitridschicht (18) umfasst, wobei das Substrat eine Oberseite besitzt und das Verfahren folgende Schritte umfasst (a) Bilden eines Grabens im Substrat (22), der von der Oberseite bis zum Siliziumwafer reicht und Seitenwände sowie einen Boden besitzt, wobei die Seitenwände Seitenwand-Siliziumbereiche (25) aufweisen; (b) Bilden von Oxidschichten auf dem Grabenboden (28) und den Seitenwand-Siliziumbereichen (30), um eine Grabenboden-Oxidschicht und Grabenseitenwand-Oxidschichten zu erzeugen; (c) Bilden einer schützenden Seitenwand (32) auf der Grabenseitenwand, die sich über die Grabenseitenwand-Oxidschicht erstreckt und einen Teil der Grabenboden-Oxidschicht bedeckt; (d) Abtragen der gesamten Grabenboden-Oxidschicht (28), die nicht unter der schützenden Seitenwand liegt; (e) Auffüllen des Grabens mit einem Halbleiter (34) mindestens bis zur Oberseite; (f) Entfernen der Nitridschicht (18) und der an die Nitridschicht angrenzenden Teile der schützenden Seitenwände (32); und (g) Planarisieren der entstandenen Oberflächenstruktur.
  2. Verfahren nach Anspruch 1, wobei das Substrat außerdem eine schützende Oxidschicht zwischen der Nitridschicht und der Siliziumschicht umfasst.
  3. Verfahren nach Anspruch 1, wobei die schützende Seitenwand Siliziumnitrid umfasst.
  4. Verfahren nach Anspruch 3, wobei die Nitridschicht Siliziumnitrid umfasst.
  5. Verfahren nach Anspruch 1, wobei der Schritt der Bildung eines Grabens das Trockenätzen des Substrats umfasst.
  6. Verfahren nach Anspruch 1, wobei der Schritt der Bildung einer schützenden Seitenwand die Abscheidung einer Nitridschicht auf der Grabenseitenwand und das Ätzen der Nitridschicht umfasst.
  7. Verfahren nach Anspruch 1, wobei der Schritt des Auffüllens des Grabens mit einem Halbleiter einen selektiven Epitaxialprozess umfasst.
  8. Verfahren nach Anspruch 7, wobei der Halbleiter Silizium ist.
DE10003014A 1999-02-16 2000-01-25 Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur Expired - Lifetime DE10003014B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/250,895 1999-02-16
US09/250,895 US6180486B1 (en) 1999-02-16 1999-02-16 Process of fabricating planar and densely patterned silicon-on-insulator structure

Publications (2)

Publication Number Publication Date
DE10003014A1 DE10003014A1 (de) 2000-08-24
DE10003014B4 true DE10003014B4 (de) 2005-06-23

Family

ID=22949595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10003014A Expired - Lifetime DE10003014B4 (de) 1999-02-16 2000-01-25 Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur

Country Status (6)

Country Link
US (2) US6180486B1 (de)
JP (1) JP3630401B2 (de)
KR (1) KR100358630B1 (de)
CN (1) CN1155073C (de)
DE (1) DE10003014B4 (de)
TW (1) TW516160B (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180486B1 (en) * 1999-02-16 2001-01-30 International Business Machines Corporation Process of fabricating planar and densely patterned silicon-on-insulator structure
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
WO2001093336A1 (en) * 2000-05-31 2001-12-06 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
WO2002009187A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6599789B1 (en) * 2000-11-15 2003-07-29 Micron Technology, Inc. Method of forming a field effect transistor
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
KR100378353B1 (ko) * 2001-03-12 2003-03-29 삼성전자주식회사 Ｒｉｅ 식각시 발생하는 노칭 저감방법
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
JP3984014B2 (ja) * 2001-09-26 2007-09-26 株式会社東芝 半導体装置用基板を製造する方法および半導体装置用基板
JP4322453B2 (ja) 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
JP3943932B2 (ja) 2001-12-27 2007-07-11 株式会社東芝 半導体装置の製造方法
JP2007180569A (ja) * 2001-12-27 2007-07-12 Toshiba Corp 半導体装置
JP2003203967A (ja) 2001-12-28 2003-07-18 Toshiba Corp 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法
JP2003243528A (ja) 2002-02-13 2003-08-29 Toshiba Corp 半導体装置
KR100845227B1 (ko) * 2002-06-27 2008-07-09 매그나칩 반도체 유한회사 소자 분리막 형성 방법
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
JP3944087B2 (ja) * 2003-01-21 2007-07-11 株式会社東芝 素子形成用基板の製造方法
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
JP2005072084A (ja) 2003-08-28 2005-03-17 Toshiba Corp 半導体装置及びその製造方法
US7291886B2 (en) * 2004-06-21 2007-11-06 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs
KR100568257B1 (ko) * 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
EP1630863B1 (de) * 2004-08-31 2014-05-14 Infineon Technologies AG Verfahren zur Herstellung eines monolithisch integrierten vertikalen Halbleiterbauteils in einem SOI-Substrat
US7390710B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Protection of tunnel dielectric using epitaxial silicon
US7338848B1 (en) * 2004-10-20 2008-03-04 Newport Fab, Llc Method for opto-electronic integration on a SOI substrate and related structure
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
DE102009014507B4 (de) * 2009-03-24 2017-08-31 Texas Instruments Deutschland Gmbh Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
US9099309B2 (en) * 2013-10-17 2015-08-04 Micron Technology, Inc. Method providing an epitaxial growth having a reduction in defects and resulting structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5414288A (en) * 1992-11-19 1995-05-09 Motorola, Inc. Vertical transistor having an underlying gate electrode contact
US5610083A (en) * 1996-05-20 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd Method of making back gate contact for silicon on insulator technology

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
US5292689A (en) 1992-09-04 1994-03-08 International Business Machines Corporation Method for planarizing semiconductor structure using subminimum features
JPH06342846A (ja) * 1993-04-07 1994-12-13 Mitsubishi Electric Corp トレンチ分離構造を有する半導体装置およびその製造方法
US5399507A (en) 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
US6232649B1 (en) * 1994-12-12 2001-05-15 Hyundai Electronics America Bipolar silicon-on-insulator structure and process
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5518949A (en) 1995-07-18 1996-05-21 Winbond Electronics Corporation Electrical isolation method for devices made on SOI wafer
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US5894152A (en) * 1997-06-18 1999-04-13 International Business Machines Corporation SOI/bulk hybrid substrate and method of forming the same
US6180486B1 (en) * 1999-02-16 2001-01-30 International Business Machines Corporation Process of fabricating planar and densely patterned silicon-on-insulator structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5414288A (en) * 1992-11-19 1995-05-09 Motorola, Inc. Vertical transistor having an underlying gate electrode contact
US5610083A (en) * 1996-05-20 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd Method of making back gate contact for silicon on insulator technology

Also Published As

Publication number Publication date
CN1155073C (zh) 2004-06-23
TW516160B (en) 2003-01-01
JP2000243944A (ja) 2000-09-08
CN1264157A (zh) 2000-08-23
US6404014B1 (en) 2002-06-11
KR100358630B1 (ko) 2002-10-25
KR20000057797A (ko) 2000-09-25
JP3630401B2 (ja) 2005-03-16
US6180486B1 (en) 2001-01-30
DE10003014A1 (de) 2000-08-24

Similar Documents

Publication Publication Date Title
DE10003014B4 (de) Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur
DE3689257T2 (de) Vergrabene Struktur für die Isolierung von Inseln aus Silizium.
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE112018007788T5 (de) Dreidimensionale speichervorrichtung mit mehreren stapeln und verfahren zu ihrer herstellung
DE102005010944B4 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102004012241A1 (de) Verfahren zum Füllen von tiefen Grabenstrukturen mit Füllungen ohne Hohlräume
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE102004028709B4 (de) Vertikaldoppelkanal-Silicon-on-Insulator-Transistor und Verfahren zu seiner Herstellung
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
DE112013002186T5 (de) Strukturen flacher Grabenisolierungen
DE102010063850A1 (de) Verfahren zum Herstellen einer vergrabenen Materialschicht in einem Halbleiterkörper und Halbleiteranordnung mit einer vergrabenen Materialschicht
DE10228717B4 (de) Verfahren zum Isolieren aktiver Bereiche von Halbleiterspeicherelementen und zum Isolieren von Elementgebieten eines Halbleiterwafers
DE10239044B4 (de) Prozessfluss für Opferkragen
DE102005018735A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelements
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
WO2000055904A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE102022100893A1 (de) Verfahren zum herstellen einer dielektrischen schutzschicht in einer middle-of-the-line-interconnect-struktur
DE19709961A1 (de) Halbleiterspeichereinrichtung und Verfahren für deren Herstellung
WO2000019527A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE10261308A1 (de) Bildung einer PBL-SiN-Barriere mit hohem Streckungsverhältnis
EP1155446A1 (de) Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: DUSCHER, R., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 7

R071 Expiry of right